CN101577119A - 音频编码解码器与其自测试方法 - Google Patents

音频编码解码器与其自测试方法 Download PDF

Info

Publication number
CN101577119A
CN101577119A CNA2008100913692A CN200810091369A CN101577119A CN 101577119 A CN101577119 A CN 101577119A CN A2008100913692 A CNA2008100913692 A CN A2008100913692A CN 200810091369 A CN200810091369 A CN 200810091369A CN 101577119 A CN101577119 A CN 101577119A
Authority
CN
China
Prior art keywords
decoder
spectrum
sound channel
digital
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100913692A
Other languages
English (en)
Inventor
林哲民
陈乔民
巫国雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faraday Technology Corp
Original Assignee
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Technology Corp filed Critical Faraday Technology Corp
Priority to CNA2008100913692A priority Critical patent/CN101577119A/zh
Publication of CN101577119A publication Critical patent/CN101577119A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

一种音频编码解码器与其自测试方法,所述自测试方法包括下列步骤。首先,音频编码解码器的第一声道数字模拟转换器将测试信号转换为模拟信号,然后音频编码解码器的第一声道模拟数字转换器将模拟信号转换为数字信号。接下来,利用音频编码解码器的第二声道数字模拟转换器的数字算数单元以及第二声道模拟数字转换器的数字算数单元计算数字信号的离散傅立叶转换的多个频谱分量的幅度。根据所述多个频谱分量的幅度决定音频编码解码器是否通过测试。

Description

音频编码解码器与其自测试方法
技术领域
本发明关于一种音频编码解码器(audio codec),且特别关于一种音频编码解码器的自测试(BIST:built-in selftest)方法。
背景技术
音频编码解码器一般使用在处理语音或音乐的电子装置,例如录音笔或MP3播放器等等。在量产时必须测试音频编码解码器的性能,图1图解的是一种传统测试方法。音频编码解码器110包括数字模拟转换器(DAC:digital-to-analog converter)111以及模拟数字转换器(ADC:analog-to-digitalconverter)。测试信号121是1KHz的数字正弦波(sine wave),数字模拟转换器111将测试信号121转换为模拟信号122,然后模拟数字转换器112将模拟信号122转为数字信号123。对数字信号123作信号噪声失真比(SNDR:signalto noise and distortion ratio)分析可以得知测试结果,一般的做法是计算数字信号123的快速傅立叶转换(FFT:fast Fourier transform),然后分析其频谱。理想状况下应该只存在1KHz的频谱分量,如果其它频率的噪声太强,表示音频编码器没通过品管测试。
以上测试方法可以同时测试音频编码解码器之中的数字模拟转换器和模拟数字转换器。如果只想测试其中的数字模拟转换器,可以将测试信号输入数字模拟转换器,对其输出的模拟信号作SNDR分析。同理,如果只想测试其中的模拟数字转换器,可以将测试信号输入模拟数字转换器,对其输出的数字信号作SNDR分析。
测试信号的提供以及测试结果的分析都需要额外的电路或设备,如图2和图3所示。图2的方式是由混合信号测试设备(mixed-signal testequipment)220提供测试信号以及测试用的频率信号,并且对音频编码解码器210传回的信号作SNDR分析。混合信号测试设备220具有高精准度,而且可提供多样化的测试项目,然而缺点是成本高昂,而且测试环境的设定复杂。
图3的方式称为自测试,音频编码解码器310内含数字信号处理器(DSP:digital signal processor)核心313。由DSP核心313提供测试信号并且对数字模拟转换器311或模拟数字转换器312传回的信号作SNDR分析。外部的逻辑测试设备(logic test equipment)仅提供测试用的频率信号。DSP核心313和逻辑测试设备320的成本比混合信号测试设备220低廉,测试环境也容易设定,其缺点是测试项目有限,而且由于音频编码解码器的芯片必须包括DSP核心,会增加芯片的面积和成本。
发明内容
本发明提供一种适用于音频编码解码器的自测试方法,可以进一步简化测试环境设定,而且进一步节省测试时间与成本。
本发明提供一种音频编码解码器,不需要内建DSP核心即可进行自测试,而且在芯片面积与成本上更具有竞争力。
一般测试设备都内建快速傅立叶转换函数,可加速运算结果。由于快速傅立叶转换和离散傅立叶转换(DFT:discrete Fourier transform)在数学上为等效,本发明采用离散傅立叶转换进行SNDR分析,可降低硬件成本。
本发明提出一种自测试方法,适用于一音频编码解码器,此方法包括下列步骤。首先,音频编码解码器的第一声道数字模拟转换器将测试信号转换为模拟信号,然后音频编码解码器的第一声道模拟数字转换器将模拟信号转换为数字信号。接下来,利用音频编码解码器的第二声道数字模拟转换器以及第二声道模拟数字转换器计算数字信号的离散傅立叶转换的多个频谱分量的幅度(magnitude)。根据所述多个频谱分量的幅度决定音频编码解码器是否通过测试。
在本发明之一实施例中,当第二声道数字模拟转换器以及第二声道模拟数字转换器的内部随机存取存储器(RAM:random access memory)不足以存储所述的多个频谱分量时,可以先计算所述多个频谱分量的第一子集,将第一子集存储在第一声道数字模拟转换器的随机存取存储器以及第一声道模拟数字转换器的随机存取存储器。然后计算所述多个频谱分量的第二子集,将第二子集存储在第二声道数字模拟转换器的随机存取存储器以及第二声道模拟数字转换器的随机存取存储器。
在本发明之一实施例中,所述方法还包括多次计算所述每一频谱分量的幅度,据以计算所述每一频谱分量的平均幅度,而且所述方法是根据所述多个平均幅度决定音频编码解码器是否通过测试。
在本发明之一实施例中,若所述多个频谱分量其中的一特定分量的平均幅度大于或等于一第一阈值(threshold),而且其余频谱分量的平均幅度总和小于一第二阈值,则判断音频编码解码器通过测试。其中测试信号包括一正弦波,所述特定分量为对应所述正弦波的频率的频谱分量。
本发明另提出一种音频编码解码器,包括测试信号产生器、第一声道数字模拟转换器、第一声道模拟数字转换器、第二声道数字模拟转换器、第二声道模拟数字转换器、幅度计算电路、以及比较电路。测试信号产生器用以提供测试信号。第一声道数字模拟转换器耦接于测试信号产生器,用以将测试信号转换为模拟信号。第一声道模拟数字转换器耦接于第一声道数字模拟转换器,用以将模拟信号转换为数字信号。第二声道数字模拟转换器耦接于第一声道模拟数字转换器,用以计算数字信号的离散傅立叶转换的多个频谱分量的实部(real part)与虚部(imaginary part)其中之一。第二声道模拟数字转换器耦接于第一声道模拟数字转换器,用以计算所述多个频谱分量的实部与虚部其中之另一。幅度计算电路耦接于第二声道数字模拟转换器以及第二声道模拟数字转换器,用以根据所述多个频谱分量的实部和虚部计算所述多个频谱分量的幅度。比较电路耦接于幅度计算电路,用以根据所述多个频谱分量的幅度决定音频编码解码器是否通过测试。
本发明利用传统音频编码解码器的现有硬件,在传统设计上进行小规模修改,并且增加简单的额外电路,藉此取代DSP核心进行DFT运算与分析,以达成自测试。因此本发明不需要昂贵的外部测试设备,也不需要内含DSP核心,可以在大量生产时进行简单、迅速、低成本的自测试,而且可减少音频编码解码器的芯片面积与成本。
为让本发明之所述特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1至图3是传统的音频编码解码器的测试方法示意图。
图4是依照本发明一实施例的一种音频编码解码器的自测试方法的流程图。
图5是依照本发明一实施例的一种音频编码解码器的结构示意图。
图6是图5中的数字模拟转换器以及模拟数字转换器的结构示意图。
具体实施方式
目前市面上有些音频编码解码器的数字模拟转换器以及模拟数字转换器内含算术单元(AU:arithmetic unit)。以下将说明的本发明实施例是利用这些现成的算术单元进行DFT运算,并且利用新增的额外电路进行运算结果的分析,藉此取代传统的DSP核心,达成音频编码解码器的自测试。在进行一个声道(例如左声道)的测试时,必须用另一个声道(例如右声道)的算术单元作DFT运算,所以音频编码解码器必须具有两个以上的声道。为了简化说明,下面的实施例以双声道为主,然而本发明也适用于支持更多声道的音频编码解码器。下面的实施例以测试左声道为例,右声道负责DFT运算。在本发明其它实施例中,也可以测试右声道,由左声道负责DFT运算。
图4为依照本发明一实施例的音频编码解码器自测试方法流程图,图5为执行此自测试方法的音频编码解码器500的架构示意图。音频编码解码器500包括测试信号产生器501、左声道数字模拟转换器502、左声道模拟数字转换器504、右声道数字模拟转换器503、右声道模拟数字转换器505、幅度计算电路510、平均电路520、以及比较电路506。幅度计算电路510包括绝对值计算器511、512、以及加法器513。平均电路520包括积分器521以及除法器524。积分器521包括加法器522以及缓存器523。
左声道数字模拟转换器502耦接于测试信号产生器501。左声道模拟数字转换器504耦接于左声道数字模拟转换器502。右声道数字模拟转换器503耦接于左声道模拟数字转换器504,右声道模拟数字转换器505亦耦接于左声道模拟数字转换器504。绝对值计算器511耦接于右声道数字模拟转换器503,绝对值计算器512耦接于右声道模拟数字转换器505。加法器513耦接于绝对值计算器511及512。加法器522耦接于加法器513。缓存器523耦接于加法器522。除法器524耦接于加法器522。比较电路506耦接于除法器524。
测试信号产生器501用以提供测试信号551。左声道数字模拟转换器502用以将测试信号551转换为模拟信号552。左声道模拟数字转换器504用以将模拟信号552转换为数字信号553。右声道数字模拟转换器503用以计算数字信号553的离散傅立叶转换的频谱分量的实部。右声道模拟数字转换器505用以计算所述频谱分量的虚部。实部和虚部的计算可以对调,也就是由右声道数字模拟转换器503计算虚部,由右声道模拟数字转换器505计算实部,对本实施例并无影响。幅度计算电路510用以根据所述频谱分量的实部和虚部计算所述频谱分量的幅度。在本实施例中,为了消除随机噪声(randomnoise),每一个频谱分量的幅度都经过多次重复计算,然后由平均电路520计算每一个频谱分量的平均幅度。最后,比较电路506根据每一个频谱分量的平均幅度决定音频编码解码器500是否通过性能测试,这个通过或失败的结果由测试结果信号554输出。
以下配合图4和图5说明音频编码解码器500的自测试方法的详细流程,以及音频编码解码器500的操作细节。
图4的流程从步骤405开始。首先,在步骤405,测试信号产生器501提供测试信号551。测试信号551是经过数字取样的正弦波,其振幅与频率可由测试信号产生器501调整。然后在步骤410,左声道数字模拟转换器502将测试信号551转换为模拟信号552。然后在步骤415,左声道模拟数字转换器504将模拟信号552转换为数字信号553。从左声道输出的数字信号553就是SNDR的分析对象。
接下来,在步骤420,右声道数字模拟转换器503计算数字信号553的DFT频谱分量的实部。在步骤425,右声道模拟数字转换器505计算数字信号553的DFT频谱分量的虚部。若数字信号553以x[n]表示,则DFT频谱其中的一个分量BIN[k]为
BIN [ k ] = Σ n = 0 N - 1 X [ n ] * exp - j ( 2 π N * k * n )
而频谱分量BIN[k]的实部和虚部分别为
BIN R [ k ] = Σ n = 0 N - 1 X [ n ] * cos ( 2 π N * k * n )
BIN I [ k ] = Σ n = 0 N - 1 X [ n ] * sin ( 2 π N * k * n )
其中BINR[k]以及BINI[k]分别为频谱分量BIN[k]的实部和虚部。本实施例计算48点的DFT,k的范围为0至47。在本发明的其它实施例中,可以使用不同点数的DFT。
图6为右声道数字模拟转换器503以及右声道模拟数字转换器505的架构示意图。左声道数字模拟转换器502以及左声道模拟数字转换器504也分别采用相同的架构。数字模拟转换器502、503以及模拟数字转换器504、505皆采用三角积分(delta-sigma)架构。
右声道数字模拟转换器503包括插值滤波器(interpolation filter)610以及模拟电路620。插值滤波器610包括算术单元611、只读存储器(ROM:read onlymemory)612、以及随机存取存储器613。算术单元611可用来计算所述频谱分量的实部或虚部,在本实施例是负责实部运算。只读存储器612耦接于算术单元611,用以存储算术单元611的计算所需的固件(firmware)程序代码。随机存取存储器613亦耦接于算术单元611,用来存储算术单元611的计算结果,也就是所述频谱分量的实部。
右声道模拟数字转换器505包括模拟电路650以及抽样滤波器(decimation filter)660。抽样滤波器660包括算术单元661、只读存储器662、以及随机存取存储器663。算术单元661可用来计算所述频谱分量的实部或虚部,在本实施例是负责虚部运算。只读存储器662耦接于算术单元661,用以存储算术单元661的计算所需的固件程序代码。随机存取存储器663亦耦接于算术单元661,用来存储算术单元661的计算结果,也就是所述频谱分量的虚部。
接下来,在步骤430,判断DFT的频谱分量是否需要分批计算,这是为了随机存取存储器613以及663的容量限制。一般的DFT必须计算全部的频谱分量,不过在本实施例中,由于数字信号553的取样值都是实数,其DFT频谱为左右对称,因此只需要计算一半的频谱分量。本实施例的频谱分量是先存储在随机存取存储器613和663,等所有分量计算完成再整批输出。若随机存取存储器613和663足以存储全部或半数的频谱分量,图4的流程可以跳过步骤430,直接进入步骤440。然而为了成本考虑,随机存取存储器613和663的容量可能不足以存储半数的频谱分量,这时候就需要分批计算,将每一批频谱分量存储到不同声道的随机存取存储器,最后再整批输出。
以48点的DFT为例,音频编码解码器500需要计算24个频谱分量,假设为BIN[0]至BIN[23]。由于音频编码解码器500有左右两个声道,可将BIN[0]至BIN[23]分两批计算。回到图4流程,首先,在步骤405,测试信号产生器501第一次送出测试信号551。然后流程经过步骤410至425,右声道数字模拟转换器503和右声道模拟数字转换器505计算BIN[0]至BIN[11]。在步骤430,由于正在进行分批计算而且尚未完成,流程进入步骤435,将BIN[0]至BIN[11]存储在左声道数字模拟转换器502和左声道模拟数字转换器504的随机存取存储器。
接下来,流程回到步骤405,测试信号产生器501第二次送出测试信号551。然后流程经过步骤410至425,右声道数字模拟转换器503和右声道模拟数字转换器505计算BIN[12]至BIN[23]。在步骤430,由于分批计算已经完成,BIN[12]至BIN[23]被存入右声道的随机存取存储器613和663。接下来,BIN[0]至BIN[23]整批输出至幅度计算电路510,流程进入步骤440。
分批计算等于用测试时间换取内存空间,将频谱分量分散存储在每一声道的随机存取存储器,可以降低每一声道的内存容量与成本。声道越多,节省内存的效果就越明显。
接下来,在步骤440,绝对值计算器511计算所述每一频谱分量的实部的绝对值,绝对值计算器512计算所述每一频谱分量的虚部的绝对值。然后在步骤445,加法器513将绝对值计算器511和512输出的绝对值相加,并输出相加结果作为所述每一频谱分量的幅度,公式如下
BINMAG[k]=|BINR[k]|+|BINI[k]|
其中BINMAG[k]为频谱分量BIN[k]的幅度。
频谱分量的幅度计算可能会受到随机噪声干扰,为了抑制随机噪声,每一个频谱分量的幅度都要经过多次计算,然后取其平均幅度,公式如下
BIN AVG _ MAG [ k ] = 1 M Σ L = 0 M - 1 BIN MAG , L [ k ]
其中BINAVG_MAG[k]为频谱分量BIN[k]的平均幅度,M为幅度的计算次数(例如M=16),BINMAG,L[k]为频谱分量BIN[k]的第L次计算的幅度。图4的流程在步骤450检查每个频谱分量的幅度是否已经计算M次,若已满M次,流程进入步骤455。否则流程返回,重复步骤405至445,以计算每个频谱分量的下一个幅度。
接下来,在步骤455,平均电路520根据所述公式计算每个频谱分量的平均幅度。积分器521是由加法器522和缓存器523构成的循环,用以计算每个频谱分量的M个幅度的总和,也就是
Figure A20081009136900122
除法器524将每个频谱分量的幅度总和
Figure A20081009136900123
除以M以计算每个频谱分量的平均幅度BINAVG_MAG[k]。若M为2的次方值,例如M=2P,P为预设之正整数,则除法器524只需要将每个频谱分量的幅度总和右移(right shift)P位,不需要作除法运算。如此可以简化除法器524的设计,缩短测试时间,而且节省成本。
接下来,在步骤460,比较电路506根据每个频谱分量的平均幅度决定音频编码解码器500是否通过测试。条件是如果所述频谱分量其中的某一特定分量的平均幅度大于或等于预设的第一阈值,而且其余频谱分量的平均幅度的总和小于预设的第二阈值,则比较电路506判断音频编码解码器500通过测试。所述的特定分量是对应测试信号551的正弦波频率的频谱分量。举例而言,本实施例计算的频谱分量为BIN[0]至BIN[23],假设对应正弦波频率的频谱分量为BIN[6],则通过测试的条件是BINAVG_MAG[6]必须大于或等于第一阈值,而且BINAVG_MAG[0]至BINAVG_MAG[5]以及BINAVG_MAG[7]至BINAVG_MAG[23]的总和必须小于第二阈值。测试成功与否的信息由测试结果信号554输出。
如果计算频谱分量幅度的过程不受噪声干扰,可以省略平均电路520,将幅度计算电路510的输出直接提供给比较电路506。在此情况下,可将所述的是否通过测试的判断条件其中的BINAVG_MAG[k]改为BINMAG[k]。
综上所述,本发明利用音频编码解码器之中现有的数字模拟转换器和模拟数字转换器作DFT运算,而且在音频编码解码器之中增加简单的额外电路进行频谱分析,达成音频编码解码器的自测试。本发明不需要DSP核心和昂贵的外部测试设备,只需要简易的测试环境设定,可以缩短测试时间,降低测试成本。本发明的音频编码解码器提供测试结果信号,适合大量生产。由于不需要DSP核心,可减少芯片面积和成本,使本发明的音频编码解码器极有竞争力。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明之精神和范围内,当可作些许之更动与润饰,因此本发明之保护范围当视后附之申请专利范围所界定者为准。

Claims (16)

1.一种自测试方法,适用于音频编码解码器,包括:
(a)该音频编码解码器的第一声道数字模拟转换器将测试信号转换为模拟信号;
(b)该音频编码解码器的第一声道模拟数字转换器将该模拟信号转换为数字信号;
(c)利用该音频编码解码器的第二声道数字模拟转换器以及第二声道模拟数字转换器计算该数字信号的离散傅立叶转换的多个频谱分量的幅度;以及
(d)根据所述多个频谱分量的幅度决定该音频编码解码器是否通过测试。
2.如权利要求1所述的自测试方法,其中所述多个频谱分量为该离散傅立叶转换的全部频谱分量或半数频谱分量。
3.如权利要求1所述的自测试方法,其中步骤(c)包括:
该第二声道数字模拟转换器计算所述每一频谱分量的实部与虚部其中之一;
该第二声道模拟数字转换器计算所述每一频谱分量的实部与虚部其中之另一;
计算所述每一频谱分量的实部的绝对值与虚部的绝对值;以及
将所述每一频谱分量的实部的绝对值与虚部的绝对值相加,作为该频谱分量的幅度。
4.如权利要求1所述的自测试方法,其中步骤(c)包括:
计算所述多个频谱分量的第一子集,将该第一子集存储在该第一声道数字模拟转换器的随机存取存储器、以及该第一声道模拟数字转换器的随机存取存储器;以及
计算所述多个频谱分量的第二子集,将该第二子集存储在该第二声道数字模拟转换器的随机存取存储器、以及该第二声道模拟数字转换器的随机存取存储器。
5.如权利要求1所述的自测试方法,还包括:
多次计算所述每一频谱分量的幅度,据以计算所述每一频谱分量的平均幅度,其中步骤(d)根据所述多个平均幅度决定该音频编码解码器是否通过测试。
6.如权利要求5所述的自测试方法,其中所述每一频谱分量的幅度的计算次数为2P,P为预设之正整数,而且计算所述每一频谱分量的平均幅度的步骤包括:
计算该频谱分量的2P个幅度的总和;以及
将该总和右移P位,以取得该频谱分量的平均幅度。
7.如权利要求6所述的自测试方法,其中步骤(d)包括:
若所述多个频谱分量其中的特定分量的平均幅度大于或等于第一阈值,而且其余频谱分量的平均幅度总和小于第二阈值,则判断该音频编码解码器通过测试,其中该测试信号包括正弦波,该特定分量为对应该正弦波的频率的频谱分量。
8.一种音频编码解码器,包括:
测试信号产生器,用以提供测试信号;
第一声道数字模拟转换器,耦接于该测试信号产生器,用以将该测试信号转换为模拟信号;
第一声道模拟数字转换器,耦接于该第一声道数字模拟转换器,用以将该模拟信号转换为数字信号;
第二声道数字模拟转换器,耦接于该第一声道模拟数字转换器,用以计算该数字信号的离散傅立叶转换的多个频谱分量的实部与虚部其中之一;
第二声道模拟数字转换器,耦接于该第一声道模拟数字转换器,用以计算所述多个频谱分量的实部与虚部其中之另一;
幅度计算电路,耦接于该第二声道数字模拟转换器以及该第二声道模拟数字转换器,用以根据所述多个频谱分量的实部和虚部计算所述多个频谱分量的幅度;以及
比较电路,耦接于该幅度计算电路,用以根据所述多个频谱分量的幅度决定该音频编码解码器是否通过测试。
9.如权利要求8所述的音频编码解码器,其中所述多个频谱分量为该离散傅立叶转换的全部频谱分量或半数频谱分量。
10.如权利要求8所述的音频编码解码器,其中该第二声道数字模拟转换器包括:
第一算术单元,用以计算所述多个频谱分量的实部与虚部其中之一;
第一只读存储器,耦接于该第一算术单元,用以存储该第一算术单元的计算所需的程序代码;以及
第一随机存取存储器,耦接于该第一算术单元,用以存储所述多个频谱分量的实部与虚部其中之一;
而且该第二声道模拟数字转换器包括:
第二算术单元,用以计算所述多个频谱分量的实部与虚部其中之另一;
第二只读存储器,耦接于该第二算术单元,用以存储该第二算术单元的计算所需的程序代码;以及
第二随机存取存储器,耦接于该第二算术单元,用以存储所述多个频谱分量的实部与虚部其中之另一。
11.如权利要求8所述的音频编码解码器,其中该第二声道数字模拟转换器以及该第二声道模拟数字转换器计算所述多个频谱分量的第一子集,将该第一子集存储在该第一声道数字模拟转换器的随机存取存储器以及该第一声道模拟数字转换器的随机存取存储器,并且计算所述多个频谱分量的第二子集,将该第二子集存储在该第二声道数字模拟转换器的随机存取存储器以及该第二声道模拟数字转换器的随机存取存储器。
12.如权利要求8所述的音频编码解码器,其中该幅度计算电路包括:
第一绝对值计算器,耦接于该第二声道数字模拟转换器,用以计算所述每一频谱分量的实部与虚部其中之一的绝对值;
第二绝对值计算器,耦接于该第二声道模拟数字转换器,用以计算所述每一频谱分量的实部与虚部其中之另一的绝对值;以及
加法器,耦接于该第一绝对值计算器与该第二绝对值计算器,用以将该第一绝对值计算器与该第二绝对值计算器输出的绝对值相加,并输出该相加结果作为该频谱分量的幅度。
13.如权利要求8所述的音频编码解码器,其中该第二声道数字模拟转换器以及该第二声道模拟数字转换器多次计算并输出所述每一频谱分量的实部与虚部,该幅度计算电路多次计算所述每一频谱分量的幅度,而且该音频编码解码器还包括:
平均电路,耦接于该幅度计算电路与该比较电路之间,用以计算所述每一频谱分量的平均幅度,其中该比较电路根据所述多个平均幅度决定该音频编码解码器是否通过测试。
14.如权利要求13所述的音频编码解码器,其中该平均电路包括:
积分器,耦接于该幅度计算电路,用以计算所述每一频谱分量的多个幅度的总和;以及
除法器,耦接于该积分器与该比较电路之间,用以根据所述每一频谱分量的该总和计算该平均幅度。
15.如权利要求14所述的音频编码解码器,其中所述每一频谱分量的幅度的计算次数为2P,P为预设之正整数,而且该除法器将所述每一频谱分量的该总和右移P位,以取得该平均幅度。
16.如权利要求15所述的音频编码解码器,其中若所述多个频谱分量其中的特定分量的平均幅度大于或等于第一阈值,而且其余频谱分量的平均幅度总和小于第二阈值,则该比较电路判断该音频编码解码器通过测试,其中该测试信号包括正弦波,该特定分量为对应该正弦波的频率的频谱分量。
CNA2008100913692A 2008-05-08 2008-05-08 音频编码解码器与其自测试方法 Pending CN101577119A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2008100913692A CN101577119A (zh) 2008-05-08 2008-05-08 音频编码解码器与其自测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2008100913692A CN101577119A (zh) 2008-05-08 2008-05-08 音频编码解码器与其自测试方法

Publications (1)

Publication Number Publication Date
CN101577119A true CN101577119A (zh) 2009-11-11

Family

ID=41272042

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100913692A Pending CN101577119A (zh) 2008-05-08 2008-05-08 音频编码解码器与其自测试方法

Country Status (1)

Country Link
CN (1) CN101577119A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102967817A (zh) * 2011-09-01 2013-03-13 安凯(广州)微电子技术有限公司 芯片音频模块测试系统和测试方法
CN103747410B (zh) * 2014-01-14 2016-08-03 福州瑞芯微电子股份有限公司 音频输入测试电路
CN116155294A (zh) * 2023-04-17 2023-05-23 深圳前海深蕾半导体有限公司 音频数模转换器、设备、音频信号的数模转换方法及介质

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102967817A (zh) * 2011-09-01 2013-03-13 安凯(广州)微电子技术有限公司 芯片音频模块测试系统和测试方法
CN102967817B (zh) * 2011-09-01 2015-10-07 安凯(广州)微电子技术有限公司 芯片音频模块测试系统和测试方法
CN103747410B (zh) * 2014-01-14 2016-08-03 福州瑞芯微电子股份有限公司 音频输入测试电路
CN116155294A (zh) * 2023-04-17 2023-05-23 深圳前海深蕾半导体有限公司 音频数模转换器、设备、音频信号的数模转换方法及介质

Similar Documents

Publication Publication Date Title
US7724165B2 (en) Audio codec and built-in self test method for the same
CN207677711U (zh) 集成电路与用于测试模数转换器电路的内置自测电路
CN101577119A (zh) 音频编码解码器与其自测试方法
CN108693400A (zh) 一种双斜分数阶积分式模数转换器
WO1997049188A1 (en) Method of testing an analog-to-digital converter
CN103529256A (zh) 一种波形合成装置
CN202502168U (zh) 一种相位噪声测量装置
CN102508028A (zh) 一种谐波检测分析装置及方法
Wagdy Effect of additive dither on the resolution of ADC's with single-bit or multibit errors
Bellan et al. Quantization theory-a deterministic approach
Fowler Part 7: analog-to-digital conversion in real-time systems
Bellan et al. ADC nonlinearities and harmonic distortion in FFT test
CN114019235B (zh) 一种基于同步离散傅里叶变换的频率响应测量方法
CN203502449U (zh) 一种波形合成装置
Azaïs et al. Optimizing sinusoidal histogram test for low cost ADC BIST
CN107786204A (zh) 数模转换器参数测试系统及方法
CN115250121A (zh) 用于连续时间δ∑模数转换器的片上测试架构
CN205945703U (zh) 数模转换器参数测试系统
Horta et al. Framework for architecture synthesis of data conversion systems employing binary-weighted capacitor arrays
CN104052483A (zh) 具有抗噪声的逐渐逼近式模拟数字转换装置及其方法
JP3167472B2 (ja) アナログ−ディジタルコンバータのsn比測定方法
CN110568233A (zh) 带触发的表源一体同步动态畸变功率源及实现方法
CN105989200B (zh) 模数转换器的仿真方法和装置
CN108519512B (zh) 用于高精度谐波测量的方法和系统
CN112051445A (zh) 一种基于相位推算的正弦波频率数字检测方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091111