CN101572576B - 一种多通道td-rru的通道校正方法 - Google Patents

Abstract

本发明提供多通道TD-RRU的通道校正方法，即在基带信号中构建PN序列作为参考序列；在TD-RRU发送端对参考序列进行基带信号与中频/射频信号的转换处理后送入射频通道，并在TD-RRU接收端对所对应的接收信号进行射频/中频信号与基带信号的转换处理后，将处理后的接收序列与参考序列进行码片时延运算处理，得出射频通道的码片时延；根据码片时延对射频通道进行码片级的时延校正，完成码片同步；对接收序列与参考序列进行校正权值运算处理，求出在一个码片周期内通道的幅/相不一致性系数，得出校正权值；根据校正权值对通道进行幅/相补偿，消除通道的不一致性，实现通道校正。本发明可减少通道的误差，满足系统的精度要求。

Description

一种多通道TD-RRU的通道校正方法

技术领域

本发明涉及移动通信领域，具体涉及到一种多通道TD-RRU的通道校正方法。

背景技术

众所周知，TD-SCDMA光纤拉远技术已被广泛应用，其是一种第三代移动通信技术，目前这一技术引起了国际社会的高度关注。

拉远技术一般包括射频拉远、中频拉远、基带拉远等三种技术。TD-SCDMA光纤拉远技术主要应用于射频拉远和基带拉远。射频拉远是通过光电耦合部件将射频信号用光纤进行远距离传输，远端部分包括光电耦合部件、功放设备、智能天线；基带拉远与WCDMA的基带拉远方式一样，分为基带部分BBU和射频部分RRU，即是由“基带单元BBU+射频远端单元RRU”组成的分布式基站解决方案，其中间采用光纤进行信号传输，这种方式有时也被称为分布式基站或射频拉远“BBU+RRU”。

“BBU+RRU”的基站解决方案即射频拉远解决方案，是TD-SCDMA无线网络覆盖不可缺少的一部分，大大丰富了运营商的无线网络部署方案。在基站站址资源匮乏的区域，能够满足运营商的网络覆盖和容量需求。

射频拉远解决方案允许基站的射频和基带模块在物理层上分离。BBU依旧在基站的机箱内，而RRU可以位于远端，与天线子系统相邻。此处RRU包括发射功率放大器、接收机的高频和射频滤波器。RRU和BBU通过光纤链路连接。射频拉远解决方案可以用于在服务范围性能不变的前提下来提高小区容量。采用RRU技术，可以节省常规建网方式中需要的大量机房，节约基带单元的投资。

TD-SCDMA系统由于采用TDD技术，对干扰和时延的要求非常严格。而在多通道TD-RRU中，由于一系列器件的相位和增益差异、老化、幅/相特性失真、滤波器时延等引起的频率响应不一致都将造成TD-RRU通道的时变误差。这样，真实的通道与理想通道将会存在较大的差异，影响系统的整体性能。因此，在多通道TD-RRU中需要实现通道校正功能。

通道校正的实质就是跟踪和补偿通道时延及其幅/相特性，以使得其与参考通道的幅/相特性趋于一致，减少通道的误差，满足系统的精度要求。

发明内容

本发明的目的在于克服现有技术的缺点与不足，提供一种多通道TD-RRU的通道校正方法，其可以在满足系统要求的前提下，通过跟踪和补偿通道时延及其幅度和相位，使得其与参考通道的幅/相特性趋于一致，减少通道的误差，满足系统的精度要求。

本发明的另一目的在于提供实现上述多通道TD-RRU的通道校正方法的装置。

本发明的目的通过下述技术方案来实现：本多通道TD-RRU的通道校正方法，包括以下步骤：

(1)在基带信号中构建PN序列作为参考序列；

(2)在TD-RRU发送端对所述参考序列进行基带信号与中频/射频信号的转换处理，包括数字中频处理、DA转换、射频放大、上变频处理，然后送入射频通道，并在TD-RRU接收端对所对应的接收信号进行射频/中频信号与基带信号的转换处理，包括低噪放、下变频处理、AD转换、数字中频处理，然后将处理后的接收序列与参考序列进行码片时延运算处理，得出所述射频通道的码片时延；

(3)根据所述码片时延，对射频通道进行码片级的时延校正，完成码片同步；

(4)对接收序列与参考序列进行校正权值运算处理，求出在一个码片周期内通道的幅/相不一致性系数，进而得出校正权值；

(5)根据校正权值，对通道进行幅/相补偿，消除通道的不一致性，实现通道校正的目的。

为更好地实现本发明，步骤(1)中所述PN参考序列构建包括以下步骤：

(a)根据系统的实际需求，构建长度为M的m序列a_M；其中，M的大小可根据系统需求来设置；

(b)为了对序列提供一定的保护性，可在m序列a_N的前后各加入长度为N的0序列，得到序列b_L；其中，N的大小可根据系统需求来设置；

(c)对序列b_L进行单双极性转换，得到序列c_L；

(d)将序列c_L从实数域转换到复数域，即得到所述PN参考序列ref_L；其中，PN参考序列的构建满足下述公式：

ref_L(i)＝c_L(i)×jⁱ，i＝1，2，...，L。

步骤(2)中所述码片时延运算处理包括以下步骤：

(a)采用FIR匹配滤波的方法，对射频通道接收端的接收序列与所述PN参考序列作匹配相关运算处理，具体操作如下：

设在射频通道接收端经过相应处理后的接收序列为：

rcv_L(i)＝rcv_re(i)+j·rcv_im(i)，i＝1，2，...，L；

采用FIR匹配滤波器的滤波器系数为：

coeff_L＝ref_L ^H；

coeff_L(i)＝coeff_re(i)+j·coeff_im(i)，i＝1，2，...，L；

设Y＝FIR_coeff(X)为输入x经过FIR匹配滤波器运算处理后输出的结果；其中，coeff表示滤波器系数，则rcv_L(i)经过匹配滤波相关运算后得到：

rcv_corr_L(i)＝rcv_corr_re(i)+j·rcv_corr_im(i)，i＝1，2，...，L；

其实部、虚部分别为：

rcv_corr_re＝FIR_{coeff_re}(rcv_re)-FIR_{coeff_im}(rcv_im)；

rcv_corr_im＝FIR_{coef_re}(rcv_im)+FIR_{coeff_im}(rcv_re)；

(b)计算匹配滤波相关运算所得序列的序列幅值，并求出序列幅值的峰值索引peak_index，具体操作如下：

计算序列rcv_corr_L的幅值rcv_corr_amp_L；

rcv_corr_amp_L是一个长度为L的向量；由于PN序列良好的相关性，可知rcv_corr_amp_L必在某一位置出现峰值amp_peak，且amp_peak将远大于其余位置的幅值；

若rcv_corr_amp_L(i)＝amp_peak，则peak_index＝i，i＝1，2，...，L；

在本算法中，若rcv_corr_amp_L(L)＝amp_peak，则表示此时射频通道无码片时延；

在实际系统中，可设置峰值判决门限为amp_threshold，即：

当rcv_corr_amp_L(i)＞amp_threshold时，则peak_index＝i，i＝1，2，...，L；

所述峰值判决门限amp_threshold小于amp_peak，具体取值可根据实际系统来设置；

(c)根据峰值索引计算码片时延，具体操作如下：

通过峰值索引即可找出射频通道的时延为(peak_index_mod L)个码片周期，则码片时延为：

$\mathrm{delay}\_\mathrm{chip}\_\mathrm{time}=\frac{(\mathrm{peak}\_\mathrm{index}\mathrm{mod}L)}{\mathrm{sample}\_\mathrm{time}}\left(s\right);$

其中，sample_time为系统采样时间；

当不存在码片时延的时候，peak_index＝L，则码片时延范围为{0，1，2，...，L-1}个码片周期。

步骤(4)所述校正权值运算处理包括如下步骤：

(a)将不存在任何误差的理想参考通道定义为Path_ref，将实际通道定义为Path_act，则在Path_ref上发送的序列和接收的序列均为ref_L，Path_act上发送的序列为ref_L，接收的序列为rcv_L；

将Path_act通道的接收序列与发送序列作相关运算，得到Path_act相对于Path_ref的不一致性系数C_act；

(b)计算实际通道的校正权值：

$W_{\mathrm{adj}}=\frac{1}{C_{\mathrm{act}}}.$

步骤(5)中所述对通道进行幅/相补偿，是指将所述rcv_L乘以W_adj，即可实现通道的幅/相补偿，从而完成整个通道校正。

实现上述应用于多通道TD-RRU的通道校正方法的系统，包括依次连接的发送端基带处理子系统、发送端中频/射频子系统、射频通道、接收端基带处理子系统、接收端中频/射频子系统。

所述发送端基带处理子系统包括参考序列处理模块；所述参考序列处理模块用于产生PN参考序列，并对PN参考序列进行编码、调制等基带部分操作。

所述发送端中频/射频子系统，其包括依次连接的数字中频处理模块、DA转换模块、射频放大模块、上变频模块，主要用于接收所述发送端基带处理子系统发送过来的基带IQ数据，并完成数字中频处理、DA转换、射频放大、上变频处理等操作。

所述射频通道，为信号在空中实际的传送路径。

所述接收端中频/射频子系统，其包括依次连接的低噪放模块、下变频模块、AD转换模块、数字中频处理模块，主要完成低噪放、下变频处理、AD转换、数字中频处理等操作，实现IQ信号采集，并传输给所述接收端基带处理子系统。

所述接收端基带处理子系统包括依次连接的基带序列接收模块、通道校正模块、通道校正运算模块。所述基带序列接收模块用于对接收序列进行解调、解码等基带部分操作，并将处理后的IQ数据送入通道校正模块。

所述通道校正模块用于向所述通道校正运算模块发送接收到的IQ数据，并根据来自通道校正运算模块的通道校正参数，所述通道校正参数包括码片时延、通道校正权值，对通道完成所述的时延校正和幅/相校正。

所述通道校正运算模块用于接收来自通道校正模块的IQ数据，完成通道校正运算处理的各个步骤，并将运算处理得到的通道校正参数上报通道校正模块。所述通道校正运算模块，包括码片时延运算模块、通道校正权值运算模块。

所述参考序列处理模块、基带序列接收模块、通道校正运算模块和通道校正模块由FPGA或DSP实现，或二者共同实现；

或者，所述参考序列处理模块、基带序列接收模块和通道校正模块由FPGA或DSP实现，或二者共同实现，所述通道校正运算模块单独采用PowerPC实现。

所述系统中若存在n个通道，则利用本发明方法分别对n个通道进行通道校正即可。

本发明相对现有技术具有以下优点与有益效果：

(1)本发明通过构造PN参考序列在发送端发送，并在接收端利用PN序列良好的自相关特性，对相对应的接收序列进行处理，完成通道校正。

(2)本发明主要通过两步校正来完成通道校正功能：首先计算通道的码片时延，完成通道码片级的校正；然后跟踪和补偿通道在码片周期内的幅/相特性，最终实现通道校正，使得实际通道与参考通道的幅/相特性趋于一致，减少通道的误差，满足系统的精度要求。

(3)本发明所提供的通道校正方法可应用于多通道TD-RRU的情况，即可实现对多个通道的通道校正。

附图说明

图1为本发明多通道TD-RRU的通道校正方法流程示意图；

图2为本发明多通道TD-RRU通道校正系统结构示意图。

具体实施方式

下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。

如图2所示，本多通道TD-RRU的通道校正系统，包括依次连接的发送端基带处理子系统、发送端中频/射频子系统、射频通道、接收端基带处理子系统、接收端中频/射频子系统。

所述发送端基带处理子系统包括参考序列处理模块。

所述发送端中频/射频子系统，其包括依次连接的数字中频处理模块、DA转换模块、射频放大模块、上变频模块。

所述射频通道，为信号在空中实际的传送路径。

所述接收端中频/射频子系统，其包括依次连接的低噪放模块、下变频模块、AD转换模块、数字中频处理模块。

所述接收端基带处理子系统包括依次连接的基带序列接收模块、通道校正模块、通道校正运算模块。

所述通道校正运算模块，包括码片时延运算模块、通道校正权值运算模块。

所述参考序列处理模块、基带序列接收模块、通道校正运算模块和通道校正模块由FPGA或DSP实现，或二者共同实现。

或者，所述参考序列处理模块、基带序列接收模块和通道校正模块由FPGA或DSP实现，或二者共同实现，所述通道校正运算模块单独采用PowerPC实现。

如图1所示，本发明多通道TD-RRU的通道校正系统的通道校正过程如下：

(1)通过TD-RRU发送端基带处理子系统的参考序列处理模块构建PN序列作为参考序列；

(2)在TD-RRU发送端通过发送端中频/射频子系统对所述参考序列进行基带信号与中频/射频信号的转换处理，包括数字中频处理、DA转换、射频放大、上变频处理，然后送入射频通道，并在TD-RRU接收端通过接收端中频/射频子系统对所对应的接收信号进行射频/中频信号与基带信号的转换处理，包括低噪放、下变频处理、AD转换、数字中频处理，然后通过基带序列接收模块接收，并在通道校正运算模块将此接收序列与参考序列进行码片时延运算处理，得出所述射频通道的码片时延；

(3)通道校正模块根据所述码片时延，对射频通道进行码片级的时延校正，完成码片同步；

(4)通道校正运算模块对接收序列与参考序列进行校正权值运算处理，求出在一个码片周期内通道的幅/相不一致性系数，进而得出校正权值；

(5)通道校正模块根据校正权值，对通道进行幅/相补偿，消除通道的不一致性，实现通道校正的目的。

其中，步骤(1)中所述PN参考序列构建包括以下步骤：

(a)根据系统的实际需求，构建长度为M的m序列a_M；其中，M的大小可根据系统需求来设置；

(b)为了对序列提供一定的保护性，可在m序列a_N的前后各加入长度为N的0序列，得到序列b_L；其中，N的大小可根据系统需求来设置；

(c)对序列b_L进行单双极性转换，得到序列c_L；

(d)将序列c_L从实数域转换到复数域，即得到所述PN参考序列ref_L；其中，PN参考序列的构建满足下述公式：

ref_L(j)＝c_L(i)×jⁱ，i＝1，2，...，L。

步骤(2)中所述码片时延运算处理包括以下步骤：

(a)采用FIR匹配滤波的方法，对射频通道接收端的接收序列与所述PN参考序列作匹配相关运算处理，具体操作如下：

设在射频通道接收端经过相应处理后的接收序列为：

rcv_L(i)＝rcv_re(i)+j·rcv_im(i)，i＝1，2，...，L；

采用FIR匹配滤波器的滤波器系数为：

coeff_L＝ref_L ^H；

coeff_L(i)＝coeff_re(i)+j·coeff_im(i)，i＝1，2，...，L；

设Y＝FIR_coeff(X)为输入x经过FIR匹配滤波器运算处理后输出的结果；其中，coeff表示滤波器系数，则rcv_L(j)经过匹配滤波相关运算后得到：

rcv_corr_L(i)＝rcv_corr_re(i)+j·rcv_corr_im(i)，i＝1，2，...，L；

其实部、虚部分别为：

rcv_corr_re＝FIR_{coeff_re}(rcv_re)-FIR_{coeff_im}(rcv_im)；

rcv_corr_im＝FIR_{coeff_re}(rcv_im)+FIR_{coeff_im}(rcv_re)；

(b)计算匹配滤波相关运算所得序列的序列幅值，并求出序列幅值的峰值索引peak_index，具体操作如下：

计算序列rcv_corr_L的幅值rcv_corr_amp_L；

若rcv_corr_amp_L(i)＝amp_peak，则peak_index＝i，i＝1，2，...，L；

若rcv_corr_amp_L(L)＝amp_peak，则表示此时射频通道无码片时延；

设置峰值判决门限为amp_threshold，即：

当rcv_corr_amp_L(i)＞amp_L(i)＞amp_threshold时，则peak_index＝i，i＝1，2，...，L；

所述峰值判决门限amp_threshold小于amp_peak，具体取值可根据实际系统来设置；

(c)根据峰值索引计算码片时延，具体操作如下：

通过峰值索引即可找出射频通道的时延为(peak_index_mod L)个码片周期，则码片时延为：

$\mathrm{delay}\_\mathrm{chip}\_\mathrm{time}=\frac{(\mathrm{peak}\_\mathrm{index}\mathrm{mod}L)}{\mathrm{sample}\_\mathrm{time}}\left(s\right);$

其中，sample_time为系统采样时间；

当不存在码片时延的时候，peak_index＝L，则码片时延范围为{0，1，2，...，L-1}个码片周期。

步骤(4)所述校正权值运算处理包括如下步骤：

(a)将不存在任何误差的理想参考通道定义为Path_ref，将实际通道定义为Path_act，则在Path_ref上发送的序列和接收的序列均为ref_L，Path_act上发送的序列为ref_L，接收的序列为rcv_L；

将Path_act通道的接收序列与发送序列作相关运算，得到Path_act相对于Path_ref的不一致性系数C_act；

(b)计算实际通道的校正权值：

$W_{\mathrm{adj}}=\frac{1}{C_{\mathrm{act}}}.$

步骤(5)中所述对通道进行幅/相补偿，是指将所述rcv_L乘以W_adj，即可实现通道的幅/相补偿，从而完成整个通道校正。

所述系统中若存在n个通道，则利用本发明方法分别对n个通道进行通道校正即可。

如上所述，便可较好地实现本发明。本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.多通道TD-RRU的通道校正方法，其特征在于包括以下步骤：

(1)在基带信号中构建PN序列作为参考序列；

(2)在TD-RRU发送端对所述参考序列进行基带信号与中频/射频信号的转换处理，包括数字中频处理、DA转换、射频放大、上变频处理，然后送入射频通道，并在TD-RRU接收端对所对应的接收信号进行射频/中频信号与基带信号的转换处理，包括低噪放、下变频处理、AD转换、数字中频处理，然后将处理后的接收序列与参考序列进行码片时延运算处理，得出所述射频通道的码片时延；

(3)根据所述码片时延，对射频通道进行码片级的时延校正，完成码片同步；

(4)对接收序列与参考序列进行校正权值运算处理，求出在一个码片周期内通道的幅/相不一致性系数，进而得出校正权值；

(5)根据校正权值，对通道进行幅/相补偿，消除通道的不一致性，实现通道校正。

2.根据权利要求1所述多通道TD-RRU的通道校正方法，其特征在于：步骤(1)中所述PN参考序列构建包括以下步骤：

(a)根据系统的实际需求，构建长度为M的m序列a_M；其中，M的大小可根据系统需求来设置；

(b)为了对序列提供一定的保护性，可在m序列a_N的前后各加入长度为N的0序列，得到序列b_L；其中，N的大小可根据系统需求来设置；

(c)对序列b_L进行单双极性转换，得到序列c_L；

(d)将序列c_L从实数域转换到复数域，即得到所述PN参考序列ref_L；其中，PN参考序列的构建满足下述公式：ref_L(i)＝c_L(i)×jⁱ，i＝1，2，...，L。

3.根据权利要求2所述多通道TD-RRU的通道校正方法，其特征在于：步骤(2)中所述码片时延运算处理包括以下步骤：

(a)采用FIR匹配滤波的方法，对射频通道接收端的接收序列与所述PN参考序列作匹配相关运算处理，具体操作如下：

设在射频通道接收端经过相应处理后的接收序列为：

rcv_L(i)＝rcv_re(i)+j·rcv_im(i)，i＝1，2，...，L；

采用FIR匹配滤波器的滤波器系数为：

coeff_L＝ref_L ^H；

coeff_L(i)＝coeff_re(i)+j·coeff_im(i)，i＝1，2，...，L；

设Y＝FIR_coeff(X)为输入x经过FIR匹配滤波器运算处理后输出的结果；其中，coeff表示滤波器系数，则rcv_L(i)经过匹配滤波相关运算后得到的相关运算序列为：

rcv_corr_L(i)＝rcv_corr_re(i)+j·rcv_corr_im(i)，i＝1，2，...，L；

其实部、虚部分别为：

rcv_corr_re＝FIR_{coeff_re}(rcv_re)-FIR_{coeff_im}(rcv_im)；

rcv_corr_im＝FIR_{coeff_re}(rcv_im)+FIR_{coeff_im}(rcv_re)；

(b)计算匹配滤波相关运算所得序列的序列幅值，并求出序列幅值的峰值索引peak_index，具体操作如下：

计算序列rcv_corr_L的幅值rcv_corr_amp_L；

若rcv_corr_amp_L(i)＝amp_peak，则peak_index＝i i＝1，2，...，L；

若rcv_corr_amp_L(L)＝amp_peak，则表示此时射频通道无码片时延；

设置峰值判决门限为amp_threshold，即：

当rcv_corr_amp_L(i)＞amp_threshold时，则peak_index＝i i＝1，2，...，L；

所述峰值判决门限amp_threshold小于amp_peak，具体取值可根据实际系统来设置；

(c)根据峰值索引计算码片时延，具体操作如下：

通过峰值索引即可找出射频通道的时延为(peak_index mod L)个码片周期，则码片时延为：

$\mathrm{delay}\_\mathrm{chip}\_\mathrm{time}=\frac{(\mathrm{peak}\_\mathrm{index}\mathrm{mod}L)}{\mathrm{sample}\_\mathrm{time}}\left(s\right)$

其中，sample_time为系统采样时间；

当不存在码片时延的时候，peak_index＝L，则码片时延范围为{0，1，2，...，L-1}个码片周期。

4.根据权利要求3所述多通道TD-RRU的通道校正方法，其特征在于：步骤(4)所述校正权值运算处理包括如下步骤：

(a)将不存在任何误差的理想参考通道定义为Path_ref，将实际通道定义为Path_act，则在Path_ref上发送的序列和接收的序列均为ref_L，Path_act上发送的序列为ref_L，接收的序列为rcv_L；

将Path_act通道的接收序列与发送序列作相关运算，得到Path_act相对于Path_ref的不一致性系数C_act；

(b)计算实际通道的校正权值：

$W_{\mathrm{adj}}=\frac{1}{C_{\mathrm{act}}}.$

5.根据权利要求3所述多通道TD-RRU的通道校正方法，其特征在于：步骤(5)中所述对通道进行幅/相补偿，是指将所述rcv_L乘以W_adj，即可实现通道的幅/相补偿，从而完成整个通道校正。

6.实现权利要求1-5任一项所述多通道TD-RRU的通道校正方法的应用于多通道TD-RRU的通道校正系统，其特征在于：包括依次连接的发送端基带处理子系统、发送端中频/射频子系统、射频通道、接收端基带处理子系统、接收端中频/射频子系统。

7.根据权利要求6所述系统，其特征在于：所述发送端基带处理子系统包括参考序列处理模块；所述发送端中频/射频子系统，其包括依次连接的数字中频处理模块、DA转换模块、射频放大模块、上变频模块；所述射频通道，为信号在空中实际的传送路径；所述接收端中频/射频子系统，其包括依次连接的低噪放模块、下变频模块、AD转换模块、数字中频处理模块；所述接收端基带处理子系统包括依次连接的基带序列接收模块、通道校正模块、通道校正运算模块。

8.根据权利要求7所述系统，其特征在于：所述通道校正运算模块，包括码片时延运算模块、通道校正权值运算模块。

9.根据权利要求7或8所述系统，其特征在于：所述参考序列处理模块、基带序列接收模块、通道校正运算模块和通道校正模块由FPGA或DSP实现，或二者共同实现。

10.根据权利要求7或8所述系统，其特征在于：所述参考序列处理模块、基带序列接收模块和通道校正模块由FPGA或DSP实现，或二者共同实现，所述通道校正运算模块单独采用PowerPC实现。

Images