CN101572120B - 用于动态随机存取存储器的字线驱动器及其驱动方法 - Google Patents

Abstract

本发明涉及用于动态随机存取存储器的字线驱动器及其驱动方法，所述字线驱动器包含多路复用器、反相器和晶体管开关。所述多路复用器的一端连接到字线充电电压，另一端连接到外部电压，其中所述外部电压小于所述字线充电电压，且初始输出所述外部电压。所述反相器的输出端连接到所述多路复用器的选择线，其输入端电气连接到所述多路复用器的输出端。所述晶体管开关的一端连接到所述反相器的输入端，另一端连接到所述字线。

Description

用于动态随机存取存储器的字线驱动器及其驱动方法

技术领域

本发明涉及一种用于动态随机存取存储器(DRAM)的字线驱动器，尤其指一种省电型的字线驱动器。

背景技术

DRAM是一种常见的存储器，已被广泛使用于计算机和其他电子装置内。DRAM以一种包含电容器的存储器单元阵列的方式存储数据。由于电容器经过一段时间后会损失电荷，因此必需定时地更新数据。

在进行DRAM的读写时，为了要将逻辑1的电压写到存储器单元内，因而必需提供比外部电压高的字线充电电压VPP给字线。而为了产生VPP电压，无可避免地需使用一个VPP电荷泵(charge pump)。然而因为VPP电荷泵的推动效率(Ivpp/Ivext)很低，所以使得字线驱动器的功率消耗变大。

图1是普遍使用的字线驱动器电路10。当要将字线从VNWL电压充电到VPP电压，信号WLRST、bMWL、wldint必需为逻辑0。此时VPP电压经由晶体管11、12对字线充电，所以对字线充电所需的电流都是由VPP电压提供。然而如前所述，因为VPP电荷泵的推动效率很低，如果所需的电流都是由VPP电压所提供，将使得字线驱动器的功率消耗变大。

图2显示图1的字线驱动器电路10的相对应时序图，其中在控制信号wldint为逻辑0后，晶体管11的输出WLDV的电压接近VPP电压。而在bMWL为逻辑0后，字线(即晶体管12的输出)的电压接近VPP电压。且因为控制信号WLRST为逻辑0，因此晶体管13不会开启，也不会减损字线的电压。

为了改善字线驱动器的功率消耗，目前一些作法是尽量增加VPP电荷泵的推动效率。然而在花费许多硬件成本后所能改善的效率却和其花费不成比例。因此如何在不致增加太多硬件成本的前提下有效地控制字线驱动器的功率消耗，实在是刻不容缓的问题。

发明内容

本发明的应用于动态随机存取存储器(DRAM)的字线驱动器的一实施例包含第一晶体管、第二晶体管、反相器、第三晶体管和第四晶体管。所述第一晶体管的一端连接到字线充电电压。所述第二晶体管的一端连接到外部电压，另一端连接到所述第一晶体管的另一端，其中所述外部电压小于所述字线充电电压。所述反相器的输出端用于控制所述第一晶体管和第二晶体管的一者的导通。所述第三晶体管的一端连接到所述第一晶体管和第二晶体管的共用端，另一端连接到所述反相器的输入端。所述第四晶体管的一端连接到所述反相器的输入端，另一端连接到所述字线。其中所述反相器在充电过程的开始先启动所述第二晶体管和关闭所述第一晶体管，且所述第三晶体管和第四晶体管在所述字线充电过程中被启动。

本发明的应用于动态随机存取存储器的字线驱动器的另一实施例包含多路复用器、反相器和晶体管开关。所述多路复用器的一端连接到字线充电电压，另一端连接到外部电压，其中所述外部电压小于所述字线充电电压，且初始输出为所述外部电压。所述反相器的输出端连接到所述多路复用器的选择线，其输入端电气连接到所述多路复用器的输出端。所述晶体管开关的一端连接到所述反相器的输入端，另一端连接到所述字线。

本发明的应用于动态随机存取存储器的字线驱动方法的一实施例包含下列步骤：设定两种字线驱动电压，其中一者为外部电压，另一者为字线充电电压，且所述外部电压小于所述字线充电电压；在字线驱动的第一阶段选择所述外部电压对所述字线充电；以及在字线驱动的第二阶段选择所述字线充电电压对所述字线充电。

附图说明

图1显示常规的字线驱动器电路；

图2显示图1的字线驱动器电路的相对应时序图；

图3显示本发明的应用于DRAM的字线驱动器的一实施例；以及

图4显示图3的字线驱动器电路的相对应时序图。

具体实施方式

图3显示本发明的应用于DRAM的字线驱动器30的一实施例。当要将字线从VNWL电压充电到VPP电压时，控制信号WLRST、bMWL、wldint为逻辑0，这时VEXT电压(例如DRAM的电源电压)经由晶体管35、31、32对字线充电，其中VEXT电压小于VPP电压。由于晶体管31被开启，WLDV电压逐渐上升。当WLDV电压高到使反相器36的输出为逻辑0时，改由VPP电压经由晶体管34、31、32对字线充电。晶体管34和35的功能类似于多路复用器，其选择线由反相器36的输出所控制。本发明对字线充电所需的电流一部分由VEXT电压提供，一部分由VPP电压提供。通过在充电过程中选择不同于VPP电压的电压源，可达到省电的目的。

图4显示图3的字线驱动器电路30的相对应时序图，其中WLDV的电压在控制信号wldint转为逻辑0前为接地电位，因此透过反相器36而使晶体管35开启，且晶体管35的输出电压为VEXT电压。在控制信号wldint为逻辑0后，晶体管31的输出WLDV的电压接近VEXT电压。在bMWL为逻辑0后，字线(即晶体管32的输出)的电压接近VEXT电压。且因为控制信号WLRST为逻辑0，因此晶体管33不会开启，也不会减损字线的电压。当WLDV电压上升到一临界值时，此时反相器36的输出为逻辑0时，晶体管34开启，晶体管35关闭，改由VPP电压经由晶体管34、31、32对字线充电。由图4的波形图可以很清楚看出WLDV和字线电压的转变可分为两个阶段。由于VEXT电压小于VPP电压，因此由VEXT电压主导的第一阶段的充电速度较慢，而由VPP电压主导的第二阶段的充电速度较快。然而就整体而言仍然可达到规格设定的要求。

举例而言，如果要将字线拉升到VPP电压所需的电流为1mA，VPP电荷泵的推动效率(Ivpp/Ivext)是30％。那么常规电路所消耗的电流Ivext＝1mA/0.3＝3.33mA。本发明的电路假设一半的电流由VEXT电压提供，一半的电流由VPP电压提供，因此本发明的电路所消耗的电流Ivext＝0.5mA+(0.5mA/0.3)＝2.17mA。显然本发明的工作效率优于常规技术。

此外，本发明的一实施例的字线驱动器只需要四个晶体管，很容易实施，而在硬件设计上也只增加一小部分的硬件成本。在切换晶体管34和晶体管35时可有多种选择方式，例如选择晶体管34和晶体管35的导通时间大致相同，或当所述反相器36的输入端电压约等于所述VPP电压的二分之一时，则启动切换。

本发明的技术内容和技术特点已揭示如上，然而所属领域的技术人员仍然可能基于本发明的教示和揭示而作种种不背离本发明精神的替换和修饰。因此，本发明的保护范围应不限于实施例所揭示者，而应包括各种不背离本发明的替换和修饰，并由所附的权利要求书所涵盖。

Claims (3)

1.一种用于动态随机存取存储器(DRAM)的字线驱动器，其特征在于至少包含：

第一晶体管，其至少包含用以接收第一电压的第一端点以及用以输出所述第一电压的第二端点，其中所述第一晶体管用以选择性地提供所述第一电压于字线；以及第二晶体管，其至少包含用以接收第二电压的第三端点以及用以输出所述第二电压的第四端点，其中所述第四端点电性连接所述第一晶体管的所述第二端点，所述第二晶体管用以提供所述第二电压于所述字线，且所述第二电压用以启用所述字线；

反相器，其电性连接所述第一晶体管和所述第二晶体管，其中所述反相器用于控制所述第一晶体管选择性地提供所述第一电压于所述字线。

2.一种用于动态随机存取存储器的字线驱动器，其特征在于至少包含：

多路复用器，其至少包含用以接收第一电压的第一端点、用以接收第二电压的第二端点以及用以选择性地输出所述第一电压与所述第二电压于字线的第三端点，其中所述第二电压用以启用所述字线；

反相器，其输出端连接到所述多路复用器的输入端，其输入端电气连接到所述多路复用器的所述第三端点，其中所述反相器用于控制所述多路复用器选择性地输出所述第一电压与所述第二电压于所述字线。

3.根据权利要求2所述的用于动态随机存取存储器的字线驱动器，其中所述多路复用器选择输出所述第一电压和所述第二电压的时间相同。

Images