CN101571571A - 芯片检测方法 - Google Patents
芯片检测方法 Download PDFInfo
- Publication number
- CN101571571A CN101571571A CNA2008101056193A CN200810105619A CN101571571A CN 101571571 A CN101571571 A CN 101571571A CN A2008101056193 A CNA2008101056193 A CN A2008101056193A CN 200810105619 A CN200810105619 A CN 200810105619A CN 101571571 A CN101571571 A CN 101571571A
- Authority
- CN
- China
- Prior art keywords
- chip
- detection
- batch
- nrom
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种芯片检测方法,包括,根据芯片中所有逻辑单元的数量、检测芯片所有逻辑单元时允许失效的逻辑单元的数量以及作为本批次检测样本的芯片数量,获得达到本批次芯片检测要求的单个芯片逻辑单元的失效概率;保持作为检测样本的芯片数量不变,根据所述单个芯片逻辑单元的失效概率获得能够达到本批次芯片检测要求的单个芯片中逻辑单元的检测数及对应的允许失效的逻辑单元的数量的检测数据;选取具有最少逻辑单元检测数及对应允许失效逻辑单元数量的一组检测数据,来对芯片进行检测。所述芯片检测方法节省了检测时间,并且使得芯片产品大规模生产的时间提前,从而提高了代工厂芯片的生产效率。
Description
技术领域
本发明涉及一种芯片检测方法。
背景技术
为确保计算机系统的正常运行,当集成电路芯片制造完成后,就必须经过质量检测,以判断集成电路芯片能否正常工作。一般对于集成电路芯片的质量检测包括以下步骤:检测单个芯片中的逻辑单元,获得所述逻辑单元的检测结果,然后依次对所述芯片中的所有逻辑单元进行检测,获得所述芯片中未通过检测的逻辑单元的数量,然后根据检测要求判定所述芯片失效或有效。随后,按上述方法依次检测其他芯片,获得作为检测样本的所有芯片中失效芯片的数量,并按检测要求判断这一批次的芯片是否合格。
目前,在代工厂大规模生产芯片之前,都会先对芯片进行可靠性测试以保证芯片产品的可用性。在芯片通过了可靠性测试的芯片之后,才会被大规模生产。例如,专利号为01130670.X的中国专利就公开了一种非易失性内存的可靠性测试方法,利用具有绝缘陷阱层的非易失性内存的物理特性来进行加速测试,预估使用寿命。
再例如,对NROM芯片,在进行可靠性测试的时候,会对NROM单元进行读写擦除测试,通常会对每一个NROM单元都会进行10万次读写擦除测试。而一般NROM芯片内就有2000个NROM单元,并且通常作为检测样本的NROM芯片的数量为77片,这样当对77片NROM芯片中的每一片NROM单元都进行10万次读写擦除测试的时候,其所需要的检测时间就会非常长,使得可靠性测试的周期变长。而可靠性测试周期变长,会使得芯片大规模生产的时间被延后,从而影响代工厂的芯片生产效率。
发明内容
本发明提供一种芯片检测方法,解决现有技术可靠性测试周期过长,影响代工厂的芯片生产效率的问题。
为解决上述问题,本发明提供一种芯片检测方法,包括:
根据芯片中所有逻辑单元的数量、检测芯片所有逻辑单元时允许失效的逻辑单元的数量以及作为本批次检测样本的芯片数量,获得达到本批次芯片检测要求的单个芯片逻辑单元的失效概率;
保持作为检测样本的芯片数量不变,根据所述单个芯片逻辑单元的失效概率获得能够达到本批次芯片检测要求的单个芯片中逻辑单元的检测数及对应的允许失效的逻辑单元的数量的检测数据;
选取具有最少逻辑单元检测数及对应允许失效逻辑单元数量的一组检测数据,来对芯片进行检测。
所述获得单个芯片逻辑单元的失效概率根据下述公式获得:
本发明还提供一种芯片检测方法,包括:
根据芯片中所有逻辑单元的数量、检测芯片所有逻辑单元时允许失效的逻辑单元的数量以及作为本批次检测样本的芯片数量,获得达到本批次芯片检测要求的单个芯片逻辑单元的失效概率;
设定芯片中逻辑单元检测数及对应的允许失效的芯片逻辑单元数量,根据所述单个芯片逻辑单元的失效概率获得能够达到本批次芯片检测要求的作为检测样本的最少芯片数量;
应用所述芯片中逻辑单元检测数、对应的允许失效的芯片逻辑单元数量及所获得的作为检测样本的最少芯片数量来对芯片进行检测。
所述获得单个芯片逻辑单元的失效概率根据下述公式获得:
所述设定芯片中逻辑单元检测数及对应的允许失效的芯片逻辑单元数量包括:将芯片中所有逻辑单元数量以及检测芯片所有逻辑单元时允许失效的芯片逻辑单元的数量等比例减小作为芯片中逻辑单元检测数及对应的允许失效的芯片逻辑单元数量。
与现有技术相比,上述公开的芯片检测方法具有以下优点:上述所公开的芯片检测方法通过完全检测的检测数据获得单个芯片中逻辑单元的失效概率,并根据所获得的单个芯片中逻辑单元的失效概率获得达到本批次芯片检测要求的,具有最少逻辑单元检测数及对应允许失效逻辑单元数量的一组检测数据或具有最少检测样本数量的一组检测数据,来对于芯片可靠性进行检测。从而节省了检测时间,并且使得芯片产品大规模生产的时间提前,从而提高了代工厂芯片的生产效率。
附图说明
图1是本发明芯片检测方法的第一种实施方式流程图;
图2是本发明实施例1芯片检测方法结果与现有技术完全检测结果对比图;
图3是本发明实施例2芯片检测方法结果与现有技术完全检测结果对比图;
图4是本发明芯片检测方法的第二种实施方式流程图;
图5是本发明实施例3改变检测样本数量的芯片检测方法结果与现有技术完全检测结果对比图;
图6是本发明实施例3不改变检测样本数量的芯片检测方法结果与现有技术完全检测结果对比图。
具体实施方式
本发明所公开的芯片检测方法通过完全检测的检测数据获得单个芯片中逻辑单元的失效概率,并根据所获得的单个芯片中逻辑单元的失效概率获得达到本批次芯片检测要求的,具有最少逻辑单元检测数及对应允许失效逻辑单元数量的一组检测数据或具有最少检测样本数量的一组检测数据,来对于芯片可靠性进行检测。
参照图1所示,本发明芯片检测方法的第一种实施方式包括下列步骤:
步骤s1,根据芯片中所有逻辑单元的数量、检测芯片所有逻辑单元时允许失效的逻辑单元的数量以及作为本批次检测样本的芯片数量,获得达到本批次芯片检测要求的单个芯片逻辑单元的失效概率;
步骤s2,保持作为检测样本的芯片数量不变,根据所述单个芯片逻辑单元的失效概率获得能够达到本批次芯片检测要求的单个芯片中逻辑单元的检测数及对应的允许失效的逻辑单元的数量的检测数据;
步骤s3,选取具有最少逻辑单元检测数及对应允许失效逻辑单元数量的一组检测数据,来对芯片进行检测。
所述获得单个芯片逻辑单元的失效概率根据下述公式获得:
实施例1
可靠性测试的目的是为了对芯片制造完成后是否可用进行检测,因此可靠性测试的结果必须符合业界对于芯片质量的要求。一般业界对可靠性测试的要求为:若该批次的芯片质量不符合要求,则可靠性测试应有大于或等于90%的概率检测出这一批次芯片质量不符合要求,即客户承担的收到不合格产品的风险不超过10%,而10%就是业界的一般要求。
例如,对NROM芯片,通常具有2000个NROM单元,如果是完全检测的话,就需要将NROM芯片的所有2000个NROM单元都检测一遍,并且假定当可靠性测试能够满足上述的要求时,可靠性测试的检测标准为:当所述NROM芯片的所有2000个NROM芯片中有40个NROM单元失效,就认为所述NROM芯片失效,并且所有作为检测样本的NROM芯片只要有1片芯片失效,就认为这一批次的NROM芯片不符合质量要求。
本实施例的芯片检测方法同样采用上述的可靠性测试检测标准。首先执行步骤s1,根据NROM芯片中所有NROM单元的数量、检测NROM芯片所有NROM单元时允许失效的逻辑单元的数量以及作为本批次检测样本的芯片数量,获得达到本批次芯片检测要求的单个芯片NROM单元的失效概率。即先利用完全检测的检测数据来获得单个芯片NROM单元的失效概率。此处,本批次芯片检测要求如上所述:若本批次的芯片质量不符合要求,则芯片检测应有大于或等于90%的概率检测出本批次芯片质量不符合要求。
本例中应用二项分布函数Binomial来获得在所述完全检测达到本批次芯片检测要求时,单个NROM芯片中NROM单元的失效概率,采用下述公式:
其中Plotfail为本批次芯片检测要求,N为芯片中NROM单元的数量,n为检测芯片中所有NROM单元时允许失效的NROM单元的数量,pblockfail为单个NROM芯片中NROM单元的失效概率,K为作为检测样本的NROM芯片数量。
结合上述的设定,将上述设定值代入所述公式(1),即
根据上述公式(2),就能通过Excel来获得NROM芯片中的NROM单元失效概率,此处NROM芯片中的NROM单元失效概率pblockfail=0.01494,代表所述单个NROM芯片中NROM单元失效概率最大值,即如果pblockfail>0.01494,这一批次的芯片就会被认定为不符合质量要求而被退回。这样,就能够保证正确判定这一批次芯片不符合质量要求的概率就大于或等于90%,即客户承担的收到不合格产品的风险不超过10%。
而如果不进行完全检测而只是从NROM芯片中选取一部分NROM单元进行检测,那么就应该同样保证可靠性测试正确判定这一批次芯片不符合质量要求的概率大于或等于90%,即客户承担的收到不合格产品的概率不超过10%。也就是说,如果获得的NROM芯片中的NROM单元失效概率超过上述获得的最差NROM单元失效概率,这一批次的芯片就会被退回。这样,部分检测才能够达到与完全检测相同的效果。
执行步骤s2,保持作为检测样本的NROM芯片数量K不变,根据步骤s1所获得的单个NROM芯片中NROM单元的失效概率获得能够达到本批次芯片检测要求的单个芯片中NROM单元的检测数及对应的允许失效的逻辑单元的数量的检测数据,即获得通过部分检测仍然能够达到本批次芯片检测要求的检测数据。
设定部分检测为从所述单个NROM芯片中选取数量为M的NROM单元进行检测,并且假定当所检测的M个NROM单元中有m个NROM单元失效,就判定所述芯片失效。为了保证通过部分检测的芯片能够满足步骤s1获得的单个NROM芯片中NROM单元失效概率的要求,此处就可以先计算出在一个设定的概率下不能满足所述单个NROM芯片中NROM单元失效概率的m和M的值作为部分检测的极限值,只要部分检测控制在这个极限值内,无疑就能够满足NROM单元失效概率的要求。此处所述的设定概率为0.9,将其代入公式(1)中的Plotfail位置,则
根据上述公式(3),就能通过Excel来获得m和M的值,此处m=3,M=78。在获得m和M的过程中,可以采用以下两种方式,例如,先设定好单个芯片中允许失效的NROM单元数m,然后根据上述公式来计算能够达到本批次芯片检测要求的NROM单元检测数量M。或者先设定好要在NROM芯片中检测的NROM单元的数量M,然后根据上述公式计算达到本批次芯片检测要求的NROM芯片中允许失效的NROM单元的数量m。
在获得了m和M的值之后,执行步骤s3,选取具有最少NROM单元检测数及对应允许失效NROM单元数量的一组检测数据,来对芯片进行检测。上述的m和M的组合值可能有很多个,从节省检测时间的目的考虑,从中选取具有最少NROM单元检测数及对应允许失效NROM单元数量的一组检测数据来对芯片进行检测无疑是最有效率的。本例中可直接采取步骤s2获得的m=3,M=78这一组检测数据,并且仍然按照前述的对每一个NROM单元进行10万次的读写擦数测试,当所检测的78个NROM单元中有大于或等于3个NROM单元失效,就认为所述NROM芯片失效。而若作为检测样本的77片NROM芯片中有1片NROM芯片失效,就认为这一批次的NROM芯片不符合质量要求。
参照图2所示,为了验证所述检测方法是否能够达到与完全检测相同的效果,即达到本批次芯片检测要求,分别对这一批次的芯片进行完全检测和上述的部分检测。所述完全检测即对作为检测样本的77片NROM芯片,对每一个NROM芯片中的所有2000个NROM单元都进行检测,并且在单一NROM芯片上有大于或等于40个NROM单元失效时判定芯片失效。那么,当这一批次芯片不符合质量要求时,完全检测认定这一批次芯片不符合质量要求的概率为0.9015514。
而使用本实例的芯片检测方法,即在对作为检测样本的77片NROM进行检测时,对每一片NROM芯片只选取78个NROM单元检测,并且当所检测的NROM单元中有大于或等于3个NROM单元失效时判定所述NROM芯片失效。那么,当这一批次芯片不符合质量要求时,检测出这一批次芯片不符合质量要求的概率为0.9019183。
因此,根据上述验证结果可以看到,本实例的芯片检测方法,即部分检测方法也可以达到与完全检测相同的检测效果,并且还节省了检测时间,从而缩短了可靠性测试的周期。
实施例2
实施例1中所述的是业界要求当一个批次的芯片质量不符合要求时,可靠性测试能够检测出这个结果的概率,这是为了保证送交至客户的芯片的质量。而从另一方面来说,如果一个批次的芯片质量是符合要求的,但可靠性测试却判定这一批次的芯片质量不符合要求而将芯片退回,这样无疑会由于无法通过测试而使得产品无法出货。因此,作为生产者内部的要求,既要能保证产品正常出货,也要能保证送交至客户的产品能够满足客户的要求。因此,生产者内部的要求为:生产者承担的合格产品被退回的风险不超过5%,而5%是业界的一般要求。
同样参照实施例1的例子,对NROM芯片,通常具有2000个NROM单元,如果是完全检测的话,就需要将NROM芯片的所有2000个NROM单元都检测一遍,并且假定当可靠性测试能够满足上述的要求时,可靠性测试的检测标准为:当所述NROM芯片的所有2000个NROM芯片中有40个NROM失效,就认为所述NROM芯片失效,并且所有作为检测样本的NROM芯片只要有1片芯片失效,就认为这一批次的NROM芯片不符合质量要求。
本实施例的芯片检测方法采用上述的可靠性测试检测标准。首先执行步骤s1,根据NROM芯片中所有NROM单元的数量、检测NROM芯片所有NROM单元时允许失效的逻辑单元的数量以及作为本批次检测样本的芯片数量,获得达到本批次芯片检测要求的单个芯片NROM单元的失效概率。即先利用完全检测的检测数据来获得单个芯片NROM单元的失效概率。此处,本批次芯片检测要求如上所述:若本批次的芯片质量符合要求,则生产者承担的合格产品被退回的风险不超过5%。
本例中同样应用二项分布函数Binomial来获得在所述完全检测达到本批次芯片检测要求时,单个NROM芯片中NROM单元的失效概率,采用下述公式:
其中Plotfail为本批次芯片检测要求,N为芯片中NROM单元的数量,n为检测芯片中所有NROM单元时允许失效的NROM单元的数量,pblockfail为单个NROM芯片中NROM单元的失效概率,K为作为检测样本的NROM芯片的数量。
结合上述的设定,将上述设定值代入所述公式(1),即
根据上述公式(4),就能通过Excel来获得NROM芯片中的NROM单元失效概率,此处NROM芯片中的NROM单元失效概率pblockfail=0.01179,代表如果生产者做到NROM单元失效概率pblockfail≤0.01179,则既能满足客户要求,又能满足生产者出货要求,即如果pblockfail≤0.01179,那么可靠性测试错误判定这一批次芯片不符合质量要求的概率就小于或等于5%。这样,生产者承担的合格产品被退回的风险不超过5%。
而如果不进行完全检测而只是从NROM芯片中选取一部分NROM单元进行检测,那么就应该保证通过部分检测的这一批次芯片的NROM单元失效概率能够达到上述所获得的NROM单元失效概率。
执行步骤s2,保持作为检测样本的NROM芯片数量K不变,根据步骤s1所获得的单个NROM芯片中NROM单元的失效概率获得能够达到本批次芯片检测要求的单个芯片中NROM单元的检测数及对应的允许失效的逻辑单元的数量的检测数据,即获得通过部分检测仍然能够达到本批次芯片检测要求的检测数据。
设定部分检测为从芯片中选取数量为M的NROM单元进行检测,并且假定当所检测的M个NROM单元中有m个NROM单元失效,就判定所述芯片失效。为了保证通过部分检测的芯片能够满足上述获得的NROM单元失效概率的要求,此处就可以先计算出在一个设定的概率下不能满足所述NROM单元失效概率的m和M的值作为部分检测的极限值,只要部分检测控制在这个极限值内,无疑就能够满足NROM单元失效概率的要求。此处所述的设定概率为0.9,将其代入公式(1)中的Plotfail位置,则
根据上述公式(5),就能通过Excel来获得m和M的值,此处m=3,M=99。在获得m和M的过程中,可以采用以下两张方式,例如,先设定好单个芯片中允许失效的NROM单元数m,然后根据上述公式来计算能够达到本批次芯片检测要求的NROM单元检测数量M。或者先设定好要在NROM芯片中检测的NROM单元的数量M,然后根据上述公式计算达到本批次芯片检测要求的NROM芯片中允许失效的NROM单元的数量m。
在获得了m和M的值之后,执行步骤s3,选取具有最少NROM单元检测数及对应允许失效NROM单元数量的一组检测数据,来对芯片进行检测。上述的m和M的组合值可能有很多个,从节省检测时间的目的考虑,从中选取具有最少NROM单元检测数及对应允许失效NROM单元数量的一组检测数据来对芯片进行检测无疑是最有效率的。本例中可采取步骤s2所获得的m=3,M=99这一组检测数据,并且仍然按照前述的对每一个NROM单元进行10万次的读写擦数测试,当所检测的99个NROM单元中有大于或等于3个NROM单元失效,就认为所述NROM芯片失效。而若作为检测样本的77片NROM芯片中有1片NROM芯片失效,就认为这一批次的NROM芯片不符合质量要求。
参照图3所示,为了验证所述检测方法是否能够达到与完全检测相同的效果,即达到NROM芯片中NROM单元失效概率,分别对这一批次的芯片进行完全检测和上述的部分检测。所述完全检测即对作为检测样本的77片NROM芯片,对每一个NROM芯片中的所有2000个NROM单元都进行检测,并且在单一NROM芯片上有大于或等于40个NROM单元失效时判定芯片失效。那么,当这一批次芯片符合质量要求时,完全检测认定这一批次芯片不符合质量要求的概率为0.0495757,符合可靠性测试的要求。
而使用本实例的芯片检测方法,即在对作为检测样本的77片NROM进行检测时,对每一片NROM芯片只选取99个NROM单元检测,并且当所检测的NROM单元中有大于或等于3个NROM单元失效时判定所述NROM芯片失效。那么,当这一批次芯片不符合质量要求时,检测出这一批次芯片不符合质量要求的概率为0.9049384。因此可以看出,根据上述的部分检测方法,不但能达到业界要求的客户对产品的要求,也能够满足生产者出货的要求。并且,还节省了检测时间,从而缩短了可靠性测试的周期。
上述两个例子都是在保持检测样本的NROM芯片数量不变的情况下,来求得检测单一NROM芯片所能够选取的最小NROM单元数量以及所检测的NROM单元中允许失效的最大NROM单元数量。而上述的方法也可应用如下:根据预先设定好的单一芯片所能够选取的最小NROM单元数量以及所检测的NROM单元中允许失效的最大NROM单元数量,来获得最小的检测样本芯片数量。
参照图4所示,本发明芯片检测方法的第二种实施方式包括:
步骤s10,根据芯片中所有逻辑单元的数量、检测芯片所有逻辑单元时允许失效的逻辑单元的数量以及作为本批次检测样本的芯片数量,获得达到本批次芯片检测要求的单个芯片逻辑单元的失效概率;
步骤s20,设定芯片中逻辑单元检测数及对应的允许失效的芯片逻辑单元数量,根据所述单个芯片逻辑单元的失效概率获得能够达到本批次芯片检测要求的最少作为检测样本的芯片数量;
步骤s30,应用所述芯片中逻辑单元检测数、对应的允许失效的芯片逻辑单元数量及所获得的作为检测样本的芯片数量来对芯片进行检测。
所述获得单个芯片逻辑单元的失效概率根据下述公式获得:
所述设定芯片中逻辑单元检测数及对应的允许失效的芯片逻辑单元数量包括:将芯片中所有逻辑单元数量以及检测芯片所有逻辑单元时允许失效的芯片逻辑单元的数量等比例减小作为芯片中逻辑单元检测数及对应的允许失效的芯片逻辑单元数量。
实施例3
参照实施例2,采取与实施例2的相同设定,利用公式(1)获得NROM芯片中NROM单元失效概率pblockfail=0.01179,代表如果生产者做到NROM单元失效概率pblockfail≤0.01179,则既能满足客户要求,又能满足生产者出货要求,即如果pblockfail≤0.01179,那么可靠性测试错误判定这一批次芯片不符合质量要求的概率就小于或等于5%。这样,生产者承担的合格产品被退回的风险不超过5%。
而如果不进行完全检测而只是从NROM芯片中选取一部分NROM单元进行检测,那么就应该保证通过部分检测的这一批次芯片的NROM单元失效概率能够达到上述所获得的NROM单元失效概率。
将完全检测中NROM芯片中NROM单元检测数量以及允许失效的NROM单元数量等比例减小,例如完全检测是在所检测的2000个NROM单元中有大于或等于40个NROM单元失效就认为所述芯片失效,则此处设定m=2,M=100,为了保证通过部分检测的芯片能够满足上述获得的NROM单元失效概率的要求,此处就可以先计算出在一个设定的概率下不能满足所述NROM单元失效概率的K的值作为部分检测的极限值,只要部分检测控制在这个极限值内,无疑就能够满足NROM单元失效概率的要求。此处所述的设定概率为0.9,将其代入公式(1)中的Plotfail位置,则
参照图5所示,为了验证所述检测方法是否能够达到与完全检测相同的效果,分别对本批次的芯片进行完全检测和上述的部分检测。所述完全检测即对作为检测样本的77片NROM芯片,对每一个NROM芯片中的所有2000个NROM单元都进行检测,并且在单一NROM芯片上有大于或等于40个NROM单元失效时判定芯片失效。那么,当这一批次芯片符合质量要求时,完全检测认定这一批次芯片不符合质量要求的概率为0.0495757,符合可靠性测试的要求。
而使用本例的芯片检测方法,即对每一片芯片只选取100个NROM单元检测,并且所检测的NROM单元中有大于或等于2个失效NROM单元时判定芯片失效,总共检测19片芯片。那么,当这一批次芯片不符合质量要求时,检测出这一批次芯片不符合质量要求的概率为0.9017246。因此可以看出,根据上述的部分检测方法,不但能达到业界要求的客户对产品的要求,也能够满足生产者出货的要求。并且,还节省了检测时间,从而缩短了可靠性测试的周期。并且,若在将原先完全检测中的检测单元数量和允许失效单元数量设定改变,而不改变作为检测样本的芯片数量的话,可靠性测试结果反而会不准确。参照图6所示,不改变检测样本的芯片数量,可靠性测试检测认定这一批次芯片不符合质量要求的概率为0.9999174,显得过于严苛了,这样反而会加大生产者产品被退回的风险。
上述所公开的芯片检测方法通过完全检测的检测数据获得单个芯片中逻辑单元的失效概率,并根据所获得的单个芯片中逻辑单元的失效概率获得达到本批次芯片检测要求的,具有最少逻辑单元检测数及对应允许失效逻辑单元数量的一组检测数据或具有最少检测样本数量的一组检测数据,来对于芯片可靠性进行检测。从而节省了检测时间,并且使得芯片产品大规模生产的时间提前,从而提高了代工厂芯片的生产效率。
虽然本发明己以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种芯片检测方法,其特征在于,包括:
根据芯片中所有逻辑单元的数量、检测芯片所有逻辑单元时允许失效的逻辑单元的数量以及作为本批次检测样本的芯片数量,获得达到本批次芯片检测要求的单个芯片逻辑单元的失效概率;
保持作为检测样本的芯片数量不变,根据所述单个芯片逻辑单元的失效概率获得能够达到本批次芯片检测要求的单个芯片中逻辑单元的检测数及对应的允许失效的逻辑单元的数量的检测数据;
选取具有最少逻辑单元检测数及对应允许失效逻辑单元数量的一组检测数据,来对芯片进行检测。
2.如权利要求1所述的芯片检测方法,其特征在于,所述获得单个芯片中逻辑单元的失效概率根据下述公式获得:
3.如权利要求1所述的芯片检测方法,其特征在于,所述批次芯片检测要求为至少有90%的概率能够正确判定批次芯片不符合质量要求的。
4.如权利要求1所述的芯片检测方法,其特征在于,所述批次芯片检测要求为有不超过5%的概率错误判定批次芯片质量不符合要求。
5.一种芯片检测方法,其特征在于,包括:
根据芯片中所有逻辑单元的数量、检测芯片所有逻辑单元时允许失效的逻辑单元的数量以及作为本批次检测样本的芯片数量,获得达到本批次芯片检测要求的单个芯片逻辑单元的失效概率;
设定芯片中逻辑单元检测数及对应的允许失效的芯片逻辑单元数量,根据所述单个芯片逻辑单元的失效概率获得能够达到本批次芯片检测要求的作为检测样本的最少芯片数量;
应用所述芯片中逻辑单元检测数、对应的允许失效的芯片逻辑单元数量及所获得的作为检测样本的最少芯片数量来对芯片进行检测。
6.如权利要求5所述的芯片检测方法,其特征在于,所述设定芯片中逻辑单元检测数及对应的允许失效的芯片逻辑单元数量包括:将芯片中所有逻辑单元数量以及检测芯片所有逻辑单元时允许失效的芯片逻辑单元的数量等比例减小作为芯片中逻辑单元检测数及对应的允许失效的芯片逻辑单元数量。
7.如权利要求5所述的芯片检测方法,其特征在于,所述获得单个芯片逻辑单元的失效概率根据下述公式获得:
8.如权利要求5所述的芯片检测方法,其特征在于,所述批次芯片检测要求为至少有90%的概率能够正确判定批次芯片不符合质量要求的。
9.如权利要求5所述的芯片检测方法,其特征在于,所述批次芯片检测要求为有不超过5%的概率错误判定批次芯片质量不符合要求。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101056193A CN101571571B (zh) | 2008-04-30 | 2008-04-30 | 芯片检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101056193A CN101571571B (zh) | 2008-04-30 | 2008-04-30 | 芯片检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101571571A true CN101571571A (zh) | 2009-11-04 |
CN101571571B CN101571571B (zh) | 2011-10-05 |
Family
ID=41230970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101056193A Expired - Fee Related CN101571571B (zh) | 2008-04-30 | 2008-04-30 | 芯片检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101571571B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105095618A (zh) * | 2014-05-07 | 2015-11-25 | 华为技术有限公司 | 芯片筛选方法和装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1216413C (zh) * | 2003-09-24 | 2005-08-24 | 北京工业大学 | 微电子器件可靠性快速评价方法 |
CN100442295C (zh) * | 2005-08-05 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 确定半导体ic可靠性可比性的方法 |
-
2008
- 2008-04-30 CN CN2008101056193A patent/CN101571571B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105095618A (zh) * | 2014-05-07 | 2015-11-25 | 华为技术有限公司 | 芯片筛选方法和装置 |
CN105095618B (zh) * | 2014-05-07 | 2018-02-06 | 华为技术有限公司 | 芯片筛选方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101571571B (zh) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100507585C (zh) | 一种单板在位检测方法及系统 | |
US20190180838A1 (en) | System For Testing Memory And Method Thereof | |
US20080294943A1 (en) | Sata interface tester and testing method | |
CN102412168B (zh) | 晶片缺陷的检测方法及系统 | |
US7362632B2 (en) | Test parallelism increase by tester controllable switching of chip select groups | |
CN103367189A (zh) | 测试系统及其测试方法 | |
US7386420B2 (en) | Data analysis method for integrated circuit process and semiconductor process | |
US6154872A (en) | Method, circuit and apparatus for preserving and/or correcting product engineering information | |
CN101571571B (zh) | 芯片检测方法 | |
CN103065689A (zh) | 集成电路芯片和半导体存储器件 | |
US20070210824A1 (en) | Method of inspecting quiescent power supply current in semiconductor integrated circuit and device for executing the method | |
CN116386711B (zh) | 一种存储器件数据传输的测试装置及测试方法 | |
US6854081B1 (en) | Initializing/diagnosing system in on-chip multiprocessor system | |
CN112506820A (zh) | Usb端口硬件参数分析方法、装置、设备及存储介质 | |
CN115602242B (zh) | 一种存储装置及其测试方法 | |
US20070126550A1 (en) | Method and apparatus for using imperfections in computing devices for device authentication | |
CN115148271A (zh) | 一种存储芯片的测试方法、系统及存储介质 | |
US20120210170A1 (en) | Circuit for detecting and recording chip fails and the method thereof | |
US9753806B1 (en) | Implementing signal integrity fail recovery and mainline calibration for DRAM | |
US20090164841A1 (en) | System And Method For Improving The Yield of Integrated Circuits Containing Memory | |
CN101840733B (zh) | 可靠性测试方法 | |
CN104183511A (zh) | 一种确定晶圆测试数据规范的界限的方法及晶粒标记方法 | |
US20180060280A1 (en) | Nonparametric method for measuring clustered level of time rank in binary data | |
CN102737725A (zh) | 自动优化存储器性能的可编程内建自测系统和方法 | |
US10691249B2 (en) | Touch host controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111005 Termination date: 20190430 |
|
CF01 | Termination of patent right due to non-payment of annual fee |