CN101569108B - 共模自适应均衡 - Google Patents

共模自适应均衡 Download PDF

Info

Publication number
CN101569108B
CN101569108B CN200780048378.7A CN200780048378A CN101569108B CN 101569108 B CN101569108 B CN 101569108B CN 200780048378 A CN200780048378 A CN 200780048378A CN 101569108 B CN101569108 B CN 101569108B
Authority
CN
China
Prior art keywords
voltage
signal
less
delay
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780048378.7A
Other languages
English (en)
Other versions
CN101569108A (zh
Inventor
R·梅利茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101569108A publication Critical patent/CN101569108A/zh
Application granted granted Critical
Publication of CN101569108B publication Critical patent/CN101569108B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

在一些实施例中，在接收的差分信号上执行共模均衡以产生与差分信号的共模电压成比例的电压信号。响应共模均衡而提供命令信号以调整两对差分信号之间的延迟。描述了其它实施例并要求其权益。

Description

共模自适应均衡
技术领域
一般来说，本发明涉及共模自适应均衡。
背景
与迹线走向相关的印刷电路板(PCB)材料如FR4的织物(fabric weave)会造成用于串行差分通信的差分信道的导线之间的延迟。造成延迟的原因在于，例如，一条迹线主要穿过由玻璃布制成的例如介电常数约为6的织物尖端(fabric peak)，而第二迹线可主要穿过大都由环氧树脂制成的例如介电常数约为3.2的织物凹槽(fabricvalley)。由于传播速度大致与介电常数的平方根成比例，从信号迹线对的每一侧出现的信号将相对于彼此被延迟。此效果随距离累积，因此20英寸迹线行可能具有例如高达80ps的延迟。在比特周期达到例如300ps以下的水平时，此问题尤为麻烦。为对抗此介电织物问题提出的一些方法包括将Gerber迹线布线照相底图旋转10度。但是，此类方法将解决问题的负担交给了顾客，增加了布线程序的复杂度、增加了支出并且不是自动化解决方案。
附图说明
通过以下提供的对本发明的一些实施例的详细描述和附图，将会更全面地理解本发明，但是，不应将本发明限制于所述的具体实施例，它们仅用于说明和理解。
图1显示根据本发明的一些实施例的印刷电路板(PCB)的顶视图。
图2显示根据本发明的一些实施例的PCB的剖面图。
图3显示根据本发明的一些实施例的系统。
图4显示根据本发明的一些实施例的流程。
图5显示根据本发明的一些实施例的图形。
图6显示根据本发明的一些实施例的图形。
图7显示根据本发明的一些实施例的图形。
图8显示根据本发明的一些实施例的图形。
具体实施方式
本发明的一些实施例涉及共模自适应均衡。
在一些实施例中，在接收的差分信号上执行共模均衡以产生与差分信号的共模电压成比例的电压信号。响应共模均衡而提供命令信号以调整两对差分信号之间的延迟。
在一些实施例中，接收器包含共模均衡电路，用于在接收的差分信号上执行共模均衡以产生与差分信号的共模电压成比例的电压信号。接收器还包含电压到命令转换器电路以响应共模均衡而提供命令信号用于调整两对差分信号之间的延迟。
在一些实施例中，发送器包含传输电路以通过传输信道传送差分信号，还包含延迟调整电路以响应共模均衡命令信号而调整两对差分信号之间的延迟。
在一些实施例中，系统包含传输信道、通过传输信道传送差分信号的差分信号发送器以及差分信号接收器。接收器包含共模均衡电路，用于在接收的差分信号上执行共模均衡以产生与差分信号的共模电压成比例的电压信号。接收器还包含电压到命令转换器电路以响应共模均衡而提供命令信号用于调整两对差分信号之间的延迟。[0007]图1显示根据一些实施例的印刷电路板(PCB)100的顶视图。PCB 100例如使用FR4材料上的玻璃布织物来实现。PCB 100包含差分对迹线(differential pair traces)(传输线路)102。
图2显示根据一些实施例的PCB 200的剖面图。PCB 200例如使用FR4材料上的玻璃布织物来实现。PCB 200包含差分对迹线(传输线路)202。
图3显示根据一些实施例的系统300。在一些实施例中，系统300包含发送器302、接收器304和传输信道306。在一些实施例中，发送器302是差分信号发送器，接收器304是差分信号接收器和/或传输信道306是串行差分传输信道。在一些实施例中，差分信号从发送器302注入(inject)传输信道306。
在一些实施例中，发送器302包含前置驱动器312(例如，差分信号驱动器)、前置驱动器314(例如，差分信号驱动器)、电流型差分驱动电路316、延迟调整电路318、正延迟调整电路(延迟D+)322以及负延迟调整电路(延迟D-)324。在一些实施例中，电流型(currentmode)差分驱动电路316在图3所示的电路布置中包含两个晶体管、两个电阻器以及电流源。但是，在一些实施例中可以使用其它电路。
在一些实施例中，接收器304包含电压加法电路332、AC(交流电)耦合器334、积分器336、电压到命令转换器338以及(例如，在一些实施例中通过反向信道以低带宽)发信号回发送器302的电路340。在一些实施例中，接收器304包含差分放大器(图3中未示出)和除差分放大器之外的电压加法电路332。电压加法电路332的输出由AC耦合器334进行AC耦合以提供输入积分器336的信号(图3中表示为信号A)。积分器336在图3中显示为包含例如图3的框336内具体显示的布置中的带放大器、两个电阻器和电容器的电路。但是，一些实施例可包含不同的电路以执行积分。积分器336的输出(图3中表示为信号B)提供给电压到命令转换器电路338。在一些实施例中，电路338包含例如，测试B点电压是否小于某个阈值，并且创建命令以增大或减小发送器302的驱动器中的信号之间的延迟。在一些实施例中，电路330用于将电路338输出的命令信号发送到发送器302。在一些实施例，例如，此信号沿相同链路(传输信道306)发送到发送器302，例如以足够低的频率来确保发送器302处收到。这样，通过相对于彼此自适应地调整差分通信信道上的导线之间的延迟，串行差分通信信道上的共模可自动减少。在一些实施例中，共模的AC部分被提取并且对结果积分以产生与共模成比例的电压电平(例如，图3中的电压B)。在一些实施例中，此电压可用作改变发送器差分侧之间(或在一些实施例中接收器差分侧之间)的延迟的反馈机制，以便积分的AC共模电压低于足够小的值。
在一些实施例中，一切均可在接收器中实现。例如，类似电路318的延迟调整电路、类似电路322的正延迟调整电路(延迟D+)以及类似电路324的负延迟调整电路(延迟D-)可位于接收器304中电压加法电路332之前。在此类实施例中，不一定要在信道306上传送命令信号，因为信号可通过接收器304内部的机构发送。
图4显示根据一些实施例的流程400。在一些实施例中，例如，流程400作为图3的电压到命令转换器电路338提供。在一些实施例中，电路338和/或流程400可在软件、硬件、和/或固件(例如，在软件、硬件和/或固件的某种组合)中实现。在402处，进行关于电压(例如，图3中的电压B)是否小于阈值电压的确定。如果在402处电压小于阈值电压，则在404处发送共模均衡完成消息。如果在402处电压不小于阈值电压，则在406处进行关于它是否初次通过环路(例如通过框406)的确定。如果在406处它是初次通过环路，则在408处发送增大延迟消息以增大传输驱动器之间的延迟，流程随后返回402。如果在406处它不是初次通过环路，则流程移到410。在410处，进行有关与共模电压成比例的当前电压是否小于与上次延迟调整之前的共模电压成比例的上次电压。如果在410处电压小于上次电压，则在412处发送增大延迟消息以增大传输驱动器之间的延迟，流程随后返回402。如果在410处电压不小于上次电压，则在414处发送减小延迟消息以减小传输驱动器之间的延迟，流程随后返回402。
图5显示根据一些实施例的图形500。图形500显示例如由差分信号504与差分信号506之间的10ps延迟造成的差分组合信号502的共模。在图5中，水平轴表示时间，而垂直轴表示电压。
图6显示根据一些实施例的图形600。图形600显示例如由差分信号604与差分信号606之间的25ps延迟造成的差分组合信号602的共模。在图6中，水平轴表示时间，而垂直轴表示电压。
如图5和图6中所示，差分对的导线之间的延迟在接收器处表现为增大的高频率共模。
图7显示不带任何共模均衡的接收的差分信号的图形700(例如，5千兆/秒的差分信号通过迹线到纤维织物(fiber weave)对准情况最差的20英寸FR4材料)。从图7可以清楚看到，差分眼图张开度(如有)极难辩明。在图7中，水平轴表示比特周期折叠时间(bitperiod folded time)，而垂直轴表示电压。
图8显示带共模均衡的接收的差分信号的图形800(例如，5千兆/秒的差分信号通过迹线到纤维织物对准情况最差的20英寸FR4材料)。从图8可以清楚看到，差分眼图张开度极易辩明。从图7和图8的对比显而易见，共模均衡大大改进了差分眼图张开度。在图8中，水平轴表示比特周期折叠时间，而垂直轴表示电压。
在一些实施例中，实现发生在高速串行器/解串器(SERDES)中(例如，在将并行数据转换成串行数据和/或将串行数据转换成并行数据的集成电路和/或收发器中)。
在一些实施例中，执行差分发送器的每一半的单独控制。例如，每一半之间的延迟的增大或减小可通过单独控制一个差分信号或两个都控制来实现。
在一些实施例中，低级材料(例如FR4材料之类的材料)可与差分信令(signaling)结合使用。
在一些实施例中，共模均衡在接收器处执行，共模信号发送到发送器(例如，通过反向信道)，并且响应命令信号调整差分信号之间的延迟。但是，可实现其它实施例。例如，在一些实施例中，共模均衡在接收器处执行，并且响应共模均衡在接收器处调整差分信号之间的延迟。
虽然已经描述了一些实施例，根据一些实施例，可能不要求这些特定实现。虽然已经参照特定实现描述了一些实施例，根据一些实施例，其它实现是可能的。此外，附图中显示和/或本文中描述的电路元件或其它零件的配置和/或顺序并不一定要按照所示和所述的特定方式安排。根据一些实施例，许多其它布置是可能的。
在图中所示的每个系统中，元件在某些情况下可各自具有相同的参考编号或不同的参考编号以表明表示的元件可以是不同和/或相似的。但是，元件可能足够灵活以具有不同实现并且与本文中所示或所述的某些或全部系统配合工作。附图中所示的各种元件可以是相同或不同的。哪一个称作第一元件和哪一个称作第二元件是任意的。
在说明书和权利要求书中，可使用术语“耦合”和“连接”及其派生。应该理解，这些术语不是要作为彼此的同义词。相反，在具体实施例中，可使用“连接”来指示两个或两个以上元件相互直接物理或电气接触。“耦合”可表示两个或两个以上元件处于直接物理或电气接触。然而，术语“耦合“还可表示两个或更多元件不是互相直接接触，但仍然互相配合或交互。
算法在此一般被认为是产生预期结果的自相一致的动作或操作序列。它们包括物理量的物理处理。这些量通常但不一定采取能够被存储、传递、组合、比较或者以其它方式处理的电或磁信号的形式。主要为了共用的原因，将这些信号称作位、值、元素、符号、字符、项、编号等，已经证明有时非常便利。但应当理解，所有这些及类似的术语均与适当的物理量关联，并且只是应用于这些量的便捷标签。
一些实施例可通过硬件、固件和软件其中之一或者它们的组合来实现。一些实施例还可作为机器可读媒体上存储的指令来实现，所述指令可由计算平台读取和运行以便执行本文所述的操作。机器可读媒体可包括用于存储或传送机器(如计算机)可读形式的信息的任何机构。例如，机器可读媒体可包括只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储媒体；光存储媒体；闪速存储器装置；电、光、声或其它形式的传播信号(如载波、红外信号、数字信号、传送和/或接收信号的接口等)以及其它。
实施例是本发明的实现或示例。说明中提到“实施例”、“一个实施例”、“一些实施例”或者“其它实施例”表示结合这些实施例所述的特定特性、结构或特征包含在本发明的至少一些实施例但不一定是全部实施例中。出现“实施例”、“一个实施例”或“一些实施例”的各种情况不一定都表示相同的实施例。
并非本文中所述或所示的所有部件、特性、结构、特征等都需要包含在特定实施例或实施例中。例如，如果说明提到部件、特性、结构或特征“可”、“可能”或者“能够”被包括，则不要求包括该特定部件、特性、结构或特征。如果说明或权利要求书提到“一个”元件，并不表示只有一个这种元件。如果说明或权利要求书提到“一个附加”元件，不排除存在一个以上这种附加元件的情况。
虽然本文中可能使用了流程图和/或状态图来描述实施例，本发明不限于本文中的这些图形或相应说明。例如，流程不需要通过每个所示的框或状态或遵循本文中所示或所述的完全相同的顺序移动。
本发明不限于本文中列出的具体细节。实际上，获益于本公开的本领域的技术人员会理解，在本发明的范围内可对以上说明和附图进行其它许多变更。因此，正是以下包含对本发明的修改的权利要求书定义了本发明的范围。

Claims (18)

1.一种用于调整差分信号之间的延迟的方法，包括：
在包括一对信号的接收的差分信号上执行共模均衡以产生与所述差分信号的共模电压成比例的电压信号，执行共模均衡的步骤包括提取所述差分信号的共模电压的AC部分；
对所提取的AC部分进行积分以产生与所述差分信号的共模电压成比例的所述电压信号；以及
响应所述共模均衡而提供命令信号用于调整所述差分信号的所述一对信号之间的延迟，其中在与所述差分信号相同的传输信道上传送所述命令信号，并且其中调整所述差分信号的所述一对信号之间的延迟包括：
判断所述电压信号的电压是否小于阈值电压；
如果所述电压小于阈值电压，则发送共模均衡完成消息；
如果所述电压不小于所述阈值电压，则判断之前确定的电压是否不小于阈值电压；
如果之前确定的电压小于所述阈值电压，则发送增大延迟消息以增大所述差分信号的所述一对信号之间的延迟，并且返回到所述判断所述电压是否小于阈值电压；
如果之前确定的电压不小于所述阈值电压，则判断所述电压信号的电压是否小于与上次延迟调整之前的共模电压成比例的上次电压；
如果所述电压小于上次电压，则发送增大延迟消息以增大所述差分信号的所述一对信号之间的延迟，并且返回到所述判断所述电压是否小于所述阈值电压；以及
如果所述电压不小于上次电压，则发送减小延迟消息以减小所述差分信号的所述一对信号之间的延迟，并且返回到所述判断所述电压是否小于所述阈值电压。
2.如权利要求1所述的方法，还包括传送所述命令信号到发送器。
3.如权利要求2所述的方法，其中所述传送以低带宽进行。
4.如权利要求1所述的方法，还包括响应所述命令信号而调整所述一对信号之间的延迟。
5.一种接收器，包括：
共模均衡电路，用于在包括一对信号的接收的差分信号上执行共模均衡以产生与所述差分信号的共模电压成比例的电压信号，所述共模均衡电路包含AC耦合器以提取所述差分信号的共模电压的AC部分，并且还包含积分器以接收所提取的AC部分并产生与所述差分信号的共模电压成比例的所述电压信号；以及
电压到命令转换器电路，用于响应所述共模均衡而提供命令信号用于调整所述差分信号的所述一对信号之间的延迟，其中在与所述差分信号相同的传输信道上传送所述命令信号，并且其中调整所述差分信号的所述一对信号之间的延迟包括：
判断所述电压信号的电压是否小于阈值电压；
如果所述电压小于阈值电压，则发送共模均衡完成消息；
如果所述电压不小于所述阈值电压，则判断之前确定的电压是否不小于阈值电压；
如果之前确定的电压小于所述阈值电压，则发送增大延迟消息以增大所述差分信号的所述一对信号之间的延迟，并且返回到所述判断所述电压是否小于阈值电压；
如果之前确定的电压不小于所述阈值电压，则判断所述电压信号的电压是否小于与上次延迟调整之前的共模电压成比例的上次电压；
如果所述电压小于上次电压，则发送增大延迟消息以增大所述差分信号的所述一对信号之间的延迟，并且返回到所述判断所述电压是否小于所述阈值电压；以及
如果所述电压不小于上次电压，则发送减小延迟消息以减小所述差分信号的所述一对信号之间的延迟，并且返回到所述判断所述电压是否小于所述阈值电压。
6.如权利要求5所述的接收器，还包含反向信道发送器以传送所述命令信号到发送器。
7.如权利要求6所述的接收器，其中所述反向信道发送器以低带宽传送所述命令信号。
8.如权利要求5所述的接收器，还包含响应所述命令信号而调整所述一对信号之间延迟的延迟调整电路。
9.一种发送器，包括：
传输电路，用于通过传输信道传送包括一对信号的差分信号；以及
延迟调整电路，用于响应共模均衡命令信号而调整所述一对信号之间的延迟，其中在与所述差分信号相同的传输信道上传送所述共模均衡命令信号，并且所述共模均衡命令信号响应于与AC共模电压成比例的电压，并且其中调整所述一对信号之间的延迟包括：
判断所述电压信号的电压是否小于阈值电压；
如果所述电压小于阈值电压，则发送共模均衡完成消息；
如果所述电压不小于所述阈值电压，则判断之前确定的电压是否不小于阈值电压；
如果之前确定的电压小于所述阈值电压，则发送增大延迟消息以增大所述差分信号的所述一对信号之间的延迟，并且返回到所述判断所述电压是否小于阈值电压；
如果之前确定的电压不小于所述阈值电压，则判断所述电压信号的电压是否小于与上次延迟调整之前的共模电压成比例的上次电压；
如果所述电压小于上次电压，则发送增大延迟消息以增大所述差分信号的所述一对信号之间的延迟，并且返回到所述判断所述电压是否小于所述阈值电压；以及
如果所述电压不小于上次电压，则发送减小延迟消息以减小所述差分信号的所述一对信号之间的延迟，并且返回到所述判断所述电压是否小于所述阈值电压。
10.如权利要求9所述的发送器，还包括正延迟调整电路和负延迟调整电路，其中所述延迟调整电路控制所述正延迟调整电路和所述负延迟调整电路以调整所述一对信号之间的延迟。
11.如权利要求9所述的发送器，其中所述发送器从传输信道的反向信道接收所述共模均衡命令信号。
12.如权利要求9所述的发送器，其中所述延迟调整电路使用对于所述一对信号中的每个信号的传输的单独控制来调整所述一对信号之间的延迟。
13.一种用于调整差分信号之间的延迟的系统，包含：
传输信道；
差分信号发送器，用于通过传输信道传送包括一对信号的差分信号；以及
差分信号接收器，包含：
共模均衡电路，用于在接收的差分信号上执行共模均衡以产生与差分信号的共模电压成比例的电压信号，所述共模均衡电路包含AC耦合器以提取所述差分信号的共模电压的AC部分，并且还包含积分器以接收所提取的AC部分并产生与所述差分信号的共模电压成比例的所述电压信号；以及
电压到命令转换器电路，用于响应所述共模均衡而提供命令信号用于调整所述一对信号之间的延迟，其中在与所述差分信号相同的传输信道上传送所述命令信号，并且其中调整所述差分信号的所述一对信号之间的延迟包括：
判断所述电压信号的电压是否小于阈值电压；
如果所述电压小于阈值电压，则发送共模均衡完成消息；
如果所述电压不小于所述阈值电压，则判断之前确定的电压是否不小于阈值电压；
如果之前确定的电压小于所述阈值电压，则发送增大延迟消息以增大所述差分信号的所述一对信号之间的延迟，并且返回到所述判断所述电压是否小于阈值电压；
如果之前确定的电压不小于所述阈值电压，则判断所述电压信号的电压是否小于与上次延迟调整之前的共模电压成比例的上次电压；
如果所述电压小于上次电压，则发送增大延迟消息以增大所述差分信号的所述一对信号之间的延迟，并且返回到所述判断所述电压是否小于所述阈值电压；以及
如果所述电压不小于上次电压，则发送减小延迟消息以减小所述差分信号的所述一对信号之间的延迟，并且返回到所述判断所述电压是否小于所述阈值电压。
14.如权利要求13所述的系统，所述接收器还包含反向信道发送器以传送所述命令信号到发送器。
15.如权利要求14所述的系统，其中所述反向信道发送器以低带宽通过所述传输信道传送所述命令信号。
16.如权利要求13所述的系统，所述接收器还包含用于响应所述命令信号而调整所述一对信号之间的延迟的延迟调整电路。
17.如权利要求13所述的系统，所述发送器包含用于响应所述命令信号而调整所述一对信号之间的延迟的延迟调整电路。
18.如权利要求17所述的系统，其中所述延迟调整电路使用对于所述一对信号中的每个信号的传输的单独控制来调整所述一对信号之间的延迟。
CN200780048378.7A 2006-12-27 2007-12-20 共模自适应均衡 Expired - Fee Related CN101569108B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/646,851 2006-12-27
US11/646,851 US20080159371A1 (en) 2006-12-27 2006-12-27 Common mode adaptive equalization
PCT/US2007/026278 WO2008085448A1 (en) 2006-12-27 2007-12-20 Common mode adaptive equalization

Publications (2)

Publication Number Publication Date
CN101569108A CN101569108A (zh) 2009-10-28
CN101569108B true CN101569108B (zh) 2013-08-28

Family

ID=39583942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780048378.7A Expired - Fee Related CN101569108B (zh) 2006-12-27 2007-12-20 共模自适应均衡

Country Status (6)

Country Link
US (1) US20080159371A1 (zh)
CN (1) CN101569108B (zh)
DE (1) DE112007003130T5 (zh)
GB (1) GB2458585B (zh)
TW (1) TWI371936B (zh)
WO (1) WO2008085448A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075713A1 (en) * 2007-12-06 2009-06-18 Rambus, Inc. Apparatus and methods for differential signal receiving
TWI343707B (en) * 2007-12-26 2011-06-11 Altek Corp Differential signal modulating apparatus and method thereof
US8494038B2 (en) * 2010-12-19 2013-07-23 International Business Machines Corporation Common mode noise reduction within differential signal
US20130076418A1 (en) * 2011-09-27 2013-03-28 Intel Mobile Communications GmbH System and Method for Calibration of Timing Mismatch for Envelope Tracking Transmit Systems
US9525441B2 (en) * 2014-12-11 2016-12-20 Intel Corporation Common mode noise introduction to reduce radio frequency interference
US11450613B2 (en) * 2018-03-23 2022-09-20 Intel Corporation Integrated circuit package with test circuitry for testing a channel between dies

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002717A (en) * 1997-03-06 1999-12-14 National Semiconductor Corporation Method and apparatus for adaptive equalization using feedback indicative of undercompensation
CN1933465A (zh) * 2005-09-13 2007-03-21 华为技术有限公司 消除差分传输时延差的实现方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579305A (en) * 1994-02-09 1996-11-26 U.S. Robotics, Inc. Asymmetric duplex modem utilizing narrow band echo cancellation
US6295323B1 (en) * 1998-12-28 2001-09-25 Agere Systems Guardian Corp. Method and system of data transmission using differential and common mode data signaling
US6614296B2 (en) * 2001-06-29 2003-09-02 Intel Corporation Equalization of a transmission line signal using a variable offset comparator
US7020793B1 (en) * 2003-01-31 2006-03-28 Lsi Logic Corporation Circuit for aligning signal with reference signal
WO2004088857A2 (en) * 2003-03-26 2004-10-14 Quellan, Inc. Method and system for equalizing communication signals
US7126378B2 (en) * 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US7352815B2 (en) * 2003-06-23 2008-04-01 International Business Machines Corporation Data transceiver and method for equalizing the data eye of a differential input data signal
US7639736B2 (en) * 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
US7295618B2 (en) * 2004-06-16 2007-11-13 International Business Machines Corporation Automatic adaptive equalization method and system for high-speed serial transmission link
US7650526B2 (en) * 2005-12-09 2010-01-19 Rambus Inc. Transmitter with skew reduction
US9014252B2 (en) * 2006-09-15 2015-04-21 Lsi Corporation Band-pass high-order analog filter backed hybrid receiver equalization

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002717A (en) * 1997-03-06 1999-12-14 National Semiconductor Corporation Method and apparatus for adaptive equalization using feedback indicative of undercompensation
CN1933465A (zh) * 2005-09-13 2007-03-21 华为技术有限公司 消除差分传输时延差的实现方法及装置

Also Published As

Publication number Publication date
TW200835185A (en) 2008-08-16
GB2458585B (en) 2011-11-02
TWI371936B (en) 2012-09-01
WO2008085448A1 (en) 2008-07-17
DE112007003130T5 (de) 2010-02-04
CN101569108A (zh) 2009-10-28
US20080159371A1 (en) 2008-07-03
GB2458585A (en) 2009-09-30
GB0909834D0 (en) 2009-07-22

Similar Documents

Publication Publication Date Title
CN101569108B (zh) 共模自适应均衡
US11061844B2 (en) Transmitter with independently adjustable voltage and impedance
US6977534B2 (en) Low voltage differential signaling [LVDS] driver with pre-emphasis
US7567105B2 (en) High speed controller area network receiver having improved EMI immunity
US10284388B2 (en) Communication system
US11038508B2 (en) Controller area network (CAN), CAN device and method therefor
CN102292950B (zh) 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法
US10712769B2 (en) Method and apparatus for clock signal distribution
US9813188B2 (en) Transmitting circuit, communication system, and communication method
TWI447588B (zh) 適應性驅動傳送資料的方法及其通信裝置
US20240104048A1 (en) Transmitting Apparatus, Receiving Apparatus, Parameter Adjustment Method, SerDes Circuit, and Electronic Device
EP1986383B1 (en) System transmitting and receiving a differential signal
CN103152154A (zh) 全双工单端串行链路通信系统
JP2014524699A5 (zh)
WO2019001369A1 (zh) 一种串行解串链路发射机的驱动器
TWM519756U (zh) Ｕｓｂ晶片組
Kim et al. Design of D-PHY chip for mobile display interface supporting MIPI standard
CN103631226B (zh) 串列传输推动方法
CN101573699B (zh) 异步数据接收电路以及用于异步地接收数据的方法
US9300297B2 (en) Reference-voltage-less pseudo-differential input circuitry
EP1410590B1 (en) Low swing communication system
CN220440709U (zh) 一种收发自动切换的rs485电路
US20110181335A1 (en) Interface circuit, lsi, server device, and method of training the interface circuit
US7898293B2 (en) Circuit board, information processing apparatus, and transmission method
CN109691046B (zh) 发送装置和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130828

Termination date: 20181220