CN101573699B - 异步数据接收电路以及用于异步地接收数据的方法 - Google Patents
异步数据接收电路以及用于异步地接收数据的方法 Download PDFInfo
- Publication number
- CN101573699B CN101573699B CN2007800356847A CN200780035684A CN101573699B CN 101573699 B CN101573699 B CN 101573699B CN 2007800356847 A CN2007800356847 A CN 2007800356847A CN 200780035684 A CN200780035684 A CN 200780035684A CN 101573699 B CN101573699 B CN 101573699B
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- asynchronous
- hot
- spaced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种合并了MIPI D-PHY规范的移动装置具有用于在移动装置内的电子模块之间承载数据的数据通道。这些数据通道可以合并用于在双线接口上异步地接收数据信号的间隔独热方法。提供了双线接收接口,该双线接收端口采用同或门来采集伴随置位复位触发器的时序信号,所述置位复位触发器保持数据线的状态,使得D触发器可以对数据进行采样并提供精确的异步数据输出,所述D触发器在从同或门接收到的时序信号的上升沿处被时钟控制。
Description
技术领域
本发明的实施例涉及异步接收数据的数字数据接收电路。更具体地讲,本发明的实施例可能涉及采用了D-PHY规范的MIPI接收机或收发机的实现,并实现了能够异步接收一系列间隔独热(spaced-one-hot)脉冲的数字接收电路。
背景技术
移动装置内的元件通常需要用于通信互连的高速接口。传统上,由于电磁干扰(EMI)的原因,移动装置内的元件或模块之间的接口是以缓慢边沿工作在低比特率的CMOS平行总线。由于加入了要被合并入移动装置的更先进的应用,这些接口已经过时,需要接口带宽的显著扩展。为了实现这个目的,与D-PHY规范一起建立了MIPI规范,所述D-PHY规范与MIPI规范结合使用。这些规范最初可能被用来提供用于将移动装置内的主处理器连接至同样在移动装置内的显示器或相机模块的标准规范。满足这些规范的移动装置的硬件和软件设计取决于制造商。
制造商可以采用D-PHY规范来辅助设计产品,所述产品遵循用于移动装置主处理器、显示器和相机接口的MIPI联盟规范。采用D-PHY规范,通过标准化不同制造商的产品之间的接口,可能有助于减少移动装置的市场投放时间和设计成本。另外,通过实现D-PHY标准,可以实现更多的需要高比特率的特征设置。此外,由于MIPI联盟规范的可扩展特性,可以以更简单的方式将新特征添加到大部分的移动装置中。
PHY是一种实现了通道互连上的通信所必须的特征的功能块。PHY包括被配置为时钟通道的通道模块和一个或多个被配置为数据通道的通道模块以及PHY适配层。D-PHY是用来以大约500Mbps量级的比特率进行通信,因此,罗马数字D是500。
PHY可以采用每个数据通道的两条线加上用于时钟通道的两条线。通道由两个通过双线点对点通道互联进行通信的补充通道模块组成。有时,通道只是被用来表示互连。由于PHY可能采用每个数据通道的两条线加上用于时钟通道的两条线,所以对于最小PHY配置而言可能有四条线。在高速模式中,每个通道均在两端终止,并被低摆幅的差分信号所驱动。在低功率模式中,所有的这些线都工作在单端非终止模式。由于EMI原因,低功率模式的驱动是受转换速度控制的,而且是电流受限的。在某些模式下,在采用双线并且使数据合并间隔独热方法的通道上发送数据。间隔独热方法是一种用来在双线接口上异步发送信号数据的技术。在间隔独热方法中,两条线被一起使用来异步地传输数据。对双线定义了四种状态,00(间隔)、01(标记0)、10(标记1)和11(停止)。在正常传输中不采用停止状态。在双线接口上的所有传输都是格雷编码的,以便在一个时刻只有一条线发生变化。为了发送“零”位,发射机发送一个标记0,然后发送间隔。为了发送“一”位,发射机发送一个标记1,然后发送间隔。因此,例如,模式01001011看起来像图1所示的序列。
如图1的时序图中的中断10所示,通道或双线接口线(线0,线1)可以在任何状态下暂停。预计在线上接收数据的接收机14通过产生这两条线(线0,线1)的异或来恢复时钟12。图2示出了一种对间隔独热类型的异步信号进行采样的现有技术方法,所述的间隔独热类型的异步信号是现有技术的数字接收机电路14从两条线16、18接收到的。这两条线均连接至异或元件20,其中,在22产生这两条线的异或。该异或结果22被延迟装置24适当延迟,然后被用来对触发器26提供时钟信号,并通过触发器26对数据线16、18进行采样,来确定发送位的一致性。将时钟信号12的上升沿13用作D触发器的起动装置,并将它输出为采样值28。
如图2所示,现有技术接收电路的主要缺点是需要延迟元件来对输入到触发器26的时钟信号22进行延迟。该延迟元件24必须提供足够长的信号延迟,来确保在启动时间充分的情况下信号在触发器26的D输入30处是有效的。但如果延迟太长,数据链路的速度受到长延迟的限制。在数字逻辑中用这些所需的规范建立可靠的延迟是一种很难的尝试,并且可能在硅/集成电路装置中需要定制布线元件。
需要的是一种在不需要延迟元件的双线接口上接收间隔独热异步信号的方法。
发明内容
在本发明的一个方面,在本文中公开的和要求保护的本发明包括一种数据接收电路,该电路具有一种用于从双线数据线接收间隔独热异步数据信号的置位复位触发器。这种置位复位触发器输出,并保持输出。同时,同或门接收相同的间隔独热异步数据信号,并输出时序信号。还包括了一个触发器用来接收被保持的输出和时序信号。触发器输出一个输出数据信号。触发器可以是D触发器。而且,可以设置触发器在时序信号的上升沿被时钟控制,所述时序信号的上升沿是通过线信号的下降沿产生的。
数据接收电路的实施例试图以5-1000Mbps之间的比特率工作。而且,本发明的实施例可以被用在移动装置中,作为移动装置内的数据接口的接收部分。这种数据接口可以用于显示电路模块、相机模块、主机微处理器模块和各种其他的模块,这些模块均可以被合并到移动装置。
本发明的一些实施例可以被合并入数据接收电路中,所述数据接收电路是遵循D-PHY规范的MIPI接收机或收发机的一部分。因此,数据接收电路可以接收具有格雷码数据转换的双线数据通道。本发明的另一个实施例可以是电子装置,所述电子装置具有处理电路和包含在其中的其他电路模块。一种或多种所述电路模块可以包括从处理器电路接收数据的数据接收电路。被接收的数据可以是从另一个电路模块或处理器电路发出的间隔独热异步信号数据。数据接收电路可能包括置位复位触发器,其用于从双线数据线接收间隔独热异步信号数据。置位复位触发器可以输出一个被保持的输出。数据接收电路还可以包括同或门,其用于接收间隔独热异步信号数据并用于提供从中导出的时序信号。示范性电子装置的数据接收电路还可以包括触发器,所述触发器从置位复位触发器接收被保持的输出以及从同或门接收时序信号。从而,触发器将在线信号的下降沿之后输出第一数据。
本发明的这些和其他实施例可以采用数据接收电路,所述数据接收电路接收间隔独热异步信号,并在不采用延迟元件、反馈信号或宽度变化的信号的情况下,从中提供时钟数据信号来帮助产生时序信号。这些概述的本发明的实施例不是要限制下述权利要求的范围或者要穷举本发明的各种可能实施例。
附图说明
结合附图,参照下文的说明来更完整地理解本发明以及本发明的优点,其中:
图1图示了现有技术间隔独热线状态及恢复时钟信号的时序图;
图2图示了现有技术的用于接收恢复了时钟信号的间隔独热异步信号的接收机采样方法;
图3图示了一种包括根据本发明实施例的接收机的示范性的移动装置;
图4示出了一种根据本发明实施例的接收机中的示范性采样方法;以及
图5示出了图4所示的示范性采样方法的波形和时序图。
具体实施方式
现在参照附图(其中,在不同的示图中,用相同的参考标号来表示相同的元件),图示和说明了本发明的实施例,以及说明了本发明的其他可行的实施例。没有必要按照比例来绘制这些图,在某些时候,只是为了图示说明的目的,在某些地方对这些图进行了放大和简化。本领域普通技术人员可以意识到,根据本发明的可行实施例的下述示例,可以对本发明进行很多可行的应用和变型。
如上所述,关于双线接口上的异步信号数据的间隔独热方法针对一个通道采用双线。这两条线被一起使用,来异步地传输数据。对这两条线定义了四种状态:间隔状态(00)、标记0状态(01)、标记1状态(10)以及停止状态(11)。双线接口上的所有转变都是Gray码的,以便在一个时刻只有一条线改变了状态。为了设置一个0位,发射机发送一个标记0状态(01),随后发送一个间隔(00)。为了发送一个1位,发射机发送一个标记1状态(10),随后发送一个间隔(00)。
通道上可获得的最大的实际比特率通常由发射机、接收机和互联的实现方式所决定。不过,本发明的实施例是要工作在每通道5-1000Mbps的比特率范围内。希望本发明的实施例的典型实现具有大约每通道10Mbps的低功率模式比特率。
现在参照图3,示出了具有主处理器32的示范性移动装置30。主处理器与显示电路模块34通信。主处理器还与相机电路模块36电子通信。主处理器和显示电路34之间的通信连接38可以在数据线38的任一端合并本发明的实施例。具体来讲,本发明的实施例可以适用于采用了D-PHY规范的MIPI接收机或收发机的实现中。这种接收机或收发机可以位于数据线38的任一端。而且,主处理器32和相机电路36之间的数据线39也可以实现本发明的实施例。应当理解的是,本发明的实施例并不局限于移动装置30,而是可以几乎用于任何其中采用了高速、低功率、低成本的PHY的电子装置中。例如,本发明的实施例可以用于在更通用的通信网络中进行互连的双单工结构中。
现在参照图4,示出了电路设计40形式的本发明的实施例。该示范性方法涉及采用置位复位触发器42来保持Q输出44的状态。同或门46(取代异或门)与置位复位触发器42一起工作,来捕捉输入线0和1的状态。同或门的输出48是从线1和线0的输入捕捉到的时钟信号。捕捉点是每个时钟脉冲48的上升沿54,所述上升沿在线信号的下降沿之后,而不是在线信号的上升沿之后,不过在线信号的上升沿之后也是完全可以接受的。由于接收电路40是异步的,因此不会预料到线1和0上的数据出现在任何特定或给定的时刻。
同或门输出48被用来采用D触发器50对置位复位触发器44的输出进行采样,还被用来确定接收到的位,随后,这个位被输出为采样值52。
不存在从D触发器50到置位复位触发器42的反馈。而且,D触发器在同或门的输出48的上升沿54处被时钟控制。
本发明的实施例的必要特征是在接收电路40中没有采用延迟装置来帮助捕捉这些线(线0和线1)的状态。通过不在电路中包括延迟元件,以硅来生产示范性接收机电路更容易和更便宜,并且不需要定制布线元件(如果其中合并了延迟元件,则需要定制布线元件)。本发明的实施例以数据通道上的数据流的速率工作。因此,本发明的实施例提供了一种实现数字接收机电路的方法和电路,所述的数字接收机电路能够在不采用所添加的延迟元件的情况下异步接收一系列的间隔独热脉冲。该示范性实施例提供了高速、低功率、低成本的PHY,这特别适用于移动应用以及其他数据接收应用。
本领域技术人员将意识到本公开具有下列优点:本发明提供了一种能够在不采用延迟元件、反馈元件或具有不同宽度脉冲的情况下异步接收一系列间隔独热脉冲的数字电路。本发明实施例还可以在任何状态下暂停,如图5中的波形中的断裂线56所示。示范性接收机40通过同或门的输出48来恢复如图5所示的时序信号。D触发器50在同或门的输出48的上升沿54处对置位复位触发器42的输出44进行采样。因此,示范性接收电路40恰当地解释了在线0和线1上接收到的间隔独热脉冲的异步序列,使得采样值输出52是要被接收的数据。应当理解的是,本文的附图和详细说明应当被理解为说明性的,而不是限制性的,并不是要将本发明限定为公开的特定形式和示例。相反,在不脱离由下述权利要求所限定的本发明的创造性元素和范围的情况下,本发明包括对本领域普通技术人员来说很明显的任何其他的改进、改变、重新整理、代替、替换、设计选择以及实施例。因此,意图是:所附权利要求被解释为包含所有的那些其他的改进、改变、重新整理、代替、替换、设计选择以及实施例。
Claims (16)
1.一种数据接收电路(40),其包括:
置位复位触发器(42),其用于从双线数据线(线1,线0)接收间隔独热异步数据信号并输出被保持的输出(44),所述间隔独热异步数据信号是在双线数据线上异步发送的数据信号,其中所述双线数据线使用两条线一起来异步地传输数据;
同或门(46),其用于接收所述间隔独热异步数据信号并输出时序信号(48);以及
触发器(50),其用于接收所述被保持的输出和所述时序信号,所述触发器输出是输出数据信号(52)。
2.根据权利要求1所述的数据接收电路,其中,所述触发器是D触发器。
3.根据权利要求1所述的数据接收电路,其中,所述触发器在所述时序信号的上升沿处被时钟控制。
4.根据权利要求1所述的数据接收电路,其中,所述数据接收电路接收所述间隔独热异步数据信号,所述间隔独热异步数据信号具有5Mbps到1000Mbps之间的比特率。
5.根据权利要求1所述的数据接收电路,其中,所述数据接收电路被合并进到移动装置(30)中。
6.根据权利要求1所述的数据接收电路,其中,所述数据接收电路是按照D-PHY规范的MIPI接收机(33)或收发机(33)的一部分。
7.根据权利要求1所述的数据接收电路,其中,所述数据接收电路在具有格雷编码转变的所述双线数据线上接收数据。
8.一种电子装置(30),其包括:
处理器电路(32),用于接收从所述的电子装置中的电路模块(34,36)发出的第一数据;
数据接收电路(33,34),其向所述处理器电路提供所述第一数据(52),所述数据接收电路接收从所述电子装置中的所述电路模块发出的间隔独热异步信号数据,所述间隔独热异步数据信号是在双线数据线上异步发送的数据信号,其中所述双线数据线使用两条线一起来异步地传输数据,所述数据接收电路包括:
置位复位触发器(42),其用于从双线数据线接收所述间隔独热异步信号数据并输出被保持的输出(44);
同或门(46),其用于接收所述间隔独热异步信号数据并输出时序信号(48);以及
触发器(50),其用于接收所述被保持的输出和所述的时序信号,所述触发器输出是所述第一数据(52)。
9.根据权利要求8所述的电子装置,其中,所述电路模块是数字相机电路(36)。
10.根据权利要求8所述的电子装置,其中,所述电路模块是显示装置(34)。
11.根据权利要求8所述的电子装置,其中,所述电子装置是移动装置(30)。
12.一种用于在包括处理器(32)、显示电路模块(34)和用于在所述处理器和所述显示电路之间进行数据通信的双线数据通路的电子装置(30)中通过所述处理器和所述显示电路模块中的至少一个来从所述双线数据通道接收间隔独热异步数据信号的方法,其中,所述间隔独热异步数据信号是在双线数据通路上异步发送的数据信号,其中所述双线数据通路使用两条线一起来异步地传输数据,所述方法包括:
采用同或门(46)从所述间隔独热异步信号数据中接收时序信号;
采用置位复位触发器(42)保持所述间隔独热异步信号数据的状态;
通过触发器(50)采用所述的时序信号(48)作为时钟信号来读取被保持的状态,并将输出数据(52)输出。
13.根据权利要求12所述的方法,其中,由所述触发器读取所述被保持的状态是在所述时序信号的上升沿(54)上进行的。
14.根据权利要求12所述的方法,其中,在具有5Mbps到1000Mbps之间的比特率的间隔独热异步信号数据上执行所述方法。
15.根据权利要求12所述的方法,其中,所述电子装置是移动装置(30)。
16.根据权利要求15所述的方法,其中,所述移动装置遵循MIPID-PHY规范。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US84771406P | 2006-09-27 | 2006-09-27 | |
US60/847,714 | 2006-09-27 | ||
PCT/US2007/079790 WO2008039953A2 (en) | 2006-09-27 | 2007-09-27 | Spaced-one-hot receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101573699A CN101573699A (zh) | 2009-11-04 |
CN101573699B true CN101573699B (zh) | 2011-11-16 |
Family
ID=39226730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800356847A Expired - Fee Related CN101573699B (zh) | 2006-09-27 | 2007-09-27 | 异步数据接收电路以及用于异步地接收数据的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8194790B2 (zh) |
EP (1) | EP2074518B1 (zh) |
CN (1) | CN101573699B (zh) |
WO (1) | WO2008039953A2 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847134B (zh) * | 2010-01-19 | 2012-05-23 | 敦泰科技(深圳)有限公司 | 基于移动行业处理器接口mipi协议接口装置 |
US20110202788A1 (en) * | 2010-02-12 | 2011-08-18 | Blue Wonder Communications Gmbh | Method and device for clock gate controlling |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4387458A (en) * | 1981-05-28 | 1983-06-07 | Bell Telephone Laboratories, Incorporated | High capacity secure address loop network |
US4449119A (en) | 1981-12-14 | 1984-05-15 | International Business Machines Corporation | Self-clocking serial decoder |
US4497060A (en) | 1982-12-08 | 1985-01-29 | Lockheed Electronics Co., Inc. | Self-clocking binary receiver |
US4845475A (en) * | 1987-11-17 | 1989-07-04 | The Boeing Company | Automatic testing of position sensing devices employing stored sensed position |
US5784370A (en) * | 1995-12-29 | 1998-07-21 | Cypress Semiconductor Corp. | Method and apparatus for regenerating a control signal at an asynchronous transfer mode (ATM) layer or a physical (PHY) layer |
US6452927B1 (en) * | 1995-12-29 | 2002-09-17 | Cypress Semiconductor Corporation | Method and apparatus for providing a serial interface between an asynchronous transfer mode (ATM) layer and a physical (PHY) layer |
US7228549B2 (en) | 1999-12-02 | 2007-06-05 | Ants Software, Inc. | Method and system for enhanced concurrency in a computing environment |
EP2008411A1 (en) * | 2006-03-30 | 2008-12-31 | Nokia Corporation | A node |
US20080063129A1 (en) * | 2006-09-11 | 2008-03-13 | Nokia Corporation | System and method for pre-defined wake-up of high speed serial link |
-
2007
- 2007-09-27 US US12/443,164 patent/US8194790B2/en not_active Expired - Fee Related
- 2007-09-27 WO PCT/US2007/079790 patent/WO2008039953A2/en active Application Filing
- 2007-09-27 CN CN2007800356847A patent/CN101573699B/zh not_active Expired - Fee Related
- 2007-09-27 EP EP07843412A patent/EP2074518B1/en active Active
Non-Patent Citations (2)
Title |
---|
Anthony J. McAuley.Four State Asynchronous Architectures.《IEEE TRANSACTIONS ON COMPUTERS》.1992,第41卷(第2期),全文. * |
MARCO STORTO AND ROBERTO SALETTI.Time-Multiplexed Dual-Rail Protocol for Lopower Delay-Insensitive Asynchronous Communication.《POWER AND TIMING MODELING》.1990,全文. * |
Also Published As
Publication number | Publication date |
---|---|
WO2008039953A3 (en) | 2008-07-31 |
EP2074518A2 (en) | 2009-07-01 |
WO2008039953A2 (en) | 2008-04-03 |
CN101573699A (zh) | 2009-11-04 |
US20100061428A1 (en) | 2010-03-11 |
EP2074518B1 (en) | 2013-03-06 |
US8194790B2 (en) | 2012-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4918134B2 (ja) | 低消費電力及びロー・ピンカウントの双方向デュアル・データ・レート・デバイス相互接続インターフェース | |
CN107688550B (zh) | 设备连接检测 | |
KR20160066037A (ko) | 최소의 phy 변경들로 그리고 프로토콜 변경들 없이 mipi d-phy 링크 레이트를 향상시키기 위한 방법 | |
CA2266029A1 (en) | Low power serial protocol translator for use in multi-circuit board electronic systems | |
CN101595701A (zh) | 差分对作为单端数据路径以传输低速数据之运用 | |
US8000412B1 (en) | Low power serial link | |
CN101809556A (zh) | 横跨串行流交织和串行化/去串行化lcd、照相机、键区和gpio数据的方法和电路 | |
US20050144487A1 (en) | Optimizing exit latency from an active power management state | |
CN101573699B (zh) | 异步数据接收电路以及用于异步地接收数据的方法 | |
KR101194473B1 (ko) | 버스 통신 시스템, 버스 통신 시스템에서 이용되는 방법, 송신기 및 수신기 | |
US8675798B1 (en) | Systems, circuits, and methods for phase inversion | |
CN114073042B (zh) | 用于串行总线系统的用户站的发送/接收装置和通信控制装置以及用于在串行总线系统中通信的方法 | |
US20080133799A1 (en) | Control and slow data transmission method for serial interface | |
CN100477586C (zh) | 网络设备中处理器间的通信方法及装置 | |
CN100533335C (zh) | 用于串行数据源的数据采样的方法和电路 | |
US9170967B2 (en) | System and method for transmitting information from a transmitter to a receiver via a single line | |
EP2745458B1 (de) | Schaltungsanordnung und verfahren zum uebertragen von signalen | |
CN118132483A (zh) | 用于在差分总线和单端总线之间传递中继模式分组的eUSB中继器 | |
EP3314450A1 (en) | Uart with line activity detector | |
JP2001236303A (ja) | ユニバーサル・シリアル・バス制御回路 | |
Gupta et al. | Analysis of Universal Asynchronous Receiver-Transmitter (UART) | |
CN118132484A (zh) | 用于eUSB中继器中的启动信令的检测器电路 | |
Gowthaman et al. | Effective Communication Protocols for Verification on SoC Using FPGA | |
Sun | A Half-duplex Synchronous Serial Fieldbus S^ sup 2^ CAN with Multi-host Structure | |
Dzatko | PCI Express Pipe Overview |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111116 Termination date: 20150927 |
|
EXPY | Termination of patent right or utility model |