CN101567420A - 相变存储器加热电极的制备方法 - Google Patents

相变存储器加热电极的制备方法 Download PDF

Info

Publication number
CN101567420A
CN101567420A CNA2009100524078A CN200910052407A CN101567420A CN 101567420 A CN101567420 A CN 101567420A CN A2009100524078 A CNA2009100524078 A CN A2009100524078A CN 200910052407 A CN200910052407 A CN 200910052407A CN 101567420 A CN101567420 A CN 101567420A
Authority
CN
China
Prior art keywords
phase transition
transition storage
utilize
preparation
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100524078A
Other languages
English (en)
Other versions
CN101567420B (zh
Inventor
冯高明
宋志棠
刘波
封松林
万旭东
吴关平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2009100524078A priority Critical patent/CN101567420B/zh
Publication of CN101567420A publication Critical patent/CN101567420A/zh
Application granted granted Critical
Publication of CN101567420B publication Critical patent/CN101567420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及一种相变存储器加热电极的制备方法，首先利用CVD技术在衬底上依次沉积SiO2/S3N4/SiO2介质层，接着使用亚微米CMOS标准工艺曝光技术在顶层SiO2上制备出直径为150～300nm的孔洞。之后，沉积S3N4 100～200nm并刻蚀，连同一开始沉积的S3N4刻穿，在孔洞中形成出50～150nm厚的S3N4侧墙。最后，将S3N4侧墙作为硬掩膜把底层SiO2刻蚀完，利用CVD技术填入W、TiN等电极材料，并进行化学机械抛光停在底层SiO2上，形成直径100nm以下的柱状加热电极。本发明不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗。

Description

相变存储器加热电极的制备方法
技术领域
本发明涉及一种相变存储器加热电极的制备方法，具体的说是一种在亚微米CMOS标准工艺曝光技术基础上，通过侧墙技术将孔洞的尺寸减小到100nm以下，制备出100nm以下的柱状加热电极。
背景技术
基于硫系半导体合金材料的相变存储器(C-RAM，Chalcogenide randomaccess memory)具有驱动电压低，功耗小，读写速度快，存储密度高，与CMOS标准工艺兼容性好，非挥发性等突出特点，成为世界各大公司、研究机构的关注的焦点。自2003年起，国际半导体工业协会一直认为相变存储器最有可能取代SRAM、DRAM、FLASH等当今主流产品而成为下一代非挥发性半导体存储器。目前国际上主要的半导体公司都在致力于相变存储器的研究开发，主要研究单位有Ovonyx、Intel、Samsung、ST Micron、Hitachi、AMD等，其中以Samsung最具代表性，他们于2006年利用90nm工艺线成功研制出512M相变存储器。
要想实现相变存储器的产业化，相变存储器就必须往高速、高密度、低压、低功耗方向发展，以取代现有的存储技术。而相变存储器最核心的部分就是相变材料发生相变、实现存储功能的区域，也就是与加热电极接触的面积大小，因为其直接决定相变存储器的驱动电压、功耗以及集成度。另一方面，数十年来微电子工艺按照摩尔定律迅速发展，国际上许多大公司在研发45nm、32nm等CMOS工艺线，其制作流程越来越复杂，制造成本也越来越高。
本发明就是针对如何避免直接使用100nm以下曝光技术和降低成本，为制备出直径100nm以下的柱状加热电极提出了一种实用的新方法。
发明内容
本发明要解决的技术问题在于提供一种相变存储器加热电极的制备方法用于减小相变材料与加热电极的接触面积，降低相变存储器的驱动电压和功耗。
为解决上述技术问题，本发明采用如下主要工艺步骤：
该方法包括以下步骤：
(a)利用CVD技术在衬底上依次沉积SiO2/S3N4/SiO2介质层；
(b)在步骤(a)获得的介质层上利用亚微米CMOS标准工艺曝光技术制备孔洞，利用刻蚀技术将孔洞中的顶层SiO2刻蚀完，停留在S3N4层；
(c)利用CVD技术在步骤(b)制备的结构上沉积S3N4；
(d)利用刻蚀技术将步骤(c)沉积的S3N4和步骤(a)沉积在衬底上的S3N4一并刻蚀完毕，在孔洞中形成S3N4侧墙；
(e)利用侧墙作为硬掩膜，将步骤(a)沉积的底层SiO2刻蚀完，停留在衬底上；
(f)利用CVD技术在步骤(e)后形成的孔洞中填入金属材料作为加热电极材料；
(g)利用CMP技术将表面抛平整，停留在步骤(a)中S3N4层或底层SiO2上，得到加热电极。
本发明提供了一种相变存储器加热电极的制备方法，实用于相变存储器的加热电极，同样也实用于其他电子器件的纳米电极制备。
本发明在亚微米CMOS标准工艺曝光技术基础上，利用侧墙技术限制孔洞的直径，制备出直径100nm以下纳米柱状加热电极。从而避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗，为相变存储器的高速、高密度、低压、低功耗发展方向奠定了基础。本发明不仅适用于制备相变存储器的小尺寸纳米加热电极，同样适用于制备其他电子器件特别是纳电子器件所需的纳米电极，具有很大的应用价值。
附图说明
图1为本发明衬底上依次沉积三层SiO2/S3N4/SiO2介质层的剖面结构示意图。
图2为本发明利用亚微米CMOS标准工艺曝光技术，在顶层SiO2制备纳米孔洞的剖面结构示意图。
图3为本发明利用CVD技术在步骤(b)制备的结构上沉积S3N4后的剖面结构示意图。
图4为本发明刻蚀S3N4在孔洞中形成S3N4侧墙后的剖面结构示意图。
图5为本发明利用侧墙作为硬掩膜，刻蚀完底层SiO2的剖面结构示意图。
图6为本发明利用CVD技术填充金属材料后的剖面结构示意图。
图7为本发明表面CMP停在S3N4层后的柱状加热电极的剖面结构示意图。
图8为本发明利用所得纳米柱状加热电极制备的单元器件结构剖面示意图。
其中，1-衬底；2-底层SiO2；3-S3N4；4-顶层SiO2；5-加热电极；6-相变材料；7-上电极；8-绝缘材料。
具体实施方式
下面结合附图通过参考几个非限定性的具体实施例详细的本发明。
实施例1：
(1)利用CVD(化学气相沉积)技术在衬底W材料(底电极)上依次沉积三层SiO2/S3N4/SiO2介质层，其厚度分别为150nm/50nm/150nm；
(2)在步骤(a)获得的介质层上利用0.18um CMOS标准工艺曝光技术制备纳米孔洞，其直径为260nm，利用RIE(反应离子刻蚀)技术将顶层SiO2刻蚀完，停留在S3N4层，去胶后就得到260nm的孔洞；
(3)利用CVD技术在步骤(b)制备的结构上沉积160nm厚的S3N4；
(4)利用RIE技术将步骤(c)沉积的S3N4和步骤(a)沉积的S3N4一并刻蚀完毕，在孔洞中形成80nm厚的侧墙；
(5)利用侧墙作为硬掩膜，将步骤(a)沉积的底层SiO2刻蚀完，停留在底电极上，这样由侧墙定义的底层SiO2孔洞直径为100nm；
(6)利用CVD技术填入W材料作为加热电极材料；
(7)利用CMP(化学机械抛光)技术将表面抛平整，停留在步骤(a)中S3N4层或底层SiO2上，得到直径100nm的柱状加热电极；
(8)在上述直径100nm的柱状加热电极上制备相变材料6、绝缘材料8(可以是SiO2，S3N4，或者Al2O3)和上电极材料7，通过剥离或刻蚀的方法形成相变存储器单元器件。
实施例二：
将(3)中S3N4的厚度增加，刻蚀的厚度相应改变，则可以得到100nm以下的柱状纳米电极。因为增加S3N4厚度就增加了侧墙的厚度，减小了孔洞的直径，因而得到100nm以下的柱状纳米电极。
实施例三：
将(2)中的0.18um曝光条件改变为其他精度的曝光条件，如0.13um，0.25um等，S3N4沉积的厚度和刻蚀的时间做相应的改变也可以得到100nm以下的柱状纳米电极。
实施例四：
将(3)中S3N4替换为SiON、SiO2、Al2O3中的一种或其他绝缘材料，相应的刻蚀条件改变，也可以得到100nm以下的柱状纳米电极，相当于替换了侧墙的材料。同样，控制SiO2的厚度可以控制纳米电极的直径。
在亚微米(0.13um，0.18um，0.25um等)CMOS标准工艺曝光技术基础上，利用侧墙技术限制孔洞的直径，制备出直径100nm以下柱状加热电极。首先利用CVD技术在衬底上依次沉积SiO2/S3N4/SiO2(厚度分别为100～200nm/50～100nm/100～200nm)介质层，接着使用亚微米CMOS标准工艺曝光技术在顶层SiO2上制备出直径为150～300nm的孔洞。之后，沉积S3N4100～200nm并刻蚀，连同一开始沉积的S3N4刻穿，在孔洞中形成出50～150nm厚的S3N4侧墙。最后，将S3N4侧墙作为硬掩膜把底层SiO2刻蚀完，利用CVD技术填入W、TiN等电极材料，并进行化学机械抛光停在底层SiO2上，形成直径100nm以下的柱状加热电极。本发明不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗，为相变存储器的高速、高密度、低压、低功耗发展方向奠定了基础。
本发明不仅适用于制备相变存储器的小尺寸纳米加热电极，同样适用于制备其他电子器件特别是纳电子器件所需的纳米电极，具有很大的应用价值。底电极上沉积的是三层介质层SiO2/S3N4/SiO2的夹心结构，中间的S3N4既可以作为顶层SiO2刻蚀的停止层，也可以作为最后CMP表面时的停止层。当然也可以用两层不同介质层的组合，如SiO2/S3N4/SiO2等。
上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。

Claims (7)

1、一种相变存储器加热电极的制备方法，其特征在于，该方法包括以下步骤：
(a)利用CVD技术在衬底上依次沉积底层SiO2/绝缘材料/顶层SiO2介质层；
(b)在步骤(a)获得的介质层上利用亚微米CMOS标准工艺曝光技术制备孔洞，利用刻蚀技术将孔洞中的顶层SiO2刻蚀完，停留在绝缘材料层；
(c)利用CVD技术在步骤(b)制备的结构上沉积绝缘材料；
(d)利用刻蚀技术将步骤(c)沉积的绝缘材料和步骤(a)沉积在衬底上的绝缘材料一并刻蚀完毕，在孔洞中形成侧墙；
(e)利用侧墙作为硬掩膜，将步骤(a)沉积的底层SiO2刻蚀完，停留在衬底上；
(f)利用CVD技术在步骤(e)后形成的孔洞中填入金属材料作为加热电极材料；
(g)利用CMP技术将表面抛平整，停留在步骤(a)中绝缘材料层或底层SiO2上，得到加热电极。
2.如权利要求1所述的相变存储器加热电极的制备方法，其特征在于：所述加热电极为柱状。
3.如权利要求1所述的相变存储器加热电极的制备方法，其特征在于：所述孔洞直径为200～300nm。
4.如权利要求1所述的相变存储器加热电极的制备方法，其特征在于：所述底层SiO2/绝缘材料/顶层SiO2介质层厚度分别为100～200nm/50～100nm/100～200nm。
5、如权利要求1所述的相变存储器加热电极的制备方法，其特征在于：所述绝缘材料为S3N4、SiON、SiO2、Al2O3中的一种。
6、如权利要求1所述的相变存储器加热电极的制备方法，其特征在于：所述的衬底材料为Al、Cu、Ti、TiN、W中的一种。
7、如权利要求1所述的相变存储器加热电极的制备方法，其特征在于：作为加热电极材料的金属材料为Ti、TiN、W中的一种。
CN2009100524078A 2009-06-02 2009-06-02 相变存储器加热电极的制备方法 Active CN101567420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100524078A CN101567420B (zh) 2009-06-02 2009-06-02 相变存储器加热电极的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100524078A CN101567420B (zh) 2009-06-02 2009-06-02 相变存储器加热电极的制备方法

Publications (2)

Publication Number Publication Date
CN101567420A true CN101567420A (zh) 2009-10-28
CN101567420B CN101567420B (zh) 2010-12-29

Family

ID=41283485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100524078A Active CN101567420B (zh) 2009-06-02 2009-06-02 相变存储器加热电极的制备方法

Country Status (1)

Country Link
CN (1) CN101567420B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254864A (zh) * 2010-05-20 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种制作相变存储器元件结构的方法
CN102403452A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 相变存储器件及其制造方法
CN104518084A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN105047815A (zh) * 2015-06-11 2015-11-11 中国科学院上海微系统与信息技术研究所 一种含石墨烯层的相变存储器及其制备方法
CN105098069A (zh) * 2015-07-07 2015-11-25 宁波时代全芯科技有限公司 相变化记忆体的制备方法
CN105336851A (zh) * 2015-10-27 2016-02-17 宁波时代全芯科技有限公司 相变化记忆体结构的制造方法
CN105470386A (zh) * 2014-09-05 2016-04-06 中芯国际集成电路制造(上海)有限公司 一种相变存储器及其制造方法和电子装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254864A (zh) * 2010-05-20 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种制作相变存储器元件结构的方法
CN102403452A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 相变存储器件及其制造方法
CN102403452B (zh) * 2010-09-17 2014-02-19 中芯国际集成电路制造(北京)有限公司 相变存储器件及其制造方法
CN104518084A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN105470386A (zh) * 2014-09-05 2016-04-06 中芯国际集成电路制造(上海)有限公司 一种相变存储器及其制造方法和电子装置
CN105047815A (zh) * 2015-06-11 2015-11-11 中国科学院上海微系统与信息技术研究所 一种含石墨烯层的相变存储器及其制备方法
CN105047815B (zh) * 2015-06-11 2017-07-14 中国科学院上海微系统与信息技术研究所 一种含石墨烯层的相变存储器及其制备方法
CN105098069A (zh) * 2015-07-07 2015-11-25 宁波时代全芯科技有限公司 相变化记忆体的制备方法
CN105098069B (zh) * 2015-07-07 2017-09-19 江苏时代全芯存储科技有限公司 相变化记忆体的制备方法
CN105336851A (zh) * 2015-10-27 2016-02-17 宁波时代全芯科技有限公司 相变化记忆体结构的制造方法
CN105336851B (zh) * 2015-10-27 2017-12-29 江苏时代全芯存储科技有限公司 相变化记忆体结构的制造方法

Also Published As

Publication number Publication date
CN101567420B (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
CN101567420B (zh) 相变存储器加热电极的制备方法
US20070040159A1 (en) Manufacturing method and structure for improving the characteristics of phase change memory
US20090275188A1 (en) Slurry for polishing phase change material and method for patterning polishing phase change material using the same
WO2012034394A1 (zh) 一种三维结构非易失存储器阵列及其制备方法
CN1729538A (zh) 磁阻式随机存取存储器技术中改善磁堆栈表面粗糙度的双层化学机械抛光方法
CN101335328B (zh) 一种相变存储器器件单元结构及其制作方法
US9136469B2 (en) Phase change memories
CN100578753C (zh) 存储器元件及其制造方法
CN110718569B (zh) 一种基于阻变存储器的1t2r存储单元及其制备方法
TW202143522A (zh) 記憶體胞元及其製造方法
CN103606624B (zh) 一种具有异质侧壁结构加热电极的相变存储器及其制备方法
CN104347800B (zh) 一种相变存储器选通管及其存储单元
CN102664236B (zh) 低功耗相变存储器用环形电极结构及制备方法
CN102983098A (zh) 后栅工艺中电极和连线的制造方法
CN102569650A (zh) 一种小尺寸阻变存储器及其制备方法
US20070215987A1 (en) Method for forming a memory device and memory device
CN103904214A (zh) 一种二维相变存储器单元结构及其制造方法
CN101789492B (zh) 一种平面相变存储器的制备方法
US7985654B2 (en) Planarization stop layer in phase change memory integration
CN101546728A (zh) 一种纳米级柱状相变存储器单元阵列的制备方法
CN101572290B (zh) 柱状纳米加热电极的制备方法
CN102487123B (zh) 一种纳米尺度非挥发性阻变存储器单元及其制备方法
CN101494196B (zh) 低压低功耗、高密度相变存储器单元阵列的制备方法
CN104347797B (zh) 磁性随机存储器及其制造方法
CN115036417A (zh) 一种低功耗相变存储器的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant