CN101562586A - 发射器中的比特压缩 - Google Patents

发射器中的比特压缩 Download PDF

Info

Publication number
CN101562586A
CN101562586A CNA200910133180XA CN200910133180A CN101562586A CN 101562586 A CN101562586 A CN 101562586A CN A200910133180X A CNA200910133180X A CN A200910133180XA CN 200910133180 A CN200910133180 A CN 200910133180A CN 101562586 A CN101562586 A CN 101562586A
Authority
CN
China
Prior art keywords
baseband signal
bit
digital
circuit
digital baseband
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200910133180XA
Other languages
English (en)
Other versions
CN101562586B (zh
Inventor
S·F·格林
S·塔南贝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101562586A publication Critical patent/CN101562586A/zh
Application granted granted Critical
Publication of CN101562586B publication Critical patent/CN101562586B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明涉及发射器中的比特压缩。在执行数模转换之前，对用于射频发射的数字基带信号进行处理。所述数字基带信号被滤波。将所述数字基带信号的比特数减少以使得数模转换器的尺寸最小化。通过在滤波之前执行一些比特压缩，滤波电路的尺寸被减小了，与此同时仍然满足相关的性能参数。

Description

发射器中的比特压缩
技术领域
本发明涉及射频发射，并且尤其涉及用于射频发射的电路设计。
背景技术
典型地在射频发射中，在例如包括在模数转换之前进行有限脉冲响应滤波的数字域中产生并处理数字基带信号。用于执行所述处理和数模转换(DAC)的电路通常在集成电路(IC)中实现。通常发射电路和接收电路在被称为收发器的共用集成电路中实现。
总的来说，需要将所使用的IC尺寸最小化以最小化生产费用。相反地，集成电路的尺寸只有在满足所需要的性能参数的限制下才能被最小化。本发明涉及在满足性能参数的同时最小化所使用的IC的尺寸的技术。
作为例子，这样的考虑出现在3G(3rd generation，第三代数字通信)蜂窝电话中。最近在用于3G移动电话的收发器IC领域中的两次变化是(1)对HSPA(High Speed Packet Access，高速分组接入)适应性的要求，和(2)基带和收发器IC之间划分的变化。先前，所有的数字基带功能都在基带IC中执行，并且在基带IC和收发器IC之间的接口是纯模拟的。最近的标准要求该接口是数字的，以便于为用于高速串行接口的DigRF或相似的标准工作。这种划分的变化意味着一些数字基带功能将在收发器IC中执行。信号转换(例如用于发射器的数模转换)现在也在收发器IC中执行。
发明内容
根据本发明，提供了一种对用于在将经过处理的数字基带信号提供给数模转换器之前对射频发射的输入数字基带信号的处理方法，输入数字基带信号具有多个比特，这些比特数多于经过处理的、提供给数模转换器的数字基带信号，所述方法包括：
首先减少输入数字基带信号的比特数；
在所述首先减少比特数之后，对输入数字基带信号进行滤波；
在所述滤波之后，进一步减少输入数字基带信号的比特数。
根据本发明的另一方面，提供实施相似方法的集成电路来处理用于射频发射的输入数字基带信号。
因此，本发明包含在将经过处理的数字基带信号提供给数模转换器(DAC)之前减少数字基带信号的比特数。这有利于减小用来执行该转换的DAC的尺寸。相当简单地，减少的比特数减少了DAC的元件量。比特压缩的程度因情况而异，但一般选择依据发射电路的应用使信号仍满足所需要的性能参数。
然而，除了比特压缩本身之外，本发明还包括在对数字基带信号进行滤波之前和滤波之后压缩比特。已经意识到，通过以这种方式分开进行比特压缩可以实现特别的优点。特别是已经意识到，通过在滤波之前执行一些比特压缩，可以减小所使用的滤波电路的尺寸。再次地，比特数的减少也减少了滤波电路的元件量。然而，同样已经意识到，在滤波电路之前执行所有的比特压缩会使性能降低，从而不能满足相关的性能参数。因此，在滤波之前只执行部分的比特压缩，剩余的比特压缩在以后执行。
本发明特别适用于这种情况，即数据基带信号包括多个具有不同增益因子的信道，典型地包括一个或多个数据信道和一个或多个控制信道，例如符合3GPP标准的数字基带信号。在这种情况下，在滤波电路之前执行所有的比特压缩可能降低涉及不同信道的相对功率的性能参数，例如码域功率精度，因此在满足这些参数的限制范围内，在滤波之前执行尽可能多的比特压缩并在滤波之后执行进一步比特压缩是有利的。
在滤波之前和滤波之后进行的比特压缩可以包括截断数字基带信号以消除一个或多个最低有效比特。然而，可以通过滤波之后的比特压缩来实现进一步的优点，该滤波进一步包括限制数字基带信号以消除一个或多个最高有效比特。已经发现，这能够产生比特量的进一步减少而不会导致不能够满足某些性能参数，这时因为由这样的限制所影响的最大信号峰值在实际中是相对罕见的事件。
附图说明
在附图中：
图1示出便携式装置中的发射电路图；
图2示出所述发射电路的发射器集成电路芯片的分支图；
图3示出3G信号的功率随频率变化的图示；
图4示出对在接收器上的实际采样和理想采样的测量的星座图；
图5示出在数字基带的输出端上的EVM对比特数的图示；
图6示出测试数字基带信号的数据信道的图示；
图7示出滤波之后相同测试信号的数据信道的图示；
图8示出电流开关的DAC级图；
图9示出包括电流源的电流开关的DAC级的改进形式图和IC中电流源的布局图。
具体实施方式
现在通过非限制性示例并参考附图对本发明的实施例进行说明。
图1示出在例如移动电话的便携式电子装置2中的发射电路1。在该例中，所述发射电路1符合3G标准，尤其是符合3G伙伴项目(3GPP：3G Partnership Project)标准，所述3G伙伴项目是满足国际移动电信-2000(IMT-2000)规范的3G标准。所述便携式电子装置2也包括接收电路14。
所述发射电路1包括数字基带IC3和发射器IC4。接收功能(未说明)可以由数字基带IC3和发射器4执行，在这种情况下发射器IC4能够被称为收发器。
在数字基带IC3和发射器IC4之间进行划分，从而在所述数字基带IC3和所述发射器IC4之间传递的信号在数字域中是由数字基带IC3所产生的数字基带信号。使用接口5将所述数字基带信号从数字基带IC3传递至发射器IC4，所述接口5与HSUPA(High Speed Uplink PacketAccess，高速上行链路分组接入)兼容并更一般地与形成部分3G标准的HSPA(High Speed Packet Access，高速分组接入)兼容。因此，所述接口5是高速串行接口，以便于为DigRF或者相似标准工作，在这些标准中数据以分组的形式发送。
这与先前的标准形成对比，在先前的标准中所有的数字基带处理都在具有通向发射器电路的模拟接口的基带IC中执行。因此，信号转换在发射器IC4中通过在下面描述的DAC6来执行。
数字基带IC3产生具有符合3GPP规范25.213第4部分的下述结构的数字基带信号。所述数字基带信号由若干专用物理信道组成，即：
DPCCH，是控制信道；
DPDCH，是数据信道，可以有若干条该数据信道；
HS-DPCCH，是用于HSDPA(High Speed Downlink Packet Access，高速下行链路分组接入)的控制信道，该控制信道是HSPA的接收器部分；
E-DPCCH，是用于HSUPA的控制信道；
E-DPDCH，是用于HSUPA的数据信道，可以有若干条该数据信道。
最简单的3G信号可以只由DPCCH组成，而更复杂的信号可以包括所有信道。
在数字基带信号的结构中，数字基带IC对每条待发射的信道执行下述步骤：
1.分配1-比特NRZ(non-return to zero，不归零)数据序列；
2.扩展，即乘以扩频码；
3.加权，即乘以增益因子；
4.IQ分配，其中将每条信道分配给正交调制方案的I(同相)分量或Q(正交)分量。
在此之后，将所有的信道加到一起，然后用复数扰码(scramblingcode)‘Is+jQs’扰乱(scramble)。扰乱的优选方法是使用下面列出的映射函数：
Figure A20091013318000081
其中Iin和Qin是扰乱前的I分量和Q分量，TXI’和TXQ’是扰乱后的I分量和Q分量。
数字基带IC3具有并行-串行转换器7，用来将数字基带信号的I分量和Q分量转换为接下来提供给接口的串行数据。相似地，发射器IC4具有串行-并行转换器8，该转换器8将数字基带信号转换回并行的I分量和Q分量。
在提供给各个DAC6之前，每个I分量和Q分量都通过在下面描述的各个处理电路9，所述DAC6执行数模转换来将数字基带信号转换到模拟域。将从DAC6输出的模拟基带信号的I分量和Q分量提供给调制电路10，该调制电路10根据正交调制方案将模拟基带信号调制到载波上以产生发射信号。
然后，将发射信号从发射器IC4经过放大器12和双工器13提供给便携式电子装置2的天线11以用于发射。双工器13也与接收电路14连接用于提供来自天线11的接收信号。
现在将说明发射器IC4的处理电路9。在每个I分量和Q分量中的处理电路9是相同的，并如图2所示那样配置。
由数字基带IC3提供并输入处理电路9的数字基带信号20由具有采样速率3.84MHz的16比特的样本组成。
处理电路9包括滤波电路21以根据3GPP规范对数字基带信号20滤波。滤波电路21的响应是RRC(Root Raised Cosine，根升余弦)，它的脉冲响应在3GPP25.101第6.8.1章中进行说明。为满足该规范，滤波电路21通常作为FIR(Finite Impulse Response，有限脉冲响应)滤波器实现。
处理电路9也包括上采样电路22，该上采样电路22在数字基带信号20被提供给滤波电路21之前对所述数字基带信号20进行上采样。上采样的速率是4倍于数字基带信号20的现有采样速率的，并因此提供具有采样速率为15.36MHz的数字基带信号20。这保持了数字基带信号20被提供给DAC6时的采样速率。
处理电路9也执行比特压缩来减少数字基带信号20的比特数。执行比特压缩来使DAC6的尺寸最小化，这对使生产费用最小化是有利的。特别是可以将比特从16压缩到11，从而数字基带信号在从处理电路9输出时具有11比特。然而，比特压缩也以现在将要描述的、满足3GPP标准的相关性能参数的方式来执行。
对比特压缩的执行分成设置于滤波电路21之前的第一比特压缩电路23和设置于滤波电路21之后的第二比特压缩电路24。在本例中，第一比特压缩电路23被设置在上采样电路22之前。第一比特压缩电路23和上采样电路22的次序可以颠倒，尽管这将增加第一比特压缩电路23需要执行的处理量。
第一比特压缩电路23通过截断(truncate)数字基带信号20以消除两个最低有效比特来减少该数字基带信号20的比特数。因此，从第一比特压缩电路23输出的数字基带信号20具有14比特。
第二比特压缩电路24包括第一级25和第二级26。第一级25通过截断数字基带信号20以消除两个最低有效比特来减少从滤波电路9输出的数字基带信号20的比特数。因此从第一级25输出的数字基带信号20具有12比特。第二级26通过限制数字基带信号20以消除最高有效比特来减少从第一级25输出的数字基带信号20的比特数。因此，从第二级26输出的数字基带信号20具有11比特。
通过在滤波电路21执行滤波之前执行一些比特压缩，与在滤波电路21之后执行比特压缩相比，达到了将滤波电路21的尺寸减小的优点。特别是，将比特从16压缩到14意味着由滤波电路21占据的硅面积减少了多于12.5％。这减少了生产费用。
然而，达到这个优点的同时仍然可以满足3GPP标准的相关性能参数。这通过由滤波器电路21将比特压缩的执行分开在执行滤波之前和滤波之后来实现，正如将要描述的那样。
受比特压缩影响的3GPP标准的相关性能参数是：ACLR(AdjacentChannel Leakage Ratio，相邻信道泄漏比)、EVM(Error VectorMagnitude，误差矢量幅度)和CDPA(Code Domain Power Accuracy，码域功率精度)。现在将给出对这些性能参数的解释。
根据示出3G信号谱的图3来解释ACLR。在图3中，给定信道30具有频率为Fc的载波信号而相邻信道31具有频率为Fc+5MHZ的载波信号，所述信道30和31都具有带宽3.84MHZ。ACLR是在给定信道30中所测量的功率与在相邻信道31中所测量的功率的比值(以dB为单位)。对整个发射电路1的ACLR的典型规定是42dB。只基于对数字基带信号的处理的ACLR必须显著地好于42dB，例如好于50dB。
对EVM根据图4进行解释，图4示出当被理想接收器接收时，在I个样本对Q个样本的虚拟空间中的星座图。相比于表示在发射器电路1是理想的情况下可能被接收器测量的信号的参考样本42，图4示出表示在由发射电路1发射的情况下由接收器真实测量的信号的被测样本41。误差矢量43从每个被测样本41指向对应的参考样本42。参考矢量44从原点指向每个参考样本42。为清楚起见，图4只示出基于两个样本的点，但是实际上典型地考虑成千上万个样本。EVM定义为误差矢量43的RMS功率和参考矢量44的RMS功率的比值。因此EVM(作为百分比)由下面的等式给出：
Figure A20091013318000111
对整个发射电路1的EVM的典型规定是9％。只基于对数字基带信号的处理的EVM必须显著地好于该典型规定，例如低于1％。
CDPA涉及数字基带信号的不同信道的功率精度。对CDPA的典型规定是控制信道(DPCCH信道之一)中的功率与在另一条信道中的功率的比值必须在理想比值的±0.1dB范围内。例如，如果信号结构包括用增益因子15加权的DPCCH和用增益因子1加权的DPDCH，则理想比值是20log10(1/15)≈-23.52dB。在量化之后，所述增益因子的比值也许并不正好是1/15，但是必须保持在该值的0.1dB的范围内。该规定涉及数字基带的输出，即涉及提供给DAC6的数字基带信号。
这些性能参数可以使用测试信号来评估(evaluate)。有许多可能的测试信号配置，但是可以选择两种作为针对前述性能参数的最坏情况。
针对ACLR的最坏情况信号在表1中给出：
  信道  DPCCH   DPDCH   HS-DPCCH   EDPCCH   EDPDCH1
  加权因子  6   15   2   12   15
  扩频码  Cch256，0   Cch4，1   Cch256，64   Cch256，1   Cch4，2
  I/Q映射  Q   I   Q   I   I
表1
在滤波电路21中滤波之后，该测试信号具有高的波峰因子(crestfactor)(达到12dB)和高的立方度量(cubic metric)(大约为3)，这产生了对于ACLR的最坏情况。
波峰因子是信号峰值与该信号的RMS值的比值。立方度量在3GPP25.101第6.2.2章中定义，它是当信号通过非线性装置时与由于失真而与ACLR部分强烈相关的信号度量。立方度量越高，由于失真所产生的相邻信道功率越高。
针对CDPA的最坏情况信号在表2中给出：
  信道   DPCCH   DPDCH   HS-DPCCH   EDPCCH   EDPDCH1   EDPDCH2
  加权因子   6   15   2   12   15   168
  扩频码   Cch256，0   Cch4，1   Cch256，64   Cch256，1   Cch4，2   Cch4，2
  I/Q映射   Q   I   Q   I   I   Q
表2
该信号是对于CDPA的最坏情况，这是因为DPDCH处在它的最小加权因子而所有其他信道处在它们的最大加权因子。如果分辨率不足，则增益因子的量化可能使DPDCH和DPCCH之间的比值失真，从而该比值不在理想值-23.52dB的0.1dB的范围内。
这两个测试信号也用于验证EVM。
上面给出的加权因子是理想值。然而，当在基带IC中实施时，这些加权因子是经过量化的值。选择这些增益因子，使得扰乱之后的整个信号RMS是214-0.5＝16383.5。例如，量化后的针对CDPA的最坏情况信号(也就是表2)的加权因子在表3中给出：
  信道   DPCCH   DPDCH   HS-DPCCH   EDPCCH   EDPDCH1   EDPDCH2
  加权因子   1016   68   2033   2033   11382   11382
表3
在扰乱之后，I分量上的RMS等于Q分量上的RMS，两者都等于16383.5/()。这允许最坏情况波峰因子信号被包含在16比特中。最坏情况波峰因子在滤波电路22中的滤波之前是9dB或2.82。
对于最坏情况测试信号，实现下述性能。针对好于50dB的要求，实现ACLR为51.6dB。针对小于1％的要求，实现EVM为0.76％。CDPA合格，在DPDCH中的功率与在DPCCH中的功率的比值是-23.49dB，该比值在-23.52±0.1dB的限制范围内。
为什么比特压缩使得这些性能参数能被满足的原因在下面给出。
考虑ACLR，有几个原因导致在相邻信道中由于数字基带而产生的非需要功率。它们包括失真、由于滤波电路21的相邻信道拒绝量(取决于分接头(tap)的数量)和量化噪声。量化噪声取决于比特数，在这种情况下，取决于经过在滤波电路21的输出端的第二比特压缩电路24的第一级25截断后的比特数。在达到总体上好的ACLR的情况下量化噪声的好的数字(figure)是低于信号RMS 66dB。已知这点和最坏情况信号波峰因子，可以计算出在滤波电路21的输出端的所需要的系统动态范围。由于波峰因子(注意到滤波使波峰因子增加)，需要附加的12dB的动态范围，并且由于峰间的比值是峰值大小的两倍，需要附加的6dB的动态范围，因此系统的动态范围等于84dB。
当过采样比(over-sampling ratio)是4时，11比特使得系统的动态范围是83dB，而12比特使得系统的动态范围是89dB。因此，在第二比特压缩电路24的第一级25中发生截断之后，需要12比特用于数字基带信号20。
然而，已经意识到可以通过在第二比特压缩电路24的第二级26中执行限制来达到进一步的比特压缩。这是因为最大的信号峰值是非常罕见的事件，典型地存在超过RMS 9dB的事件的时候少于0.1％。换句话说，99.9％的时候，波峰因子是9dB或更少。这意味着，可以执行在第二比特压缩电路24的第二级26中的限制来消除最高有效比特。虽然所述限制产生失真，但这在可接受范围内，从而大于50dB的ACLR仍可以在处理电路9的输出端实现。
在第二比特压缩电路24中截断至11比特将实现相似的ACLR性能，但是CDPA将变得不重要(marginal)。
通过限制所实现的从12比特压缩至11比特的附加压缩意味着DAC6的尺寸被进一步减小。11比特DAC的面积近似地比12比特DAC所需要的面积小33％，这减少了生产费用。
现在参考图5来考虑EVM，图5是EVM相对于每个测试信号在处理电路9的输出端的比特数的图形，并且图5示出EVM如何由于比特压缩而降级。图5示出EVM对比特数的压缩不像ACLR那样敏感。由于压缩到11比特而产生的EVM小于0.1％，这与针对数字基带的1％的限制相比是小的。
CDPA与ACLR要求和EVM要求形成对比，对ACLR要求和EVM要求来说，所有的比特压缩都可以在数字基带的输入时完成。已经考虑到，出于下述原因，为了满足CDPA，在滤波电路21之前的最大比特压缩是2比特。
最坏情况CDPA测试信号的量化加权因子在表4中示出：
  信道   DPCCH   DPDCH   HS-DPCCH   EDPCCH   EDPDCH1   EDPDCH2
  加权因子   1016   68   2033   2033   11382   11382
表4
在此，DPDCH功率与DPCCH功率的比值是20log10(68/1016)＝-23.49dB。这在理想比值为20*log10(1/15)＝-23.52dB的±0.1dB的范围内。因为68和1016都能被22整除，截断2比特(从16到14)将仍然保持该比值，因为DPCCH和DPDCH承受比例因子2的相同乘方(power)，从而提供在表5中示出的加权因子：
  信道   DPCCH   DPDCH   HS-DPCCH   EDPCCH   EDPDCH1   EDPDCH2
  加权因子   254   17   508   508   2846   2846
表5
这意味着DPDCH功率与DPCCH功率的比值仍然是相同的值，即20log10(17/254)＝-23.49dB。
由于17不能被2整除254能被2整除，在这点上的进一步截断将意味着DPCCH和DPDCH不再承受相同的比例因子，所述比值不再保持，并且将不满足CDPA。
然而，可以在滤波电路21的输出端上进行进一步的比特压缩。为了对此进行阐释，图6仅示出上述测试信号被扰乱后的DPDCH信道的例子。只呈现3种状态，即+68，-68和0。RMS是68/(
Figure A20091013318000141
)。通过乘方2(即22)，截断至14比特使RMS缩减至17/(
Figure A20091013318000142
)。由于量化误差，进一步的截断将不对RMS伸缩乘方2，从而导致CDPA出于上述原因而不被满足。
通过比较，图7示出在滤波电路21的输出端的相同测试信号的DPDCH信道，这通过未限幅轨迹(unclipped trace)71阐释并呈现许多种状态。在第二比特压缩电路24的第一级25中截断至12比特之后的信号由限幅轨迹72示出。因此，图7示出在截断之后DPDCH信号使用更多的状态，特别是7种状态，即±3，±2，±1和0。虽然经过截断的DPDCH信道只行使7种状态，远少于在滤波电路21的输出端的DPDCH信道的许多级，但是该经过截断的DPDCH信道的RMS除了乘方2的伸缩之外近似相同。将滤波电路21输出端的DPDCH信道的RMS与截断之后的DPDCH信道的RMS相关的乘方2的伸缩等于2exp(累加器中的比特数-12)，“累加器中的比特数”典型地为27。DPCCH信道中的RMS承受相同的比例因子。因此，在DPDCH信道中的功率与在DPCCH信道中的功率的比值保持相同，并且满足CDPA。
也注意到，在第二比特压缩电路24的第二级26中将比特数限制到11比特只影响信号峰值而不影响RMS，从而不影响CDPA。
如果在滤波电路21之后截断到11，则CDPA将变得不重要，如果截断到10比特或者更少，则不满足CDPA。
虽然上述解释说明一个具体例子，其中发射电路1符合3GPP标准并具有指定的性能参数值，但是所述原理可以一般性地用于其他标准和其他相关性能参数值。在这样的其他情况中，比特压缩的程度可能改变，但是可以通过将比特压缩分开在滤波之前和滤波之后执行来实现优点。
最后一点，现在将说明一些具体例子用于设计发射电路1中的DAC6，所述DAC是相同的。
每个DAC6都接收到11比特的数字基带信号并且将它转换成模拟信号。DAC6由与4比特电流开关的DAC级相结合的7比特二进制加权的DAC级组成。
所述7比特二进制加权的DAC级具有常规结构，其中对与相加点连接的DAC级的每个比特都包括一个电阻器或者电流源。
所述4比特电流开关的DAC级在图8中示出。它包括将数字基带信号从二进制编码转换成温度计编码(或一元码)的温度计编码器80，其中每个比特具有相同的加权。因此温度计编码具有16比特。所述温度计编码的各个比特控制相应开关81的开和关，每个开关81分别对相应的电流源83进行开关。电流源83的输出被加到一起以产生模拟信号。
在该设置中，高的比特数意味着存在大量装置。例如，两级可能典型地需要22个电流源，即需要88个装置。如此大量的装置导致不准确的风险，原因在于主要参数是DNL(differential non-linearity，不对称非线性)和INL(integral non-linearity，积分非线性)。DNL和INL与在电流源中使用的装置(典型地是MOS晶体管)的宽度和长度成反比。由于加工的变化，装置性能随着模具上的物理位置而改变，这又导致DNL和INL。
DAC6的精度可以通过改变在图9中示出的电流开关的DAC级的电流源82以改善电流匹配来得到改善。特别是，每个电流源83都由一组4个电流源84(或者一般来说任意数量的电流源)代替。然后，将电流源84设置为晶片上的布局85，其中与每个温度计编码比特相对应的电流源84在晶片上展开。在布局85中，电流源84的位置由标签Dx指示，其中x表示驱动电流源84的温度计编码比特。
通过展开电流源84，实现了在温度计编码比特之间的更好匹配，因此减小了DNL和INL。理想地，与每个温度计编码比特相对应的一组电流源84均匀地分布在晶片的水平方向和垂直方向上。到晶片变化在水平方向和垂直方向是线性的程度，该均匀分布基本上消除了DNL和INL。所述均匀分布在图9中通过在晶片上分布的各个区域86中设置电流源84实现，每个区域86包括该温度计编码的每个比特的电流源84。区域86以4×4矩阵的形式包括电流源84。将温度计编码的每个比特的电流源84设置在每个区域86的不同行和列中。当然可以使用其他分布来均匀分布电流源84。

Claims (33)

1.一种在将经过处理的数字基带信号提供给数模转换器之前对用于射频发射的输入数字基带信号进行处理的方法，该输入数字基带信号具有多于经过处理的、被提供给数模转换器的数字基带信号的比特数，所述方法包括：
首先减少输入数字基带信号的比特数；
在所述首先减少比特数之后，对输入数字基带信号进行滤波；
在所述滤波之后，进一步减少输入数字基带信号的比特数。
2.根据权利要求1所述的方法，其中所述首先减少比特数包括截断输入数字基带信号以消除至少一个最低有效比特。
3.根据权利要求2所述的方法，其中所述首先减少比特数包括截断输入数字基带信号以消除两个最低有效比特。
4.根据权利要求1所述的方法，其中所述进一步减少比特数包括截断输入数字基带信号以消除至少一个最低有效比特。
5.根据权利要求4所述的方法，其中所述进一步减少比特数包括截断输入数字基带信号以消除两个最低有效比特。
6.根据权利要求4所述的方法，其中所述进一步减少比特数附加地包括限制输入数字基带信号以消除至少一个最高有效比特。
7.根据权利要求6所述的方法，其中在所述滤波之后进一步减少比特数附加地包括在所述滤波后限制输入数字基带信号以消除最高有效比特。
8.根据权利要求1所述的方法，进一步包括在对输入数字基带信号进行所述滤波之前，对该数字基带信号进行上采样。
9.根据权利要求8所述的方法，其中所述上采样是以至少4倍于输入数字基带信号的现有采样速率的速率来进行的。
10.根据权利要求8所述的方法，其中对数字基带信号进行的上采样是在所述首先减少比特数之后执行的。
11.根据权利要求1所述的方法，其中输入数字基带信号具有16比特。
12.根据权利要求1所述的方法，其中数字基带信号包括多个具有不同增益因子的信道。
13.根据权利要求12所述的方法，其中所述多个信道包括至少一个数据信道和至少一个控制信道。
14.根据权利要求12所述的方法，其中输入数字基带信号符合3GPP标准。
15.根据权利要求1所述的方法，其中所述滤波包括有限脉冲响应滤波。
16.根据权利要求1所述的方法，进一步包括在数模转换器中对经过处理的数字基带信号执行数模转换。
17.一种处理用于射频发射的输入数字基带信号的集成电路，所述输入数字基带信号具有预定的比特数，所述集成电路包括：
被设置于用来减少输入数字基带信号的比特数的第一比特压缩电路；
被设置于用来对从第一比特压缩电路输出的数字基带信号进行滤波的滤波电路；
被设置于用来减少从滤波电路输出的数字基带信号的比特数的第二比特压缩电路；
被设置于用来对从第二比特压缩电路输出的数字基带信号进行数模转换的数模转换器，所述从第二比特压缩电路输出的数字基带信号具有少于输入数字基带信号的预定比特数的比特数。
18.根据权利要求17所述的集成电路，其中第一比特压缩电路被设置来截断基带信号以消除至少一个最低有效比特。
19.根据权利要求18所述的集成电路，其中第一比特压缩电路被设置来截断基带信号以消除两个最低有效比特。
20.根据权利要求17所述的集成电路，其中第二比特压缩电路被设置来截断基带信号以消除至少一个最低有效比特。
21.根据权利要求20所述的集成电路，其中第二比特压缩电路被设置来截断从滤波电路输出的数字基带信号以消除两个最低有效比特。
22.根据权利要求20所述的集成电路，其中第二比特压缩电路被附加地设置来限制从滤波电路输出的数字基带信号以消除至少一个最高有效比特。
23.根据权利要求22所述的集成电路，其中第二比特压缩电路被附加地设置来限制从滤波电路输入的数字基带信号以消除最高有效比特。
24.根据权利要求17所述的集成电路，进一步包括被设置于用来在提供给滤波电路之前对数字基带信号进行上采样的上采样电路。
25.根据权利要求24所述的集成电路，其中上采样电路被设置来以至少4倍于数字基带信号的现有采样速率的速率执行上采样。
26.根据权利要求24所述的集成电路，其中上采样电路被设置来对从第一比特压缩电路输出的数字基带信号执行上采样。
27.根据权利要求17所述的集成电路，其中预定的比特数是16比特。
28.根据权利要求17所述的集成电路，其中输入数字基带信号包括多个具有不同增益因子的信道。
29.根据权利要求28所述的集成电路，其中所述多个信道包括至少一个数据信道和至少一个控制信道。
30.根据权利要求28所述的集成电路，其中所述输入数字基带信号符合3GPP标准。
31.根据权利要求17所述的集成电路，其中滤波电路是有限脉冲响应滤波电路。
32.一种射频发射电路，包括：
被设置于用来产生数字基带信号的数字基带集成电路；和
发射器集成电路，所述发射器集成电路是根据权利要求17所述的集成电路，向该发射器集成电路提供由数字基带集成电路产生的数字基带信号。
33.一种包含根据权利要求17所述的集成电路的便携式电子装置。
CN200910133180.XA 2008-04-15 2009-04-15 发射器中的比特压缩 Expired - Fee Related CN101562586B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0806831A GB2459271A (en) 2008-04-15 2008-04-15 Bit reduction in a transmitter, before and after filtering
GB0806831.4 2008-04-15

Publications (2)

Publication Number Publication Date
CN101562586A true CN101562586A (zh) 2009-10-21
CN101562586B CN101562586B (zh) 2014-10-08

Family

ID=39433682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910133180.XA Expired - Fee Related CN101562586B (zh) 2008-04-15 2009-04-15 发射器中的比特压缩

Country Status (3)

Country Link
US (1) US8649459B2 (zh)
CN (1) CN101562586B (zh)
GB (1) GB2459271A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106027058A (zh) * 2016-07-20 2016-10-12 中国科学院上海天文台 数模转换装置及方法
CN114062782A (zh) * 2021-10-21 2022-02-18 中国电子科技集团公司第二十九研究所 适用于宽带射频信号谱估计的2比特采样量化系统及方法
CN114759939A (zh) * 2021-01-08 2022-07-15 海能达通信股份有限公司 一种提高接收机性能的方法、接收机和存储介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986932B1 (en) * 2002-11-19 2011-07-26 National Semiconductor Corporation Fixed point FIR filter with adaptive truncation and clipping and wireless mobile station using same
US10979030B2 (en) * 2017-08-25 2021-04-13 Mediatek Inc. System improving signal handling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1156279A (zh) * 1995-12-29 1997-08-06 汤姆森消费电子有限公司 对称地减少m位数字信号的n个最低有效位的装置
JP2000252794A (ja) * 1999-02-25 2000-09-14 Texas Instr Inc <Ti> ｎビット入力デジタル信号処理システムに必要なハードウェアの最適化方法およびｎビットデジタル信号入力システム
CN1338149A (zh) * 1998-12-14 2002-02-27 高通股份有限公司 低功率可编程数字滤波器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124706A (en) * 1989-09-15 1992-06-23 Wavephore, Inc. Analog to digital and digital to analog signal processors
US20020152250A1 (en) 1999-02-24 2002-10-17 Robert B. Staszewski Finite-impulse-response (fir) filter employing a parallel architecture
US7076513B2 (en) 1998-12-31 2006-07-11 Texas Instruments Incorporated Method and architecture for controlling asymmetry of an LMS adaptation algorithm that controls FIR filter coefficients
US6639531B1 (en) * 2002-09-27 2003-10-28 Cirrus Logic, Inc. Cascaded noise shaping circuits with low out-of-band noise and methods and systems using the same
US20040174528A1 (en) * 2003-01-24 2004-09-09 Ian Humphrey Schemes for computing performance parameters of fiber optic gyroscopes
US7515072B2 (en) * 2003-09-25 2009-04-07 International Rectifier Corporation Method and apparatus for converting PCM to PWM
US7619487B2 (en) * 2007-09-14 2009-11-17 Infineon Technologies Ag Polar modulation without analog filtering
US8503695B2 (en) * 2007-09-28 2013-08-06 Qualcomm Incorporated Suppressing output offset in an audio device
US8204107B2 (en) * 2008-04-09 2012-06-19 National Semiconductor Corporation Bandwidth reduction mechanism for polar modulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1156279A (zh) * 1995-12-29 1997-08-06 汤姆森消费电子有限公司 对称地减少m位数字信号的n个最低有效位的装置
CN1338149A (zh) * 1998-12-14 2002-02-27 高通股份有限公司 低功率可编程数字滤波器
JP2000252794A (ja) * 1999-02-25 2000-09-14 Texas Instr Inc <Ti> ｎビット入力デジタル信号処理システムに必要なハードウェアの最適化方法およびｎビットデジタル信号入力システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HUIRAE CHO ET AL: "《An Efficient Method for Compensating the Truncation DC-Error in a Multi-stage Digital Filter》", 《INTERNATIONAL SYMPOSIUM ON CONUNUNICATIONSAND INFORMATION TECLMOLOGIES 2004 (ISCLT 2004)》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106027058A (zh) * 2016-07-20 2016-10-12 中国科学院上海天文台 数模转换装置及方法
CN114759939A (zh) * 2021-01-08 2022-07-15 海能达通信股份有限公司 一种提高接收机性能的方法、接收机和存储介质
CN114759939B (zh) * 2021-01-08 2023-11-24 海能达通信股份有限公司 一种提高接收机性能的方法、接收机和存储介质
CN114062782A (zh) * 2021-10-21 2022-02-18 中国电子科技集团公司第二十九研究所 适用于宽带射频信号谱估计的2比特采样量化系统及方法
CN114062782B (zh) * 2021-10-21 2023-04-28 中国电子科技集团公司第二十九研究所 适用于宽带射频信号谱估计的2比特采样量化系统及方法

Also Published As

Publication number Publication date
CN101562586B (zh) 2014-10-08
US8649459B2 (en) 2014-02-11
GB0806831D0 (en) 2008-05-14
US20090257513A1 (en) 2009-10-15
GB2459271A (en) 2009-10-21

Similar Documents

Publication Publication Date Title
CA2247890C (en) Hybrid analog/digital method and apparatus for controlling the transmission power level of a radio transceiver
CN1075914C (zh) 编码多路复用无线装置
US7324828B2 (en) Transmission power control method and device
TWI440300B (zh) 基於波形線性之功率放大器增益狀態轉換
EP1195034B1 (en) Power control scheme for maximizing carrier signal-to-noise ratio in multicarrier transmitters
CN101562586B (zh) 发射器中的比特压缩
CN1957575A (zh) 包括数字带通∑－△调制器的全数字式发射器
US9985667B1 (en) Inter-band CA digital transmitter with multi-stage out-of-band noise canceller
CN102752841A (zh) 一种增强无线覆盖的方法、设备及通信系统
US20100150126A1 (en) Method for adjusting transmitter output power
CN1329413A (zh) 无线电通信装置及其发送功率控制方法
WO2002043419A1 (fr) Procede et dispositif d&#39;egalisation du gain faisant appel a une station de base a multiples porteuses a large bande
US6947710B2 (en) Transmitter
CN1160879C (zh) 无线电通信装置及其发送功率控制方法
US10142050B2 (en) Encoding modulation method and transmitter
EP1108285B1 (en) Control of power ratios for in-phase and quadrature channels in a communications system
CN110050411B (zh) 具有转换三元信号对的转换单元的数模转换器
US6728299B2 (en) Transmitter gain control for CDMA signals
Suzuki et al. Radio Channel Configuration by Sub-THz Band Linearizer for 6G Mobile Communication Systems
CN115208324A (zh) 一种数字功率放大器及通信系统
US20140143290A1 (en) Logarithmic gain adjuster
KR20050063185A (ko) 멀티-ｆａ 방식 송신 시스템의 ｐａｒ 개선 방법
KR20050111227A (ko) 다중 캐리어 방식 비동기 이동통신 시스템을 위한 기지국송신기 및 신호 전송 방법
KR20040061249A (ko) 송신 다이버시티 모드에서 두 경로 지원 가능한 기지국시스템 및 데이터 콤바이너 제어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141008

Termination date: 20150415

EXPY Termination of patent right or utility model