CN101562447A - 漏电流防止电路及半导体芯片 - Google Patents

Abstract

本发明提供一种漏电流防止电路及一种半导体芯片。该半导体芯片适用于耦合到一电源端及一输出端，且包含一核心电路、一电阻单元及一单向电流单元。该核心电路耦合于该输出端。该电阻单元耦合于该输出端。该单向电流单元耦合于该电阻单元及该电源端之间，用来在该电源端被供应电力时，允许电流自该电源端导通至该输出端，而在该电源端没有被供应电力时，实质上防止电流自该输出端导通至该电源端。其中，该核心电路、该电阻单元、及该单向电流单元设置于同一半导体基底当中。

Description

漏电流防止电路及半导体芯片

技术领域

本发明是有关于一种漏电流防止电路及一种半导体芯片，特别是指防止提升(pull-up)电阻漏电的一种漏电流防止电路及一种半导体芯片。

背景技术

高清晰度多媒体界面(High Definition Multimedia Interface，HDMI)是一种用于传输未压缩、已加密数字串流的音频/视频连接器界面，可以将多数音频/视频来源(例如：机上盒、蓝光碟片播放机等)耦合到一音频装置及/或视频监视器(例如：数字电视机)。

参阅图1，其显示由多个具有HDMI界面的影音装置所构成的影音系统的示意图。如图1所示，HDMI规格书有规范一消费性电子产品控制(ConsumerElectronics Control，CEC)信号线11，可以用来控制所有耦合到HDMI界面的装置，例如图1中所示的数字摄影机(camcorder)100、数字视频记录器(Digital Video Recorder，DVR)200、游戏机(game console)300、及电视机(TV)400等。

参阅图2，其显示图1中部份装置的详细电路示意图。图2中所示的影音装置12、13可为图1中的影音装置的任二者，其间具有CEC信号线11的连接。一般来说，每一装置12、13包含一电路板121、131及一设置在相对应电路板121、131上的芯片122、132，且每一芯片122、132在输出端123、133以开漏极(open-drain)或类似的方式来驱动CEC信号线11。因此，HDMI规格书建议在每一装置12、13的电路板121、131上设置一个27KΩ的提升电阻124、134，以给定输出端123、133的高电压位准。每一提升电阻124、134的电阻值的偏移比例一般在±5％的范围内。当其中一个装置(例如装置12)没有被供应电力而另一装置(例如装置13)被供应电力时，必须防止电流从装置13经由CEC信号线11及装置12的电阻124泄漏到装置12的电源端126，反之亦然。因此，HDMI规格书建议在每一装置12、13的电路板121、131上设置一与相对应电阻124、134串联的二极管125、135，以限制电流的方向。

如果采用HDMI规格书的建议，必须多准备电阻124、134及二极管125、135这些元件，且二极管125、135的价格也高，会导致每一装置12、13的生产成本较高，而且，每一个二极管125、135在顺向偏压时所产生的电压降不为0，会使相对应电阻124、134的等效电阻值变大，且误差会随着相对应电源端126、136的电压VDD降低而升高。

发明内容

因此，本发明的目的即在提供一种可以降低生产成本及消除电压降的漏电流防止电路。

于是，本发明漏电流防止电路适用于耦合到一电源端及一输出端，且包含一开关单元及一偏压产生单元。该开关单元包括一P型晶体管。该P型晶体管包括一耦合到该电源端的第一端、一耦合到该输出端的第二端、一栅极及一基极。该偏压产生单元输出一偏置电压到该P型晶体管的基极，并在该电源端被供应电力时，使该偏置电压实质上等于该电源端的电压，而在该电源端没有被供应电力时，使该偏置电压实质上等于该输出端的电压。

而本发明的另一目的即在提供一种可以降低生产成本的半导体芯片。

于是，本发明半导体芯片适用于耦合到一电源端及一输出端，且包含一核心电路、一电阻单元及一单向电流单元。该核心电路耦合于该输出端。该电阻单元耦合于该输出端。该单向电流单元耦合于该电阻单元及该电源端之间，用来在该电源端被供应电力时，允许电流自该电源端导通至该输出端，而在该电源端没有被供应电力时，实质上防止电流自该输出端导通至该电源端。其中，该核心电路、该电阻单元、及该单向电流单元设置于同一半导体基底当中。

附图说明

图1是一示意图，说明由多个具有HDMI界面的影音装置所构成的影音系统；

图2是一电路示意图，说明公知如何防止漏电流；

图3是一电路示意图，说明本发明漏电流防止电路的第一实施例；

图4是一电路示意图，说明本发明漏电流防止电路的第二实施例；

图5是一电路示意图，说明第二实施例的工作原理；

图6是一电路示意图，说明第二实施例的一偏压产生单元；

图7是一电路示意图，说明第二实施例的一开关单元；

图8是一电路示意图，说明第二实施例的一可变电阻单元的第一实施例；及

图9是一电路示意图，说明第二实施例的可变电阻单元的第二实施例。

图中标号说明如下：(用于台湾文本)

100 数字摄影机

200 数字录放影机

300 游戏机

400 电视机

11  CEC信号线

12、13  影音装置

121、131  电路板

122、132  芯片

123、133  输出端

124、134  提升电阻

125、235  二极管

126、136  电源端

2 漏电流防止电路

21  提升电阻

22  二极管

3 电路板

30  芯片

31  输出端

32  核心芯片

4 电源端

5 漏电流防止电路

51  偏压产生单元

511～513 PMOS

514～515 NMOS

516～518 电阻

53  开关单元

531～534 PMOS

535～537 NMOS

538～541 电阻

55、55’ 可变电阻单元

551  开关

552  电阻

553  开关

554  电阻

6 电路板

60  芯片

61  输出端

62  核心电路

7 电源端

8 接地端

9 PMOS

91、92  结型二极管

具体实施方式

有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图式的二个实施例的详细说明中，将可清楚地呈现。此外，虽然本发明以HDMI界面中的CEC信号输出端为例来进行说明，但是本领域技术人员应可理解，本发明的应用领域并不以此为限，其他于影音界面中以开漏极或是类似开漏极方式输出信号的低速信号传输规格，例如DVI、DisplayPort、UDI等影音界面，均可采用本发明的技术。

参阅图3，其显示依据本发明第一实施例所示的漏电流防止电路2的电路示意图。漏电流防止电路2是内建在一芯片30中，且耦合到一电源端4及一输出端31。芯片30是设置在一电路板3上，且包括一耦合到输出端31的核心电路32。漏电流防止电路2包含一提升电阻21及一个二极管22。二极管22的阳极耦合到电源端4，而其阴极经由提升电阻21耦合到输出端31，藉由内建于芯片30中的二极管22，则当芯片30或组装有芯片30的影音装置关闭电源时(此时电源端4的电压VDD等于0)，由于二极管22处于逆向偏压(reverse biased)的状态，位于CEC信号线上的信号将不会透过内建于芯片30的提升电阻21产生漏电流至电源端4。在此须注意的是，由于半导体制程偏移，提升电阻21的电阻值的偏移比例一般在±20％的范围内。可以通过调整半导体制程来缩小提升电阻21的电阻值的偏移比例到±5％的范围内，以使提升电阻21具有较精确的电阻值。

本实施例通过将提升电阻21及二极管22内建在芯片30中，不需要多准备电阻及二极管这些元件，可以降低生产成本，但是，二极管22在顺向偏压时所产生的电压降会影响提升电阻21的等效电阻值的问题仍然存在。此外，于上述实施例中虽然以内建于芯片30中的二极管22为例说明，但是本发明并不以此为限，其他能够等效达到二极管逆向偏压效果以避免漏电流产生的内建于芯片中的半导体电路元件或电路组态，也属于本发明保护范围，以下所将描述的本发明的第二实施例即为一例。

参阅图4，其显示依据本发明第二实施例所示的漏电流防止电路5的电路示意图。漏电流防止电路5是内建在一芯片60中，且耦合到一电源端7、一接地端8及一输出端61。芯片60是设置在一电路板6上，且包括一耦合到输出端61的核心电路。漏电流防止电路5包含一偏压产生单元51、一开关单元53、及一可变电阻单元55。在详细说明这些单元51、53、55之前，以下将先说明本实施例的工作原理。

参阅图5，其显示本发明第二实施例的漏电流防止电路5的工作原理。一典型的P型金属氧化物半导体(PMOS)9的剖面图如图5(a)所示，而如图5(b)所示，PMOS 9包括一耦合到电源端7的源极S、一耦合到输出端61的漏极D、一栅极G及一基极B(bulk/body，于图中的PMOS的情形下即N型井)。于一般正常操作时，会希望使PMOS 9的基极B与源极S等电位(图中以耦合在一起来表示)，以消除PMOS 9的基体效应(body effect)。然而，当电源端7没有被供应电力时(此时电源端7的电压VDD等于0)，即便PMOS 9不导通，电流仍可能从输出端61经由PMOS 9的漏极D与基极B之间的寄生结型二极管91(此时为顺向偏压)泄漏到电源端7。如图5(c)所示，在这种情况下，如果使PMOS 9的基极B与漏极D等电位(图中以耦合在一起来表示)，则电流将无法从输出端61经由PMOS 9的基极B与源极S之间的寄生结型二极管92(此时为逆向偏压)泄漏到电源端7。因此，若将图3中的二极管22替换成PMOS 9，并于电源端4被供应电力时，使PMOS 9操作于基极B与电源端4等电位，将可以消除PMOS 9的基体效应；而于电源端4没有被供应电力时，使PMOS 9不导通，并使PMOS 9操作于基极B与输出端31等电位，则可以防止漏电流。此外，又由于PMOS 9在导通时所产生的电压降非常接近0(远小于二极管22在顺向偏压时所产生的电压降)，则将二极管22替换成PMOS 9亦可以消除二极管22在顺向偏压时所产生的电压降对提升电阻21的等效电阻值的影响。

在了解如图5中针对本实施例的工作原理的说明之后，接下来详细说明偏压产生单元51、开关单元53及可变电阻单元55是如何实现的。由于MOS原本作为源极S的端点及原本作为漏极D的端点可能随着电压变化而分别转换作为漏极D与源极S，为了避免混淆，在以下描述电路耦合关系时，分别改用第一端T1及第二端T2来表示，当第一端T1作为源极S时，第二端T2则作为漏极D，而当第一端T1作为漏极D时，第二端T2则作为源极S。

参阅图6，其显示图4中所示的偏压产生单元51的电路示意图。偏压产生单元51输出一偏置电压VBIAS，并在电源端7被供应电力时，使偏置电压VBIAS实质上等于电源端7的电压VDD，而在电源端7没有被供应电力时，使偏置电压VBIAS实质上等于输出端61的电压。偏压产生单元51包括一第一PMOS 511、一第二PMOS 512、一第三PMOS 513、一第一N型金属氧化物半导体(NMOS)514、一第二NMOS 515、一第一电阻516、一第二电阻517及一第三电阻518。

第一PMOS 511包括一耦合到输出端61的第一端T1、一耦合到输出偏置电压VBIAS的节点的第二端T2、一经由第一电阻516耦合到电源端7的栅极G、及一耦合到偏置电压VBIAS的基极B。第二PMOS 512包括一耦合到电源端7的第一端T1、一耦合到输出偏置电压VBIAS的节点的第二端T2、一栅极G、及一耦合到偏置电压VBIAS的基极B。第三PMOS 513包括一耦合到输出端61的第一端T1、一耦合到第二PMOS 512的栅极G的第二端T2、一经由第二电阻517耦合到电源端7的栅极G，及一耦合到偏置电压VBIAS的基极B。第一NMOS 514包括一第一端T1、一耦合到第二PMOS 512的栅极G的第二端T2、一经由第三电阻518耦合到电源端7的栅极G，及一耦合到接地端8的基极B。第二NMOS 515包括一耦合到接地端8的第一端T1、一耦合到第一NMOS 514的第一端T1的第二端T2、一接收一偏置电压控制信号(来自核心电路62)的栅极G，及一耦合到接地端8的基极B。

当电源端7被供应电力(此时电源端7的电压VDD大于0)且输出端61的电压不大于电源端7的电压VDD时，第三PMOS 513不导通，而第一NOMS 514导通，如果偏置电压控制信号使第二NMOS 515导通，则接地端8的电压会被传递到第二PMOS 512的栅极G，以使第二PMOS 512导通，而由于此时第一PMOS 511不导通，最后将导致偏置电压VBIAS等于电源端7的电压VDD。当电源端7没有被供应电力(此时电源端7的电压VDD等于0)且输出端61的电压大于电源端7的电压VDD时，第三PMOS 513导通，而第一NOMS 514不导通，输出端61的电压会被传递到第二PMOS 512的栅极G，以使第二PMOS 512不导通，而由于此时第一PMOS 511导通，最后将导致偏置电压VBIAS等于输出端61的电压，此时，由于没有从输出端61到电源端7及接地端8的电流路径，可以防止漏电流的发生。

值得注意的是，第一至第三电阻516～518是选择性的(optional)，是为了防止MOS 511、513、514在静电放电(Electrical Static Discharge，ESD)期间受损而加上的，在不需要考虑ESD的情况下，可以移除这些电阻516～518，此时，MOS 511、513、514的栅极G都耦合到电源端7。第二NMOS515及偏置电压控制信号也是选择性的，是为了共用输出端61而加上的，或者为了在电源端7被供应电力且输出端61电压大于电源端7的电压时防止电流从输出端61逆流到电源端7而加上的，在其它情况下，可以移除第二NMOS515及偏置电压控制信号，此时，该第一NMOS 514的第一端T1耦合到接地端8。

参阅图7，开关单元53包括一第四PMOS 531、一第五PMOS 532、一第六PMOS 533、一第七PMOS 534、一第三NMOS 535、一第四NMOS 536、一第五NMOS 537、一第四电阻538、一第五电阻539、一第六电阻540及一第七电阻541。其中特别需要注意的是，第四PMOS 531取代了图3中二极管22的位置而发挥了同样的功能，亦即于电源端7未被供应电力时不会产生自输出端61至电源端7的漏电流现象。

第四PMOS 531包括一耦合到电源端7的第一端T1、一耦合到可变电阻单元55的第二端T2、一栅极G、及一接收偏置电压VBIAS的基极B。第五PMOS 532包括一接收一切换控制信号(来自核心电路62)的第一端T1、一耦合到第四PMOS 531的栅极G的第二端T2、一栅极G、及一接收偏置电压VBIAS的基极B。第六PMOS 533包括一耦合到输出端61的第一端T1、一耦合到第四PMOS 531的栅极G的第二端T2、一经由第四电阻538耦合到电源端7的栅极G、及一接收偏置电压VBIAS的基极B。第七PMOS 534包括一耦合到输出端61的第一端T1、一耦合到第五PMOS 532的栅极G的第二端T2、一经由第五电阻539耦合到电源端7的栅极G、及一接收偏置电压VBIAS的基极B。第三NMOS 535包括一接收切换控制信号的第一端T1、一耦合到第四PMOS 531的栅极G的第二端T2、一经由第六电阻540耦合到电源端7的栅极G、及一耦合到接地端8的基极B。第四NMOS 536包括一第一端T1、一耦合到第五PMOS 532的栅极G的第二端T2、一经由第七电阻541耦合到电源端7的栅极G、及一耦合到接地端8的基极B。第五NMOS 537包括一耦合到接地端8的第一端T1、一耦合到第四NMOS 536的第一端T1的第二端T2、一接收一输出致能信号(来自核心电路62)的栅极G、及一耦合到接地端8的基极B。

当电源端7被供应电力(此时电源端7的电压VDD大于0)且输出端61的电压不大于电源端7的电压VDD时，第七PMOS 534不导通，而第四NOMS 536导通，如果输出致能信号使第五NMOS 537导通，则接地端8的电压会被传递到第五PMOS 532的栅极G，以使第五PMOS 532导通，此时同时第三NMOS 535导通，而第六PMOS 533不导通，则切换控制信号会被传递到第四PMOS 531的栅极G，以控制第四PMOS 531是否导通。当电源端7没有被供应电力(此时电源端7的电压VDD等于0)且输出端61的电压大于电源端7的电压VDD时，第七PMOS 534导通，而第四NMOS 536不导通，输出端61的电压会被传递到第五PMOS 532的栅极G，以使第五PMOS 532不导通，且此时第三NMOS 535亦不导通，而第六PMOS 533导通，输出端61的电压会被传递到第四PMOS 531的栅极G，以使第四PMOS531不导通，此时，由于没有从输出端61到电源端7、接地端8及切换控制信号的电流路径，可以防止漏电流。

值得注意的是，第四至第七电阻538～541是选择性的，是为了防止MOS533～536在ESD期间受损而加上的，在不需要考虑ESD的情况下，可以移除这些电阻538～541，此时，MOS 533～536的栅极G都耦合到电源端7。第五NMOS 537及输出致能信号也是选择性的，是为了共用输出端61而加上的，或者为了在电源端7被供应电力且输出端61电压大于电源端7的电压时防止电流从输出端61逆流到电源端7而加上的，在其它情况下，可以移除第五NMOS 537及输出致能信号，此时，第四NMOS 536的第一端T1耦合到接地端8。切换控制信号用于控制可变电阻单元55是否作为一提升电阻，在切换控制信号使第四PMOS 531导通时，可变电阻单元55可以给定输出端61的高电压位准，而在切换控制信号使第四PMOS 531不导通时，可变电阻单元55没有作用。

参阅图8及图9，可变电阻单元55、55’包括复数开关551、553及复数电阻552、554。在本实施例中，每一开关551、553是以一PMOS来实现，且每一PMOS包括一接收偏置电压VBIAS的基极。开关551、553可被控制，以改变电阻552、554的耦合状态，进而改变可变电阻单元55的电阻值。因此，即便电阻552、554的电阻值随着半导体制程偏移而改变，仍可以通过控制开关551、553，使可变电阻单元55的电阻值达到预设的电阻值。

值得注意的是，在图8中，可变电阻单元55是以串联的方式来实现，而在图9中，可变电阻单元55是以并联的方式来实现，但在其它实施例中，可变电阻单元55也能以串并联组合的方式来实现，且这些实现方式是本领域普通技术人员公知的，此处将不多加说明。

综上所述，本实施例是内建在芯片60中，可以降低生产成本；并利用开关单元53的第四PMOS 531来取代图1中的二极管125、135，可以消除电压降；且在电源端7没有被供应电力时，使偏压产生单元51、开关单元53及可变电阻单元55中每一PMOS的基极与输出端61等电位，再配合适当地设定这些单元51、53、55中每一MOS的导通/不导通状态，可以防止漏电流；再者，图8及图9中的可变电阻单元55、55’亦提供内建于芯片的电阻单元能够精准校正(calibration)的能力。因此，确实可以达到本发明的目的。

本发明也提供一种半导体芯片(例如：图3中的芯片30，或图4中的芯片60)，包含一核心电路(例如：图3中的核心电路32，或图4中的核心电路62)、一电阻单元(例如：图3中的提升电阻21，或图4中的可变电阻单元55)及一单向电流单元(例如：图3中的二极管22，或图4中的偏压产生单元51及开关单元53)。核心电路、电阻单元及单向电流单元是设置在同一半导体基底中。

以上所述的仅是本发明的实施例而已，应当不能以此限定本发明实施的范围，即只要依权利要求及发明说明内容所作的简单的等效变化与修饰，都仍属本发明专利涵盖的范围内。

Claims (12)

1.一种漏电流防止电路，适用于耦合到一电源端及一输出端，且包含：

一开关单元，包括：

一P型晶体管，包括一耦合到该电源端的第一端、一耦合到该输出端的第二端、一栅极、及一基极；及

一偏压产生单元，输出一偏置电压到该P型晶体管的基极，并在该电源端被供应电力时，使该偏置电压实质上等于该电源端的电压，而在该电源端没有被供应电力时，使该偏置电压实质上等于该输出端的电压。

2.如权利要求1所述的漏电流防止电路，适用于更耦合到一接地端，其中，该偏压产生单元包括：

一第一P型晶体管，包括一耦合到该输出端的第一端、一耦合到输出该偏置电压的节点的第二端、一耦合到该电源端的栅极，及一接收该偏置电压的基极；

一第二P型晶体管，包括一耦合到该电源端的第一端、一耦合到输出该偏置电压的节点的第二端、一栅极，及一接收该偏置电压的基极；

一第三P型晶体管，包括一耦合到该输出端的第一端、一耦合到该第二P型晶体管的栅极的第二端、一耦合到该电源端的栅极，及一接收该偏置电压的基极；及

一第一N型晶体管，包括一耦合到该接地端的第一端、一耦合到该第二P型晶体管的栅极的第二端、一耦合到该电源端的栅极，及一耦合到该接地端的基极。

3.如权利要求1所述的漏电流防止电路，其中，该开关单元在该电源端被供应电力时，传递一切换控制信号到该P型晶体管的栅极，而在该电源端没有被供应电力时，传递该输出端的电压到该P型晶体管的栅极。

4.如权利要求3所述的漏电流防止电路，适用于更耦合到一接地端，其中，该开关单元更包括：

一第五P型晶体管，包括一接收该切换控制信号的第一端、一耦合到该P型晶体管的栅极的第二端、一栅极，及一接收该偏置电压的基极；

一第六P型晶体管，包括一耦合到该输出端的第一端、一耦合到该P型晶体管的栅极的第二端、一耦合到该电源端的栅极，及一接收该偏置电压的基极；

一第七P型晶体管，包括一耦合到该输出端的第一端、一耦合到该第五P型晶体管的栅极的第二端、一耦合到该电源端的栅极，及一接收该偏置电压的基极；

一第三N型晶体管，包括一接收该切换控制信号的第一端、一耦合到该P型晶体管的栅极的第二端、一耦合到该电源端的栅极，及一耦合到该接地端的基极；及

一第四N型晶体管，包括一耦合到该接地端的第一端、一耦合到该第五P型晶体管的栅极的第二端、一耦合到该电源端的栅极，及一耦合到该接地端的基极。

5.如权利要求1所述的漏电流防止电路，更包含一耦合在该P型晶体管的第二端及该输出端之间的电阻单元。

6.如权利要求1所述的漏电流防止电路，更包含一耦合在该P型晶体管的第二端及该输出端之间的可变电阻单元。

7.一种半导体芯片，适用于耦合到一电源端及一输出端，且包含：

一核心电路，耦合于该输出端；

一电阻单元，耦合于该输出端；以及

一单向电流单元，耦合于该电阻单元及该电源端之间，用来在该电源端被供应电力时，允许电流自该电源端导通至该输出端，而在该电源端没有被供应电力时，实质上防止电流自该输出端导通至该电源端；

其中，该核心电路、该电阻单元、及该单向电流单元设置于同一半导体基底当中。

8.如权利要求7所述的半导体芯片，其中，该单向电流单元包括一个二极管，该二极管具有一耦合到该电源端的阳极，及一耦合到该电阻单元的阴极。

9.如权利要求7所述的半导体芯片，其中，该单向电流单元包括：

一开关单元，包括：

一P型晶体管，包括一耦合到该电源端的第一端、一耦合到该电阻单元的第二端、一栅极、及一基极；及

一偏压产生单元，输出一偏置电压到该P型晶体管的基极，并在该电源端被供应电力时，使该偏置电压实质上等于该电源端的电压，而在该电源端没有被供应电力时，使该偏置电压实质上等于该输出端的电压。

10.如权利要求9所述的半导体芯片，适用于更耦合到一接地端，其中，该偏压产生单元包括：

一第一P型晶体管，包括一耦合到该输出端的第一端、一耦合到输出该偏置电压的节点的第二端、一耦合到该电源端的栅极，及一接收该偏置电压的基极；

一第二P型晶体管，包括一耦合到该电源端的第一端、一耦合到输出该偏置电压的节点的第二端、一栅极，及一接收该偏置电压的基极；

一第三P型晶体管，包括一耦合到该输出端的第一端、一耦合到该第二P型晶体管的栅极的第二端、一耦合到该电源端的栅极，及一接收该偏置电压的基极；及

一第一N型晶体管，包括一耦合到该接地端的第一端、一耦合到该第二P型晶体管的栅极的第二端、一耦合到该电源端的栅极，及一耦合到该接地端的基极。

11.如权利要求9所述的半导体芯片，其中，该核心电路更输出一切换控制信号，该开关单元在该电源端被供应电力时，传递该切换控制信号到该P型晶体管的栅极，而在该电源端没有被供应电力时，传递该输出端的电压到该P型晶体管的栅极。

12.如权利要求11所述的半导体芯片，适用于更耦合到一接地端，其中，该开关单元更包括：

一第五P型晶体管，包括一接收该切换控制信号的第一端、一耦合到该P型晶体管的栅极的第二端、一栅极，及一接收该偏置电压的基极；

一第六P型晶体管，包括一耦合到该输出端的第一端、一耦合到该P型晶体管的栅极的第二端、一耦合到该电源端的栅极，及一接收该偏置电压的基极；

一第七P型晶体管，包括一耦合到该输出端的第一端、一耦合到该第五P型晶体管的栅极的第二端、一耦合到该电源端的栅极，及一接收该偏置电压的基极；

一第三N型晶体管，包括一接收该切换控制信号的第一端、一耦合到该P型晶体管的栅极的第二端、一耦合到该电源端的栅极，及一耦合到该接地端的基极；及

一第四N型晶体管，包括一耦合到该接地端的第一端、一耦合到该第五P型晶体管的栅极的第二端、一耦合到该电源端的栅极，及一耦合到该接地端的基极。

Images