CN101556918A - 提高半导体图形分辨率的方法 - Google Patents
提高半导体图形分辨率的方法 Download PDFInfo
- Publication number
- CN101556918A CN101556918A CNA2008100891602A CN200810089160A CN101556918A CN 101556918 A CN101556918 A CN 101556918A CN A2008100891602 A CNA2008100891602 A CN A2008100891602A CN 200810089160 A CN200810089160 A CN 200810089160A CN 101556918 A CN101556918 A CN 101556918A
- Authority
- CN
- China
- Prior art keywords
- implantation region
- semiconductor
- layer
- ion
- etch layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提出一种提高半导体图形分辨率的方法，通过至少两次离子斜向入射的程序来提高微影制程的分辨率，该方法包括以下步骤：提供一半导体基层，其上具有一保护层、一第一蚀刻层以及一光阻层；去除该光阻层的一部分形成一开口，露出该第一蚀刻层的槽底部分；将一第一离子以一第一入射角度植入该槽底部分的一第一植入区，且该第一入射角度介于0到90度之间；以及将一第二离子以一第二入射角度植入该槽底部分的一第二植入区，其中该第二入射角度介于0到90度之间，且该第二植入区与该第一植入区不相邻。
Description
技术领域
本发明涉及一种提高图形分辨率的方法，尤其涉及一种使用于半导体制程中提高图形分辨率的方法。
背景技术
近年来随着电子消费性产品在体积与性能上的要求，半导体制程与组件也越来越往小尺度的方向发展。为了大幅增加半导体的制作精密度与降低制造尺度，在半导体制造过程中的微影制程占了举足轻重的地位，若能进一步的提高微影制程的分辨率，即降低其分辨率系数k1，则可使后续的制程的特征尺度变的更小，从而得到更精密更小型化的产品。
近年来由于准分子激光光源的发展，微影技术分辨率已经推进至100nm的阶段，甚至其节点特征尺度进一步达到45nm的要求，然而当进一步的将微影技术的分辨率降低至0.25nm甚至次0.25nm以下时，由于光学性质，例如一般使用的黄光制程波长的限制，现有的光学微影技术将无法满足。
为改进上述现有微影技术的不足，同时进一步提高半导体微影制程的图形分辨率，本发明提出一种提高半导体图形分辨率的方法。
发明内容
本发明提出一种提高半导体图形分辨率的方法，通过至少一次离子斜向入射的程序，来提高半导体微影制程的分辨率。
根据本发明的构想，提出一种提高图形分辨率的方法，包括以下步骤：
(A)提供一半导体基层，其上具有一保护层、一第一蚀刻层以及一光阻层；
(B)去除该光阻层的一部分形成一开口，露出该第一蚀刻层的一槽底部分；
(C)将一第一离子以一第一入射角度植入该槽底部分的一第一植入区，且该第一入射角度介于0到90度之间；以及
(D)将一第二离子以一第二入射角度植入该槽底部分的一第二植入区，其中该第二入射角度介于0到90度之间，且该第二植入区与该第一植入区不相邻。
进一步地，本发明所述的提高图形分辨率的方法，还包括：
(E)去除所有的该光阻层；以及
(F)将该第一蚀刻层不为第一植入区与第二植入区的部分去除。
进一步地，本发明所述的提高图形分辨率的方法，其中该半导体基层包括一底层和一第二蚀刻层，该第二蚀刻层位于该底层上方，该提高图形分辨率的方法还包括以下步骤：
(G)在该第一植入区与该第二植入区上方形成一绝缘层；以及
(H)去除不为该第一植入区与该第二植入区所覆盖的保护层和不为该第一植入区与该第二植入区所覆盖的第二蚀刻层。
进一步地，本发明所述的提高图形分辨率的方法，其中步骤(F)是通过湿蚀刻方式来实现的，步骤(G)是通过氧化作用来形成该保护层的，步骤(H)是通过干蚀刻方式来实现的。
进一步地，本发明所述的提高图形分辨率的方法，其中该第一植入区与该第二植入区具有相同的表面宽度。
进一步地，本发明所述的提高图形分辨率的方法，其中步骤(B)中该第一蚀刻层位于剩余的该光阻层下方的部分为一覆盖区，而该槽底部分的表面宽度为该覆盖区表面宽度的三倍。
进一步地，本发明所述的提高图形分辨率的方法，其中步骤(D)中所述的第一蚀刻层位于该第一植入区与该第二植入区间的部分为一保留区，且第一植入区、第二植入区、覆盖区以及保留区均具有相同的表面宽度。
进一步地，本发明所述的提高图形分辨率的方法，其中光阻层厚度为154nm，第一蚀刻层厚度为15nm，保护层厚度为3nm，第二蚀刻层厚度为95nm，且第一入射角度与第二入射角度分别位于第一蚀刻层的法线的两侧。
进一步地，本发明所述的提高图形分辨率的方法，其中光阻层还包括一抗反射涂布，位于该光阻层与第一蚀刻层之间。
进一步地，本发明所述的提高图形分辨率的方法，其中该离子为磷离子，或/和砷离子，或/和钝气离子。
根据本发明的构想，提出另一种提高图形分辨率的方法，包括以下步骤：
(A)提供一半导体基层，其上具有一保护层、一第一蚀刻层以及一光阻层；
(B)去除该光阻层的一部分形成一开口，露出该第一蚀刻层的槽底部分；以及
(C)将至少一离子以至少一入射角度植入该第一蚀刻层的槽底部分的至少一植入区。
进一步地，本发明所述的提高图形分辨率的方法，还包括：
(D)去除所有的该光阻层；以及
(E)将该第一蚀刻层的植入区以外的部分去除。
进一步地，本发明所述的提高图形分辨率的方法，其中该半导体基层包括一底层和一第二蚀刻层，该第二蚀刻层位于该底层上方，该提高图形分辨率的方法还包括以下步骤：
(E)在植入区上方形成一绝缘层；以及
(F)去除不为各植入区所覆盖的保护层和不为各植入区所覆盖的第二蚀刻层。
进一步地，本发明所述的提高图形分辨率的方法，其中各植入区具有相同的表面宽度。
进一步地，本发明所述的提高图形分辨率的方法，其中步骤(B)中该第一蚀刻层位于剩余的该光阻层下方的部分为一覆盖区，而该槽底部分的表面宽度为该覆盖区的表面宽度的三倍。
进一步地，本发明所述的提高图形分辨率的方法，其中各植入区均与该覆盖区具有相同的表面宽度。
进一步地，本发明所述的提高图形分辨率的方法，其中该光阻层还包括一抗反射涂布，位于该光阻层与该第一蚀刻层之间，其中该抗反射涂布厚度最好为44nm。
根据本发明的构想，提出一种半导体图形结构，包括一基层、一保护层、一第一蚀刻层与至少一光阻墙；其中该保护层位于该基层上方；该第一蚀刻层位于该保护层上方；该光阻墙分布于该第一蚀刻层上方而形成一沟槽结构，该沟槽结构具有一底部，该底部露出该第一蚀刻层的一槽底部分，其中该槽底部分具有一掺杂区，该掺杂区系由至少一离子以至少一斜向入射角度而植入产生。
进一步地，本发明所述的半导体图形结构，其中该掺杂区包括一第一掺杂区与一第二掺杂区，该第一掺杂区与该第二掺杂区是通过至少一离子分别经不同的入射角度植入而产生的，且该第一掺杂区与该第二掺杂区水平分布于该槽底部分且彼此不相邻。
进一步地，本发明所述的半导体图形结构，其中该第一掺杂区与该第二掺杂区具有相同的表面宽度。
进一步地，本发明所述的半导体图形结构，其中该光阻墙底部宽度为该槽底部分宽度的三分之一。
进一步地，本发明所述的半导体图形结构，其中该光阻墙底部宽度、该第一掺杂区的表面宽度和该第二掺杂区的表面宽度三者相同。
进一步地，本发明所述的半导体图形结构，其中该基层包括一底层与一第二蚀刻层，该光阻层下方具有一抗反射涂布。
进一步地，本发明所述的半导体图形结构，其中该底层为一硅底层，该第一蚀刻层和第二蚀刻层为一多晶硅所组成，该保护层为一氮化硅所组成。
进一步地，本发明所述的半导体图形结构，其中该被植入的离子为磷离子，或砷离子，或钝气离子。
附图说明
图1为本发明提高图形分辨率的方法的实施流程示意图。
图2为图1所示的实施流程中初始结构剖面示意图。
图3为图1所示的实施流程中沟槽结构剖面示意图。
图4为图1所示的实施流程中离子斜向植入结构剖面示意图。
图5为图1所示的实施流程中第一蚀刻结构剖面示意图。
图6为图1所示的实施流程中绝缘结构剖面示意图。
图7为图1所示的实施流程中第二蚀刻结构剖面示意图。
具体实施方式
下面结合附图及实施例对发明的方法进一步作详细介绍。
图1所示为本发明提高图形分辨率的方法的实施流程示意图，包括以下步骤：
步骤S100：执行一微影程序，在一半导体基层和蚀刻层上形成一光阻图案结构，该光阻图案结构包括沟槽结构与光阻墙；
步骤S110：执行至少两次的离子斜向植入程序，在沟槽底部的第一蚀刻层形成不相连的离子植入区；
步骤S120：执行一第一移除制程，移除光阻层并去除第一蚀刻层中不为离子植入区的部分；
步骤S130：执行一氧化程序，在保留离子植入区表面形成一绝缘层；
步骤S140：执行一第二移除制程，以步骤S130所形成的绝缘层为硬屏蔽，去除部分保护层及部分第二蚀刻层，从而得到更高分辨率的表面图案。
更详细的实施方式参照图2至图7所示。
图2所示为图1所示的实施流程中初始结构剖面示意图。其中一半导体基层11包括一底层111与一第二蚀刻层112，其上方具有一保护层13，保护层13上方具有一第一蚀刻层14，第一蚀刻层14上方则具有一光阻层16，该光阻层16包括一光阻161及一抗反射涂布(BARC)162。该抗反射涂布162位于该光阻层16下方与第一蚀刻层14之间。
在目前一些半导体常用的领域中，该底层111通常可以为一硅底层；该第一蚀刻层14与该第二蚀刻层112可以为一多晶硅(polysilicon)所组成；而该保护层13可以为氮化硅(SiN)所组成，其目的在于防止植入的离子渗入第二蚀刻层。
接下来，通过一微影程序去除部分的光阻层16，形成一沟槽结构如图3所表示。图3所示为图1所示的实施流程中沟槽结构剖面示意图。在图3中，该沟槽结构包括由光阻161及BRAC 162所构成的光阻墙165与一开口部21，光阻161及BRAC 162为蚀刻该光阻层16后的残余部分；该第一蚀刻层14位于开口部21的部分为一槽底部141，位于光阻墙165下方的部分为一光阻覆盖部142。
然后，进行至少两次的离子植入制程。图4所示为图1所示的实施流程中离子斜向植入结构剖面示意图。在图4中，首先执行一第一离子植入制程(A1)，将一第一离子31以一倾斜入射角度a植入槽底部141形成第一植入区1411，该倾斜入射角度a是与该第一蚀刻层14表面的法线n相交的角度，由于该第一离子31是以倾斜的角度入射，部分的离子将被光阻墙165阻隔，导致不能完全的植入第一蚀刻层14的槽底部141，可以通过妥善的控制光阻墙165的高度与该倾斜入射角度a，而使第一离子仅植入部份的第一蚀刻层14以形成第一植入区1411。同理，接下来执行一第二离子植入制程(A2)，将一第二离子32以一倾斜入射角度b植入槽底部141形成第二植入区1412，该倾斜入射角度b是与该第一蚀刻层14表面的法线n相交的角度。该第一离子31和第二离子32可以为相同或不同的离子种类，而该第二植入区1412与该第一植入区1411不相邻，其间具有一保留区1413，该保留区1413未植入任何离子。然后，分别去除该光阻墙165与该第一蚀刻层14中未经离子植入的部分-即该覆盖区142与保留区1413，而留下该经离子掺杂的第一植入区1411与第二植入区1412，并暴露部分保护层13的表面，如图5所表示。光阻墙165的去除方式可使用传统的蚀刻或化学机械研磨(CMP)方式去除，而覆盖区142和保留区1413则同样可利用蚀刻方式去除。图5即为图1所示的实施流程中第一蚀刻结构剖面示意图。
在上述实施例中，可取该开口部21的宽度L为该光阻墙165宽度S的三倍，而在第一离子植入制程31与第二离子植入制程32中，取该第一倾斜入射角度与该第二倾斜入射角度系分别位于法线n的两侧，通过妥善控制光阻层的高度H与离子植入的斜向入射角度a及b，可使第一植入区1411的表面宽度L1与第二植入区1412的表面宽度L2及保留区1413的表面宽度L3三者相同，同时也与该光阻墙165的宽度S相同。在经第一蚀刻后，该第一植入区141与该第一植入区142形成十分规则的等距分布，从而大幅的提高了后续制程的图形分辨率并扩大了其应用领域。
接下来，请参考图6，在第一植入区1411与第二植入区1412上方形成一绝缘层18，一般可利用一氧化(oxidation)程序，形成例如是二氧化硅(SiO2)的绝缘层18。
接下来请参考图7，利用绝缘层18为一硬屏蔽，去除部分保护层13与部分第二蚀刻层112。该去除方式可以使用一干蚀刻方式。通过以上的程序，即可在底层111上形成比图3中原有的光阻图形更为精细的图形。
该第一蚀刻层14与该第二蚀刻层112并不需要采用相同的材料组成，只要在植入一离子的部分与未植入一离子的部分具有不同的蚀刻选择比，均可作为第一蚀刻层14的材料；而只要与该覆盖绝缘层18的第一蚀刻层14具有不同的蚀刻选择比，则均可作为该第二蚀刻层112的材料。
在上述实施例中，该光阻层16厚度可选取约为154nm左右，其中包括下方抗反射涂布162的厚度约为44nm，该第一蚀刻层14厚度可选取约为15nm左右，该保护层13厚度可选取约为3nm左右，该第二蚀刻层112厚度可选取约为95nm左右，通过上述组合，可以得到良好的制程控制与产品良率结果。
综合以上描述，本案确实提供一提高图形分辨率的方法，同时利用现有的制程设备即可有效实施，进一步提高了半导体微影制程的图形分辨率。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1、一种提高半导体图形分辨率的方法，其特征在于，包括以下步骤：
(A)提供半导体基层，其上具有保护层、第一蚀刻层以及光阻层；
(B)图案化该光阻层以形成开口，并露出部分该第一蚀刻层；
(C)将第一离子以第一入射角度植入露出的该第一蚀刻层，形成第一植入区；以及
(D)将第二离子以第二入射角度植入露出的该第一蚀刻层以形成第二植入区，其中该第二植入区与该第一植入区不相邻，且该第一入射角独立于该第二入射角。
2、根据权利要求1所述的提高半导体图形分辨率的方法，其特征在于，该半导体基层包括底层和第二蚀刻层，该第二蚀刻层位于该底层上方。
3、根据权利要求2所述的提高半导体图形分辨率的方法，其特征在于，还包括：
(E)去除该光阻层；以及
(F)移除该第一蚀刻层中该第一植入区与该第二植入区之外的部分，并暴露部分该保护层。
4、根据权利要求3所述的提高半导体图形分辨率的方法，其特征在于，还包括以下步骤：
(G)在该第一植入区与该第二植入区形成一绝缘层；以及
(H)去除部分的该保护层及该第二蚀刻层。
5、根据权利要求4所述的提高半导体图形分辨率的方法，其特征在于，所述步骤(G)是通过氧化作用来形成该绝缘层的。
6、根据权利要求1所述的提高半导体图形分辨率的方法，其特征在于，该第一植入区与该第二植入区具有相同的表面宽度。
7、根据权利要求1所述的提高半导体图形分辨率的方法，其特征在于，步骤(B)中所述该第一蚀刻层位于经图案化的该光阻层下方的部分为覆盖区，而该开口的宽度为该覆盖区表面宽度的三倍。
8、根据权利要求6所述的提高半导体图形分辨率的方法，其特征在于，步骤(D)所述的该第一蚀刻层位于该第一植入区与该第二植入区间的部分为保留区，且该第一植入区、该第二植入区、该覆盖区以及该保留区均具有相同的表面宽度。
9、根据权利要求1所述的提高半导体图形分辨率的方法，其特征在于，该光阻层还包括抗反射涂布层，位于该光阻层与该第一蚀刻层之间。
10、根据权利要求1所述的提高半导体图形分辨率的方法，其特征在于，该第一离子和第二离子为磷离子，或砷离子，或钝气离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100891602A CN101556918B (zh) | 2008-04-08 | 2008-04-08 | 提高半导体图形分辨率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100891602A CN101556918B (zh) | 2008-04-08 | 2008-04-08 | 提高半导体图形分辨率的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101556918A true CN101556918A (zh) | 2009-10-14 |
| CN101556918B CN101556918B (zh) | 2011-12-28 |
Family
ID=41174970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100891602A Active CN101556918B (zh) | 2008-04-08 | 2008-04-08 | 提高半导体图形分辨率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101556918B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103177942A (zh) * | 2013-03-01 | 2013-06-26 | 溧阳市虹翔机械制造有限公司 | 一种pmos管的掺杂方法 |
| CN103578921A (zh) * | 2012-08-10 | 2014-02-12 | 南亚科技股份有限公司 | 图案化工艺 |
-
2008
- 2008-04-08 CN CN2008100891602A patent/CN101556918B/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103578921A (zh) * | 2012-08-10 | 2014-02-12 | 南亚科技股份有限公司 | 图案化工艺 |
| CN103177942A (zh) * | 2013-03-01 | 2013-06-26 | 溧阳市虹翔机械制造有限公司 | 一种pmos管的掺杂方法 |
| CN103177942B (zh) * | 2013-03-01 | 2015-07-15 | 溧阳市虹翔机械制造有限公司 | 一种pmos管的掺杂方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101556918B (zh) | 2011-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6720611B2 (en) | Fabrication method for flash memory | |
| KR101150639B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| US7449392B2 (en) | Semiconductor device capable of threshold voltage adjustment by applying an external voltage | |
| KR20150011773A (ko) | 포토다이오드 게이트 유전체 보호 층 | |
| TWI506768B (zh) | 非揮發性記憶體及其製造方法 | |
| US7595239B2 (en) | Method of fabricating flash memory device | |
| US8338250B2 (en) | Process for fabricating memory device | |
| US6306708B1 (en) | Fabrication method for an electrically erasable programmable read only memory | |
| CN106158725A (zh) | 半导体结构的形成方法 | |
| US7811888B2 (en) | Method for fabricating semiconductor memory device | |
| US6984557B2 (en) | Method of manufacturing a semiconductor device with non-volatile memory comprising a memory cell with an access gate and with a control gate and a charge storage region | |
| US6706600B2 (en) | Method of fabricating a split-gate semiconductor device | |
| US6509221B1 (en) | Method for forming high performance CMOS devices with elevated sidewall spacers | |
| CN101556918B (zh) | 提高半导体图形分辨率的方法 | |
| WO2003015152A2 (en) | Method of manufacturing a semiconductor non-volatile memory | |
| JPH07135266A (ja) | ビットラインリーチスルー及び割込み免疫性を有する高集積度スタック型ゲートｅｐｒｏｍ分割セル | |
| US20070077678A1 (en) | Method of fabricating image sensors | |
| US6534356B1 (en) | Method of reducing dark current for an image sensor device via use of a polysilicon pad | |
| KR100351051B1 (ko) | 이층 구조의 플로팅 게이트를 갖는 불휘발성 메모리 셀의 제조 방법 | |
| CN100468752C (zh) | 半导体元件及其制作方法 | |
| US20090051014A1 (en) | Method of fabricating semiconductor device having silicide layer and semiconductor device fabricated thereby | |
| US6277691B1 (en) | Method to fabricate a robust and reliable memory device | |
| KR20150097835A (ko) | 비활성 메모리 소자의 제조방법 | |
| US20060228652A1 (en) | Method of fabricating flash memory device | |
| US20080160695A1 (en) | Method of fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |