CN101552272B - 在具有瞬态抑制二极管的滤波器中实现线性电容的器件及方法 - Google Patents
在具有瞬态抑制二极管的滤波器中实现线性电容的器件及方法 Download PDFInfo
- Publication number
- CN101552272B CN101552272B CN2008101777182A CN200810177718A CN101552272B CN 101552272 B CN101552272 B CN 101552272B CN 2008101777182 A CN2008101777182 A CN 2008101777182A CN 200810177718 A CN200810177718 A CN 200810177718A CN 101552272 B CN101552272 B CN 101552272B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- earth terminal
- doped region
- input
- electromagnetic interference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001629 suppression Effects 0.000 title claims abstract description 31
- 230000001052 transient effect Effects 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 230000008878 coupling Effects 0.000 claims abstract description 5
- 238000010168 coupling process Methods 0.000 claims abstract description 5
- 238000005859 coupling reaction Methods 0.000 claims abstract description 5
- 238000007667 floating Methods 0.000 claims abstract description 5
- 230000000087 stabilizing effect Effects 0.000 claims description 40
- 230000004888 barrier function Effects 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000011810 insulating material Substances 0.000 claims description 20
- 210000000746 body region Anatomy 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 9
- 238000001914 filtration Methods 0.000 description 7
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000006396 nitration reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一种具有单向模块化以及对称双向模块化能力的瞬态抑制二极管(TVS)电路，集成有电磁干扰(EMI)滤波器，设置在具有第一种导电形式的半导体衬底上。集成有EMI滤波器的TVS电路还包括用于对称双模块结构的设置于表面的接地端，以及用于单向模块结构的设置于半导体衬底底部的接地端，输入和输出端设置于顶部表面，半导体衬底上设置有至少一个稳压二极管和若干个电容，用于将接地端直接电容耦合到输入端及输出端，而无需介入浮体区域。
Description
技术领域
本发明一般涉及带有包括瞬态抑制二极管(TVS)的电感的滤波电路的电路结构及制造方法。更特别的是，本发明涉及一种设置有增加了电容的电阻-电容(RC)或电感-电容(LC)的滤波电路的优化的电路结构和制造方法，用于对称的双向模块化的包括稳压二极管和稳压二极管触发双极晶体管的瞬态抑制二极管(TVS)。
背景技术
现有技术中设计及制造具有电阻-电容(RC)或电感-电容(LC)的滤波电路的方法面临着需要增加电容以达到一定滤波效果的挑战。为达到增加电容的目的，本技术领域的普通技术人员的典型做法是增加连接区域。然而，由于应用本方法生产的器件进一步具有较大的芯片尺寸或者在沟槽中具有更厚的氧化层，因此，会引起不必要的器件设计以及性能的退化。
除了这些技术挑战之外，设计以及制造例如由瞬态抑制二极管(TVS)和电磁干扰(EMI)滤波器组合而成的滤波电路的现有技术仍然面临着一个技术问题，就是由于目前用于EMI滤波器的电容的变化使得滤波性能变得不可靠。特别是如下文所要进一步叙述的那样，通过偏压的变化以及包括光线和噪声之类的若干环境影响都会感应到电容的变化。对于音频信号接收，当EMI滤波器所表现的性能不能被很精确地控制时，输入信号接收的质量就会受到负面影响。当操作环境状态改变时，EMI滤波器中电容的变化或许会导致例如截止频率这样的信号接收的特殊功能参数发生变化。因此，现在对于这个问题迫切需要一个有效的解决方法。
特别的，瞬态抑制二极管(TVS)电路通常与电磁干扰(EMI)滤波器一起设置，用于实现音频信号的接收。与EMI滤波器一起设置的TVS可以具有分别如图1A或图1B中所示的对称或非对称结构。如图所示的EMI滤波器设置有一个电阻-电容(RC)与电阻-电感(RL)的组合并集成有结合的TVS。EMI滤波器和TVS集成电路作为一个整体的器件设置，由此带来的进步是与TVS一起设置的EMI滤波器具有更好的滤波性能。典型的，在低通滤波器对800MHz至3GHz范围内的蜂窝带通信号(cellular band signals)进行衰减时，其衰减至少可以达到35dB。另外，这样的器件具有低寄生电阻、电容和电感。
在如图1A和1B所示的与TVS一起设置的EMI滤波器中，EMI滤波器所需的电容通常通过在滤波器中设置稳压二极管来提供，同时稳压二极管具有固有的结电容。因此，应用于TVS的稳压二极管中的二极管结电容也可以作为EMI滤波器电容。然而，所设置的稳压二极管的结电容也是偏置电压的函数。为达到如图1A和1B所示的EMI滤波器的设计意图，对称滤波器的偏压为零伏特，不对称滤波器的偏压为Vcc/2，其中，Vcc为电源电压。然而，电容或许会随偏压而产生改变，而这会导致滤波器的截止频率随着直流偏压而变化，从而导致滤波性能的不可靠。图1C和1D所示的是对称与非对称滤波器中的电容变化的大小与芯片级封装(CSP)和双列扁平无引线(DFN，Dual Flat No Lead)封装的直流偏压之间的函数关系。
当对称模块结构与对称EMI滤波器如图1A所示一起设置时，除了对依赖于直流偏压的电容变化十分敏感之外，二极管的结电容还对例如光线和噪音类的环境情况非常敏感，故而设置稳压二极管来使用一个浮动连接。当EMI与TVS集成的器件以芯片级封装(CSP)封装时，所设置的集成EMI-TVS要求一个更高的电容耐受值约20％，以使其在例如光线等环境情况发生变化时保持可靠的滤波性能。
因此，提供一种新的优化的电路结构和制造方法以解决上述的困难的需求在电路设计及器件制造领域依然存在。特别是，提供新的优化的EMI滤波器与TVS组合从而可以提供线性的可控的电容使所述的限制及困难可以得到解决的需要仍然存在。
发明内容
本发明的一个方面提供一种设置有RC和/或LC的滤波电路，例如集成有EMI滤波器的TVS保护电路。该滤波电路通过提供具有可调节厚度的氮化及氧化层所组成的新的优化的绝缘层，使电容值可以灵活增加以形成所要求的滤波电容值，而无需增加芯片连接区域也无需增加氧化物厚度。由此，上述常见的滤波电路所面临的技术困难可以得到解决。
本发明的另一个方面提供一种集成有EMI滤波器的TVS保护电路，通过提供一种优化的器件结构以使输入端与接地端之间的总电容值实质上保持一个常量，从而使上述的现有技术的所面临的限制与困难得到解决。
特别的，本发明的一个方面是形成一个集成有EMI滤波器的TVS电路，包括至少一个稳压二极管和若干电容并联在输入端和接地端之间，当不同的电压偏置加载在输入端与接地端之间时，其中的电容所具有的总电容值总体上保持一个固定值。
本发明的另一个方面是在半导体衬底上形成一个集成有EMI滤波器的TVS电路，其通过形成一个掺杂区域，使之与半导体衬底共同作用，具有如稳压二极管的功能，同时开设两组填入绝缘材料和一个多晶硅栅极的沟槽，并用一种氮化物(Si3N4)绝缘层和一种氧化物(SiO2)绝缘层进行填充，使其具有MOS(金属氧化物半导体)电容的功能，其中栅极连接到输入端的MOS电容的数量实质上等于栅极连接到接地终端之间的MOS电容的数量，从而，当不同的偏压加载在输入端与接地端之间时，总电容值实质上保持一个固定值。类似的，在带有掺杂区域的器件的输出侧形成两个掺杂区域，具有稳压二极管的功能。两组填入绝缘材料和多晶硅栅极的沟槽，用一种氮化物(Si3N4)绝缘层和一种氧化物(SiO2)绝缘层进行填充，所述沟槽被开设在掺杂区域作为MOS电容的功能，其中栅极连接输出端的MOS电容的数量实质上等于栅极连接接地端的MOS电容的数量，从而，当不同的偏压加载在输出端与接地端之间时，总电容值实质上保持一个固定值。
本发明的优选实施方式大体上公开了一种利用集成有电磁干扰(EMI)滤波器的瞬态抑制二极管(TVS)电路进行保护的电子器件。集成有EMI滤波器的TVS电路还包括并联在输入端和接地端之间的至少一个稳压二极管和若干个电容，当不同的电压偏置加载在输入端与接地端时，其中的电容所具有的总电容值实质上保持在一个固定值上。在一个典型实施方式中，EMI滤波器还包括一个对称的滤波器，该对称滤波器中连接输入端与连接接地端的电容数量相同。在一个特殊的典型实施方式中，集成有EMI滤波器的TVS由一个半导体衬底支持，若干个电容包括开设在半导体衬底上的若干个浅沟槽，所述的浅槽填入绝缘体材料，并填充有一氮化物(Si3N4)绝缘层和一氧化物(SiO2)绝缘层。在另一个典型实施方式中，集成有EMI滤波器的TVS由一个半导体衬底支持，EMI滤波器还包括一个具有与开设在半导体衬底上的浅槽相同数量的电容的对称的滤波器，浅槽由一氮化物(Si3N4)绝缘层和一氧化物(SiO2)绝缘层进行填充，并连接于输入端与接地端之间。在另一个典型实施方式中，集成有EMI滤波器的TVS由一个半导体衬底支持，其中，输入端形成于半导体衬底上的第一掺杂区域，接地端形成于半导体衬底上的第二掺杂区域；半导体衬底还包括设置于第一和第二掺杂区域之间的独立深沟槽。在另一个典型实施方式中，集成有EMI滤波器的TVS由一个具有第一种导电形式的半导体衬底支持，输入端形成于半导体衬底上的第一掺杂区域，接地端形成于半导体衬底上的第二掺杂区域，其中第一及第二掺杂区域由第二种导电形式掺杂，借此，第一和第二稳压二极管就可以形成在具有第二种导电形式的第一及第二掺杂区域与具有第一种导电形式的半导体衬底之间。
本发明进一步公开了一种集成有电磁干扰(EMI)滤波器的瞬态抑制二极管(TVS)电路，该TVS电路由具有第一种导电形式的半导体衬底支持。在对称模块结构的情况下，集成有EMI滤波器的TVS电路包括设置在底表面上的接地端和设置在顶表面上的输入及输出端，半导体衬底上设置有至少一个稳压二极管和若干个电容，利用直接电容耦合，而无需采用介入浮体区域的方法将接地端与输入及输出端进行耦合。在一种典型实施方式中，集成有EMI滤波器的TVS电路还包括两个设置于第二种导电形式的材料中的具有第一种导电形式的横向分隔的掺杂区域，以此形成一个双向模块化稳压二极管。所连接的第一掺杂区域形成输入端，所连接的第二掺杂区域形成接地端。另外，填入绝缘材料和多晶硅栅极且填充有一氮化(Si3N4)绝缘层和一氧化(SiO2)绝缘层的第一组沟槽设置于第一掺杂区域，多晶硅栅极连接接地端。这样可以在输入端与接地端之间形成第一组MOS电容。类似的，填入绝缘材料和多晶硅栅极的第二组沟槽设置于第二掺杂区域，多晶硅栅极连接输入端。这样可以在输入端与接地端之间形成第二组MOS电容，其与第一组沟槽MOS电容相比具有相反的导电性。重复相同的设计以在输出与接地端之间形成稳压二极管和MOS电容。另两个设置于第二种导电形式的材料中的具有第一种导电形式的横向分隔的掺杂区域，以此形成一个双向模块稳压二极管。所连接的第四掺杂区域形成输出端，所连接的第三掺杂区域形成接地端。另外，填入绝缘材料和多晶硅栅极的第三组沟槽，由一氮化物(Si3N4)绝缘层和一氧化物(SiO2)绝缘层进行填充，设置于第三掺杂区域，多晶硅栅极连接输出端。这样可以在输出端与接地端之间形成第一组MOS电容。类似的，填入绝缘材料和多晶硅栅极的第四组沟槽，由一氮化物(Si3N4)绝缘层和一氧化物(SiO2)绝缘层进行填充，设置于第四掺杂区域，多晶硅栅极连接基地端。这样可以在输出端与接地端之间形成第二组MOS电容，其与第一组沟槽MOS电容相比具有相反的导电性。第二和第三掺杂区域都是接地端，并通过金属短接。
本领域的普通技术人员在结合各种附图阅读了以下的关于本发明的优选实施方式的详细叙述后，上述及其它的本发明所述对象及改进都将是显而易见的。
附图说明
图1A和1B是结合了EMI滤波器的TVS电路的电路图。
图1C和1D所示是由直流偏压的变化所引起的电容变化的图表。
图2所示为本发明中的结合有TVS电路的对称EMI滤波器的侧面剖视图。
图2A是一种典型实施方式的剖视图，其中，所形成的带有多晶硅填充沟槽的MOS沟槽电容由一氮化物(Si3N4)绝缘层和一氧化物(SiO2)绝缘层组合而成的绝缘层进行填充。
图2B所示为在保持由一氮化物(Si3N4)绝缘层和一氧化物(SiO2)绝缘层组合而成的绝缘层的总体厚度不变的情况下，沟槽电容的电容值随着氮化物层厚度的增加而增加的情况。
图3是电容值的变化与偏压之间的函数的示意图，由于本发明中的EMI-TVS器件所提供的第一及第二电容的自然属性从而导致总电容值实质上保持恒定。
图4所示是本发明中的与TVS电路组合的非对称EMI滤波器的侧面剖视图。
图5是图4中的EMI-TVS器件的电容值相对于直流偏压的变化图表。
具体实施方式
图2所示为本发明中与组合有TVS的对称EMI滤波器。与TVS组合的对称EMI滤波器由具有一N外延层115的N+衬底110支持，同时显示了位于左边的输入侧以及在右边的输出侧。衬底的输入侧由P型掺杂物掺杂为第一体区域120-1和第二体区域120-2。在第一掺杂体区域120-1和N外延层115之间形成稳压二极管122-1。另一个稳压二极管122-2形成于第二掺杂体区域120-2和N外延层115之间。所形成的第一体区域120-1具有第一连接掺杂区域125-1和第二连接掺杂区域125-2用于电连接电极130-1和130-2从而在其中接收输入电压。第一体区域还具有多个填入绝缘材料和多晶硅栅极的浅槽135-1、135-2和135-3，作用相当于MOS电容。沟槽电容135-1、135-2和135-3电连接接地端，所述的电连接是通过金属触点140-1至140-3连接到设置于衬底顶层表面上的触点金属145，而该触点金属再连接到接地端而完成的。所形成的第二体区域120-2也具有第一连接掺杂区域125G-1和第二连接掺杂区域125G-2用于电连接电极130G-1和130G-2以连接接地电压。第二体区域120-2还具有多个填入绝缘材料和多晶硅栅极的浅槽135’-1至135’-3，作用相当于MOS电容。沟槽电容135’-1至135’-3是分别通过金属触点140’-1至140’-3连接到设置在衬底顶层表面上的触点金属145’，从而电连接到输入端的。两个独立深沟槽150-1和150-2设置在第一和第二体区域120-1和120-2之间。深沟槽150-1和150-2用于隔离目的。该器件结构具有一横向寄生PNP晶体管。在横向PNP的基区加入深沟槽可以明显地减少寄生晶体管的增益，从而去除任何不需要的电流路径。
衬底的输出侧也由P型掺杂物掺杂为第一体区域170-1和第二体区域170-2。所形成的第一体区域170-1具有第一连接掺杂区域175-1和第二连接掺杂区域175-2用于电连接电极180-1和180-2以提供输出电压。稳压二极管172-1形成在第一掺杂体区域170-1和N-外延层115之间。另一个稳压二极管172-2形成于第二掺杂体区域170-2和N-外延层115之间。第一体区域还具有多个填入绝缘材料和多晶硅栅极的浅槽185-1、185-2和185-3，作用相当于MOS电容。沟槽电容185-1至185-3分别通过金属触点190-1至190-3连接到设置在衬底顶层表面上的触点金属195电连接到接地端。所形成的第二体区域170-2也具有第一连接掺杂区域175G-1和第二连接掺杂区域175G-2用于电连接电极180G-1和180G-2以连接接地电压。第二体区域170-2还具有多个填入绝缘材料和多晶硅栅极的浅槽185’-1至185’-3，作用相当于MOS电容。沟槽电容185’-1至185’-3分别通过金属触点190’-1至190’-3电连接到设置在衬底顶层表面上的连接金属195’，然后电连接到输出电压。两个接地体区120-2和170-2通过金属200短接。输入和输出端130和180通过一串联电阻205互连，电阻205是由多晶硅层于EMI-TVS器件的输入和输出端之间形成的，作用相当于滤波电阻。两个独立深沟槽150’-1和150’-2设置于第一和第二体区域170-1和170-2之间。深沟槽150’-1和150’-2用于隔离目的。该器件结构具有一横向寄生PNP晶体管。在横向PNP的基础区域加入深沟槽可以明显地减少寄生晶体管的所得，从而去除任何不需要的电流通路。
图2A所示是本发明的详细实施方式，其中，MOS电容，也就是浅槽135-1至135-3、135’-1至135’-3、185-1至185-3和185’-1至185’-3，填充有多晶硅栅极材料101和包括一氮化绝缘层102和一氧化绝缘层103的组合绝缘层。氧化绝缘层103用于释放在硅表面上的氮化层的薄膜应力。由于具有包括一氮化绝缘层102和一氧化绝缘层的组合绝缘层，电容值就可以进一步增加而不需要增加连接区域。如下表所示，硅氮化层的介电常数要高于硅氧化层。因此，在薄膜厚度相同的情况下，Si3N4可以提供更高的电容值。
| SiO2 | 氮化物(Si3N4) | |
| 介电常数 | 3.9 | 7.5 |
| 介电强度 | 107 | 107 |
图2B所示为，在保持由一氮化绝缘(Si3N4)层和一氧化绝缘(SiO2)层组合而成的绝缘层的总体厚度恒定的情况下，沟槽电容的电容值随着氮化层厚度的增加而增加的情况。因此，在保持组合绝缘层总体厚度恒定的情况下，可以通过调整氮化物绝缘层的厚度来方便地调整滤波电路的电容值。该滤波电路的灵活性和应用范围可以通过调整这样的可调电容中氮化和氧化层的相应厚度来继续延伸及优化。
图3为相对于电压的电容值的变化示意图，即MOS电容的C-V图。图3中所示的电容—电压(C-V)图是一种典型的沟槽电容的C-V关系。电容形成于浅槽中的沟槽多晶硅之间。有一半的沟槽电容的栅极连接到输入端，另一半的沟槽电容的栅极连接到接地端。因此，C1代表连接在输入端和接地端之间的总电容值的一半，而C2代表连接在输入端和接地端之间的总电容值的另一半。电容值C1和C2的变化如C-V曲线所示，彼此互为镜像。两个电容值C1和C2的总和，即Ctotal＝C1+C2，保持在一个恒定的值而与电压的变化无关。滤波操作的对称性是通过将沟槽总数的一半连接到输入端而余下的连接到接地电压而达到的。
图4是本发明的优化器件结构中的与TVS电路200组合的非对称EMI滤波器的侧面剖视图。与TVS电路200组合的EMI滤波器由一半导体衬底201支持，半导体衬底201具有连接到接地电压的底部电极205。如图中所示，EMI滤波器和TVS器件200具有位于左边的输入侧和位于右边的输出侧。在输入侧，衬底210包括若干设置于由N+衬底210支持的N-外延层215上的沟槽207-1、207-2和207-3。带有外延层215的沟槽207-1至207-3通过穿过绝缘层230的金属触点265-1至265-3连接到输入电压。稳压二极管通过使用一个由横向稳压二极管触发的垂直NPN晶体管来实现。NPN集电极由N+掺杂层255实现，基极由P掺杂层240实现。发射极由N+掺杂衬底210实现。NPN的触发由形成于N+集电极255和P基极240之间的横向稳压二极管实现。P型体区的表面掺杂通过使用分离的浅P型植入进行调整，以控制稳压击穿电压。横向稳压二极管的P极端通过浅P+植入245与接地端短接。分离金属225用于连接浅P+植入以及通过N+掺杂层220和N-外延层将浅P+植入连接到衬底。
在输出侧，衬底210包括设置于由N+衬底210支持的N-外延层215上的若干个沟槽207’-1、207’-2和207’-3。带有外延层215的沟槽207’-1至207’-3通过穿过绝缘层230’的金属触点265’-1至265’-3连接到输出电压。稳压二极管通过使用一个由横向稳压二极管触发的垂直NPN晶体管来实现。NPN集电极由N+掺杂层255’形成，基极由P掺杂层240’形成。发射极由N+掺杂衬底210形成。NPN的触发由形成于N+集电极255’和P基极240’之间的横向稳压二极管实现。P型体区的表面掺杂通过使用分离的浅P型植入进行调整，以控制稳压击穿电压。横向稳压二极管的P极端通过浅P+植入区域245’与接地端短接。分离金属225’用于连接浅P+植入以及通过N+掺杂层220和N外延层将浅P+植入连接到衬底。输入和输出端250和250’通过一串联电阻互连，电阻是由多晶硅层在EMI-TVS器件200的输入和输出端之间形成的，作用相当于滤波电阻。
同样的，如图2A所示，功能为MOS沟槽电容的沟槽207-1至207-3以及207’-1至207’-3由包括一氮化绝缘层102和一氧化绝缘层103的组合绝缘层进行填充，这样就无需要求增加芯片尺寸或增加绝缘层的总体厚度来增加电容值。
在EMI-TVS集成器件中，输入输出端250和205’与接地端205无需借助它们之间的浮体而直接进行电容耦合而。当浮体连接于输入输出端和接地端之间，两者之间的网电容值是两个接触电容的串联电容值，这就比独立的接触电容值要小得多，因此，电容值需要更小的区域。由于不需要浮动基底，而采用直接的电容耦合，所以就不会对光线或其它环境情况的变化敏感。由于对称的电容值作为正负偏压，滤波电容值就不再取决于直流偏压。恒定的电容值在实际应用中带来特殊的进步，因为带有恒定电容值的器件可以通过变化范围从+Vcc到-Vcc的低频率的音频/数据信号，覆盖该器件额定电压的全部范围。使用本器件滤波的高频射频信号将处于低频信号的峰值之上。与此相反，如果滤波电容值的变化是电压的函数，则滤波器件性能的变化也取决于低频音频/数据信号的电压等级。在0偏压处，滤波器会对射频信号产生高度衰减，但是，如果其电容值随偏压减少，其衰减将会在+/-Vcc偏压处大幅减少。通过设置一个与本发明中的TVS电路200组合的非对称EMI滤波器就可以解决这个困难。
图5是电容值的变化与直流偏压比较的示意图。在MOS器件处于蓄积模式中时，电容值形成于多晶硅沟槽与N外延层以及N+源极区域之间。电容值不会因电压偏置而变化，其原因是，对于所有的正偏压来说，N外延层处于蓄积模式，而且从栅极到衬底的电容值都是MOS氧化物电容值。
尽管依据现有的优选实施方式对本发明进行了叙述，但应当认识到这样的公开不能被解释为限制。对于本领域的技术人员而言，阅读了上述公开内容后，多种变化及修改都将是显而易见的。相应的，应该认识到附后的权利要求书应被理解为覆盖了落入本发明真正精神与范围内的所有变化和修改。
Claims (23)
1.一种电子器件，其受到集成有电磁干扰滤波器的双向对称模块化瞬态抑制二极管电路保护，其中：
集成有电磁干扰滤波器的所述的瞬态抑制二极管还包括并联在输入端与接地端之间的至少一个稳压二极管与若干个电容，其中，当在所述输入端与所述接地端之间设置反向偏压时，所述输入端与所述接地端之间的总电容值处于一个恒定值；并且
集成有电磁干扰滤波器的所述的瞬态抑制二极管由一半导体衬底支持，所述的若干个电容包括若干开设在半导体衬底上的填充有绝缘材料的浅槽，并且，所述的浅槽由包括一个氮化物绝缘层和一个氧化物绝缘层组成的组合绝缘层进行填充。
2.如权利要求1所述的电子器件，其中：
所述的电磁干扰滤波器还包括一个对称滤波器，在该对称滤波器中，连接所述输入端和连接所述接地端的电容的数量是相同的。
3.如权利要求1所述的电子器件，其中：
所述的电磁干扰滤波器还包括一个具有相同数量的开设在半导体衬底上的浅槽的对称滤波器，所述浅槽由所述的包括一个氮化物绝缘层和一个氧化物绝缘层组成的组合绝缘层进行填充，其作用相当于连接在所述输入端与所述接地端之间的电容。
4.如权利要求1所述的电子器件，其中：
集成有电磁干扰滤波器的所述的瞬态抑制二极管由一半导体衬底支持，其中，所述的输入端形成于位于所述半导体衬底上的第一掺杂区域，所述接地端形成于所述半导体衬底上的第二掺杂区域；并且
所述半导电衬底进一步包括设置在所述第一和第二掺杂区域之间的独立深沟槽。
5.如权利要求1所述的电子器件，其中：
集成有电磁干扰滤波器的所述的瞬态抑制二极管由一具有第一种导电形式的半导体衬底支持，所述的输入端形成于位于半导体衬底上的第一掺杂区域中，所述的接地端形成于位于半导体衬底上的第二掺杂区域中，其中所述的第一及第二掺杂区域以第二种导电形式掺杂，由此，第一和第二稳压二极管就可以形成于具有所述第二种导电形式的第一和第二掺杂区域以及具有所述第一种导电形式的所述半导体衬底之间。
6.一种集成有电磁干扰滤波器的瞬态抑制二极管电路，其由具有第一种导电形式的半导体衬底支持，所述的瞬态抑制二极管电路进一步包括：
具有第二种导电形式的第一和第二掺杂区域与所述的具有第一种导电形式的半导体衬底共同作用形成第一和第二稳压二极管，以及第一和第二组具有相同数量的开设于所述的第一和第二掺杂区域上的由绝缘材料和半导体栅极填充的浅槽，从而作为金属氧化物半导体电容，所述的金属氧化物半导体电容由包括一个氮化绝缘层和一个氧化绝缘层的组合绝缘层进行填充。
7.如权利要求6所述的集成有电磁干扰滤波器的瞬态抑制二极管还包括：
设置在所述第一和第二掺杂区域之间的独立深沟槽。
8.如权利要求6所述的集成有电磁干扰滤波器的瞬态抑制二极管还包括：
包括第一金属触点的输入端，第一金属触点将所述第一掺杂区域电连接到输入电压，以及包括第二金属触点的接地端，第二金属触点将所述第二掺杂区域电连接到接地电压。
9.如权利要求6所述的集成有电磁干扰滤波器的瞬态抑制二极管还包括：
具有第二种导电形式的第三和第四掺杂区域与所述的具有第一种导电形式的半导体衬底共同作用形成第三和第四稳压二极管，以及第三和第四组具有相同数量的开设于所述的第一和第二掺杂区域上的由绝缘材料和半导体栅极填充的浅槽，由包括一个氮化绝缘层和一个氧化绝缘层的组合绝缘层进行填充，以作为结电容。
10.如权利要求9所述的集成有电磁干扰滤波器的瞬态抑制二极管还包括：
设置于所述第一和第二掺杂区域之间的独立深沟槽。
11.如权利要求9所述的集成有电磁干扰滤波器的瞬态抑制二极管还包括：
包括第三金属触点的输出端，第三金属触点将所述第三掺杂区域电连接到输出电压，以及包括第四金属触点的接地端，第四金属触点将所述第四掺杂区域电连接到接地电压，其中，所述的第四掺杂区域设置在所述的第二掺杂区域旁边。
12.一种集成有电磁干扰滤波器的单向模块化瞬态抑制二极管电路，由具有第一种导电形式的半导体衬底支持，该单向模块化瞬态抑制二极管电路还包括：
设置在所述半导体衬底底部的接地端以及设置在顶表面的输入及输出端，半导体衬底上设置有至少一个稳压二极管和若干个电容，利用直接电容耦合，而无需采用介入浮体区域的方法将接地端与输入端及输出端进行耦合；以及
第一组浅槽，每个均由一包含氮化绝缘层和氧化绝缘层组合的绝缘层进行填充，并且由绝缘材料和一多晶硅栅极进行填充，而且连接到输入端，从而在输入端与所述接地端之间形成金属氧化物半导体电容。
13.如权利要求12所述的集成有电磁干扰滤波器的瞬态抑制二极管还包括：
一个并联在输入与接地端之间的稳压二极管，作为由横向二极管触发的垂直NPN晶体管，NPN晶体管的体区也作为横向二极管的电极，穿过分离的金属触点连接到衬底。
14.如权利要求12所述的集成有电磁干扰滤波器的瞬态抑制二极管还包括：
第二组浅槽，每个均由包含一个氮化绝缘层和一个氧化物绝缘层的组合绝缘层进行填充，还由绝缘材料和一多晶硅栅极填充，并连接输出端，以此，在输出端与所述接地端之间形成金属氧化物半导体电容。
15.如权利要求14所述的集成有电磁干扰滤波器的瞬态抑制二极管还包括：
一个并联在输出端与接地端之间的稳压二极管，作为由横向二极管触发的垂直NPN晶体管，NPN晶体管的体区也作为横向二极管的电极，穿过分离的金属触点连接到衬底。
16.一种通过集成有电磁干扰滤波器的瞬态抑制二极管电路来保护电子器件的方法，包括：
通过将至少一个稳压二极管与若干个电容并联在输入端与接地端之间，来集成带有所述的电磁干扰滤波器的瞬态抑制二极管，同时，当在所述输入端与所述接地端之间设置反向偏压时，所述输入端与所述接地端之间的总电容值处于一个恒定值；并且
通过在所述的半导体衬底上开设若干个浅槽的方法在半导体衬底上形成所述的若干个电容，在每个所述的浅槽中，先用包含一个氮化物绝缘层和一个氧化物绝缘层的组合绝缘层填充其浅槽边墙，再用绝缘材料填充所述浅槽。
17.如权利要求16所述的方法，其特征在于，其中：
所述的集成带有所述的电磁干扰滤波器的瞬态抑制二极管的步骤还包括以下步骤：通过分别连接相同数量的电容到所述的输入端和所述的输出端的方法来集成对称电磁干扰滤波器。
18.如权利要求16所述的方法，其中：
所述的集成带有所述的电磁干扰滤波器的瞬态抑制二极管的步骤还包括以下步骤：通过在所述的半导体衬底上开设若干个浅槽的方法来形成所述的若干个位于半导体衬底上的电容，然后用包含一个氮化物绝缘层和一个氧化物绝缘层的组合绝缘层来填充每个所述沟槽的沟槽边墙，并用绝缘材料填充所述沟槽，分别连接相同数量的作用相当于电容的开设在所述半导体衬底上的浅沟槽到所述的输入端和所述的输出端，从而形成一个连接于所述瞬态抑制二极管的对称电磁干扰滤波器。
19.如权利要求16所述的方法，还包括：
在所述的半导体衬底上形成第一掺杂区域用以连接所述的输入端，以及在所述的半导体衬底上形成第二掺杂区域用以连接所述的接地端，以及
在所述第一和第二掺杂区域之间形成位于所述半导体衬底中的独立深沟槽。
20.如权利要求16所述的方法，其中：
所述的并联稳压二极管与若干个电容的步骤还包括以下步骤：在具有第一种导电形式的半导体衬底中形成具有第二种导电形式的第一及第二掺杂区域的步骤，以此，在所述的第一和第二掺杂区域与所述的半导体衬底之间构成两个稳压二极管，并开设若干个浅槽，然后用包含一个氮化物绝缘层和一个氧化物绝缘层的组合绝缘层填充每个所述沟槽的沟槽边墙，并用绝缘材料填充所述沟槽，从而在所述的第一和第二掺杂区域内形成若干个结电容，进一步将所述的第一及第二掺杂区域分别连接到所述输入端和所述接地端。
21.如权利要求20所述的方法，其中：
在所述的第一及第二掺杂区域开设若干个沟槽的方法还包括以下步骤：在所述的半导体衬底上的第一及第二掺杂区域中开设相同数量的沟槽，从而，当在所述输入端与所述接地端之间设置反向偏压时，总电容值处于一个恒定值。
22.如权利要求16所述的方法，还包括：
在所述的具有第一种导电形式的半导体衬底上形成具有第二种导电形式的第三和第四掺杂区域，以此，在所述的第三和第四掺杂区域与所述的半导体衬底之间构成第三和第四稳压二极管，并开设若干个浅槽，然后用包含一个氮化物绝缘层和一个氧化物绝缘层的组合绝缘层填充每个所述沟槽的沟槽边墙，并用绝缘材料填充所述沟槽，从而在所述的第三和第四掺杂区域内形成若干个结电容，进一步将所述的第一及第二掺杂区域分别连接输出端和所述接地端。
23.如权利要求22所述的方法，其中：
在所述的第三及第四掺杂区域中开设若干个沟槽的方法还包括以下步骤：在所述的半导体衬底上的第三及第四掺杂区域中开设相同数量的沟槽，从而，当在所述输出端与所述接地端之间设置反向偏压时，总电容值处于一个恒定值。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/080,104 US7863995B2 (en) | 2007-06-16 | 2008-04-01 | Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS |
| US12/080,104 | 2008-04-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101552272A CN101552272A (zh) | 2009-10-07 |
| CN101552272B true CN101552272B (zh) | 2011-01-19 |
Family
ID=41156380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101777182A Active CN101552272B (zh) | 2008-04-01 | 2008-11-12 | 在具有瞬态抑制二极管的滤波器中实现线性电容的器件及方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN101552272B (zh) |
| TW (1) | TWI379419B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101667817B (zh) * | 2009-10-09 | 2012-12-12 | 华为终端有限公司 | 一种抑制电磁干扰的方法和电磁干扰滤波器 |
| CN102333267A (zh) * | 2011-06-29 | 2012-01-25 | 惠州Tcl移动通信有限公司 | 手机及其麦克风电路 |
| US20130069154A1 (en) * | 2011-09-20 | 2013-03-21 | Alpha And Omega Semiconductor Incorporated | Semiconductor chip integrating high and low voltage devices |
| US10363425B2 (en) * | 2015-06-01 | 2019-07-30 | Avx Corporation | Discrete cofired feedthrough filter for medical implanted devices |
| CN106252226A (zh) * | 2016-10-17 | 2016-12-21 | 上海先进半导体制造股份有限公司 | Tvs管的制作方法 |
| WO2019104546A1 (en) * | 2017-11-29 | 2019-06-06 | Texas Instruments Incorporated | Single capacitor functioning as an rc filter |
| TWI726515B (zh) | 2019-12-04 | 2021-05-01 | 台灣茂矽電子股份有限公司 | 瞬態電壓抑制二極體結構及其製造方法 |
-
2008
- 2008-11-12 CN CN2008101777182A patent/CN101552272B/zh active Active
-
2009
- 2009-01-16 TW TW98101483A patent/TWI379419B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200943554A (en) | 2009-10-16 |
| CN101552272A (zh) | 2009-10-07 |
| TWI379419B (en) | 2012-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101617382B (zh) | 在集成有暂态电压抑制器的对称与非对称emi滤波器中获得线性电容的方法 | |
| CN101552272B (zh) | 在具有瞬态抑制二极管的滤波器中实现线性电容的器件及方法 | |
| US7863995B2 (en) | Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS | |
| US11869933B2 (en) | Device isolator with reduced parasitic capacitance | |
| CN1224094C (zh) | 集成射频电路 | |
| CN109378310A (zh) | 用于射频通信系统的静电放电保护电路 | |
| AU9192498A (en) | Electrical devices and a method of manufacturing the same | |
| WO2014185599A1 (ko) | Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법 | |
| CN102593162A (zh) | Esd保护器件以及用于形成esd保护器件的方法 | |
| US6515345B2 (en) | Transient voltage suppressor with diode overlaying another diode for conserving space | |
| CN102593804A (zh) | Esd保护器件以及用于形成esd保护器件的方法 | |
| EP1423898B1 (en) | An arrangement for esd protection of an integrated circuit | |
| US11569393B2 (en) | Apparatus and method for a low loss coupling capacitor | |
| KR101041752B1 (ko) | 다단형 구조의 반도체 필터 및 그 제조방법 | |
| US20050239260A1 (en) | Compensated linearity voltage-control-capacitor device by standard CMOS process | |
| CN113658946A (zh) | 多通道瞬时电压抑制装置 | |
| US10607986B2 (en) | Single capacitor functioning as an RC filter | |
| US20070085143A1 (en) | Semiconductor structure for draining an overvoltage pulse, and method for manufacturing same | |
| EP1560269A1 (en) | MOS capacitor in an integrated semiconductor circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160909 Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Address before: Bermuda Hamilton No. 22 Vitoria street Canon hospital Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A device for realizing linear capacity in a filter provided with a transient suppression diode and a method Effective date of registration: 20191210 Granted publication date: 20110119 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20110119 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |