CN101536108B - 用于存储单元的自适应读写系统和方法 - Google Patents

用于存储单元的自适应读写系统和方法 Download PDF

Info

Publication number
CN101536108B
CN101536108B CN2007800410254A CN200780041025A CN101536108B CN 101536108 B CN101536108 B CN 101536108B CN 2007800410254 A CN2007800410254 A CN 2007800410254A CN 200780041025 A CN200780041025 A CN 200780041025A CN 101536108 B CN101536108 B CN 101536108B
Authority
CN
China
Prior art keywords
optimal
sigma
level
memory cell
level memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800410254A
Other languages
English (en)
Other versions
CN101536108A (zh
Inventor
阳学仕
格雷戈里·伯德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN101536108A publication Critical patent/CN101536108A/zh
Application granted granted Critical
Publication of CN101536108B publication Critical patent/CN101536108B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563Multilevel memory reading aspects
    • G11C2211/5634Reference cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种自适应存储器读写系统和方法,其可以适应例如因存储单元的重复循环操作的有害影响而引起的存储单元的阈值电压分布的改变。该新系统可以至少包括多电平存储单元以及被可操作地耦合到多电平存储单元的计算模块,多电平存储单元可以是多电平闪存单元。计算模块可以被配置用于至少部分基于多电平存储单元的电平分布的估计中间值和标准偏差值来计算最优或近似最优中间值和检测阈值。计算模块计算出的最优或近似最优中间值和检测阈值可以随后被分别用于辅助向多电平存储单元写入数据和从多电平存储单元读取数据。

Description

用于存储单元的自适应读写系统和方法
相关申请的交叉引用
本申请要求于2006年11月6日提交的名称为“用于闪存的自适应读写系统和方法”(Adaptive Read and Write Systems and Method for FlashMemory)的美国专利申请No.60/864,468以及于2007年4月5日提交的名称为“用于NV存储器的参数估计”(Parameter Estimation for NVMemory)的美国专利申请No.60/910,325的优先权,它们的全部公开内容通过引用被整体结合于此以用于所有目的。
技术领域
本发明的实施例涉及数据存储设备领域,并且更具体地涉及向存储单元(memory cell)存储数据以及从存储单元提取数据。
背景技术
诸如闪存单元之类的存储单元可以通过捕获(trap)例如晶体管的隔离区中的粒化(granulized)量的电荷来存储数据。在这样的设备中,从存储单元提取数据通常能够通过向晶体管施加读取电压并且随后估计由该单元中被捕获的电荷量确定的读出电流来完成。
基本类型的存储单元的一个示例是可以存储1位信息的存储单元。在这样的存储单元中,存储单元可以保持或者不保持电荷,以便例如当电荷被存储时指示逻辑1,而在没有电荷被存储时指示逻辑0。
相反,“多电平存储单元”能够通过利用该存储单元保持可变电荷量或电荷电平的能力来存储不止1位信息。例如,假定在多电平存储单元中允许被捕获的电荷的最大量为Q。则可以通过存储介于0和Q之间的粒化量的电荷并且随后在该单元的读出期间估计所存储的电荷量来将不止1位信息存储在该单元中。因此,通过捕获例如四种电平的电荷:0、Q/3、2Q/3、Q中的任意一种,2位信息就可以被存储到一个多电平存储单元中。该捕获电荷的处理可以被称作编程(programming)。
在实践中,利用所期望的电荷量对多电平存储单元进行精确编程通常是很困难的。实际上,真正被编程的电荷量近似遵循中心位于所期望的电荷电平处的高斯分布。该分布的方差(variance)可以由编程方法以及存储单元的物理性质确定。因此,闪存单元的阈值电压分布也是高斯型的。
图1示出一个2位存储单元的4阈值电压分布(这里称为“电平分布”)。所示的4电平分布与可以被存储在一个存储单元中的4种不同电平的电荷相关,每种电平分布具有其自己的中间值(mean)和方差。如图1所示,四种电荷电平(电平0、电平1、电平3和电平4)的交点定义了三个检测阈值(t1、t2和t3),也就是说,三个检测阈值(t1、t2和t3)位于两个相邻电平分布的曲线的相交处。
为了正确地从多电平存储单元中读取数据或者向多电平存储单元写入数据,应当明白两点:多电平存储单元的电平分布的检测阈值和中间值。具体地,为了从存储单元中读取数据,检测阈值(例如,t1、t2和t3)可能是必要的,而为了向存储单元写入数据,电平分布的中间值(例如,m1、m2、m3和m4)可能是必要的。也就是说,检测阈值在多电平存储单元的读取操作中是必要的,以便判断存储在存储单元中的电荷是处于电平0、电平1、电平3还是电平4。相反,电平分布的中间值在多电平存储单元的写操作中是必要的,以便更准确地确定要向存储单元编程的电荷量。
例如,为了在读取期间判断存储在多电平存储单元中的总电荷是否处于电平0,应当知道第一检测阈值(t1)的值。通过知道t1的值,我们就可以简单地判断被存储(或者由于电平0可以是0电荷而没有被存储)在存储单元中的电荷是否小于t1,从而判断所存储的电荷是否处于电平0。类似地,为了判断存储在存储单元中的电荷是否处于电平1,我们可以判断存储在存储单元中的电荷是否介于t1和t2之间。
相反地,为了在写期间确定要向存储单元编程的适当的电荷量,应当知道电平分布的均值(这里称为“中间值”)。例如,返回参考图1,如果我们希望将电平1的电荷量存入存储单元中,我们需要知道第二中间值(m1),以便正确地对存储单元进行编程。由于m1位于高斯曲线的顶端,因此通过确定要存储到存储单元中的电荷量m1可以最小化误差。
遗憾的是,诸如上述多电平闪存单元之类的存储单元在经历读和/或写循环之后可能遭遇保持力损失(retention loss)。结果,如图2所示,电平分布的中间值和方差在循环(例如,读和写操作)之后发生了改变。为了计入在存储单元读和写操作期间该存储单元的退化(degradation)并且最小化误差,存储器读/写系统不仅需要跟踪电平分布的改变,而且需要自适应地调整读写处理,以减轻重复循环操作的有害影响。
发明内容
根据本发明的各个实施例,提供了一种可以适应存储单元的电平分布改变的自适应读写系统和方法。对于实施例,该系统可以至少包括多电平存储单元(其可以是多电平闪存单元)以及可操作地耦合到多电平存储单元的计算模块。计算模块可以被配置用于至少部分基于多电平存储单元的电平分布的估计中间值和标准偏差值来计算最优或近似最优中间值和检测阈值。由计算模块计算出的最优或近似最优中间值和检测阈值可以随后被分别用于辅助向多电平存储单元写入数据以及从多电平存储单元读取数据。
该系统中包括的计算模块可以经由估计模块被可操作地耦合到多电平存储单元,估计模块被配置用于确定由计算模块用来计算最优或近似最优中间值和检测阈值的估计中间值和标准偏差值。在本发明的一些实施例中,多电平存储单元可以包括一个或多个用于在其中存储预定数据的引导单元。对于这些实施例,估计模块还可以被配置用于通过使用一个或多个引导单元来确定估计中间值和标准偏差值。
该系统还可以包括查找表,查找表被可操作地耦合到计算模块。查找表可以被配置用于存储由估计模块确定的估计中间值和标准偏差值和/或由计算模块计算出的最优或近似最优中间值和检测阈值。
该系统还可以包括读模块和写模块,它们中的每一个被可操作地耦合到查找表并且分别被配置用于从多电平存储单元读取数据和向多电平存储单元写入数据。读模块可以至少部分基于可以存储在查找表中的最优或近似最优检测阈值从多电平存储单元读取数据。可替代地,最优或近似最优检测阈值可以从计算模块直接提供。相反地,写模块可以被配置用于至少部分基于可以存储在查找表中的最优或近似最优中间值向多电平存储单元写入数据。可替代地,最优或近似最优中间值可以从计算模块直接提供。
在本发明的一些实施例中,多电平存储单元可以包括至少一个具有4电平的M电平存储单元。对于这些实施例,计算模块也可以被配置用于根据下述方程计算M电平存储单元的近似最优检测阈值:
t i = m i - 1 σ i + m i + 1 σ i - 1 σ i + σ i - 1
对于1≤i≤M-1,其中,ti是电平i-1和电平i之间的检测阈值;mi,1≤i≤M-1是M电平分布的估计中间值;σi,1≤i≤M-1是M电平分布的估计标准偏差。
在本发明的一些实施例中,多电平存储单元可以包括至少一个具有M电平的M电平存储单元。对于这些实施例,计算模块可以被配置用于根据下述方程计算M电平存储单元的第i电平的近似最优中间值
m i ~ = m 0 + σ 0 + 2 Σ k = 1 i - 1 σ k + σ i σ 0 + 2 Σ k = 1 M - 2 σ k + σ M - 1
其中,mi是M电平存储单元的第i电平的估计中间值,σi是M电平存储单元的第i电平的估计标准偏差值,并且L等于mM-1-m0。本发明的各个实施例的这些和其它特征将在下面的描述中更详细地描述。
附图说明
本发明将通过在附图中示出的并非限制性的示例性实施例来描述,附图中相似的标号表示类似的元件,其中:
图1示出示例性2位存储单元的四阈值电压分布;
图2示出图1的示例性2位存储单元在循环之后的四阈值电压分布;
图3示出根据本发明的各个实施例的自适应读/写存储系统;
图4示出根据本发明的各个实施例的查找表的示例性表结构;
图5示出根据本发明的各个实施例的通过使用计算出的最优或近似最优检测阈值读取多电平存储单元的自适应信号检测流程处理;
图6示出根据本发明的各个实施例的多电平存储单元的写操作的自适应流程处理;
图7示出根据本发明的各个实施例的示例性多电平存储单元的3电平阈值电压分布(“3电平分布”);以及
图8示出根据本发明的各个实施例的示例性多电平存储单元的4电平阈值电压分布(“4电平分布”)。
具体实施方式
在下面的详细描述中,参考了形成本文一部分的附图,其中,相同的标号在全文中表示相同的部分,并且图中示出可以实施本发明的说明性实施例。应当理解,在不脱离本发明的范围内,可以利用其它实施例,并且可以在结构上或者逻辑上作出改变。因此,下面的详细描述并不应当理解为限制意义的,并且根据本发明的实施例的范围由所附权利要求书和其等价物来限定。
各种操作可以按照有助于理解本发明的实施例的方式被描述成按顺序的多个分立操作;然而,描述的顺序不应当解释为暗示这些操作是依赖于顺序的。
为了方便描述的目的,用语“A/B”意思是A或B。为了方便描述的目的,用语“A和/或B”意思是A、B或(A和B)。为了方便描述的目的,用语“A、B和C中的至少一个”意思是A、B、C、(A和B)、(A和C)、(B和C)、或者(A、B和C)。为了方便描述的目的,用语“(A)B”意思是B或(AB),即,A是可选元素。
描述可以使用用语“在各个实施例中,”或者“在一些实施例中”,这些用语中的每个可能涉及一个或多个相同或不同的实施例。此外,对于本发明的实施例所使用的术语“包含”、“包括”、“具有”等类似用语意思是相同的。
根据本发明的各个实施例,提供了一种适应多电平存储单元的电平分布的改变的自适应读写存储系统和方法。具体地,该新系统可以被配置用于在存储单元例如由于重复循环而退化之后计算该多电平存储单元的新的电平分布的中间值和/或该多电平存储单元(这里称为“存储单元”)的新的检测阈值。为了下面描述的目的,计算出的新的中间值和检测阈值将被称为“最优或近似最优”值。也就是说,这里所使用的用语“最优或近似最优”是与可以通过使用最优方案(其是需要较多计算量的复杂方案)或者较简单的近似最优(近似)方案计算出的新的中间值和检测阈值有关。正如这里将要被描述的,这些值可以在对多电平存储单元执行读取操作时被计算。
图3示出根据本发明的各个实施例的自适应读/写存储系统。该读/写存储系统(这里称作“系统”)10和传统的读/写系统一样,可以包括存储单元12(其可以是多电平闪存单元)、读模块14、信号处理和解码模块18以及写模块20。然而,与传统的系统不同,该系统10还可以包括可操作地耦合在一起的中间值和标准偏差(standard deviation)估计模块22、计算模块24以及查找表26。所示出的一个或多个模块,诸如中间值和标准偏差估计模块22以及计算模块24,可以利用硬件部件(诸如,例如,专用集成电路(ASIC))和/或软件来实现。
简言之,并且正如这里将要更具体描述的,中间值和标准偏差估计模块(这里称为“估计模块”)22可以被配置用于在例如存储单元12的读取操作期间计算存储单元12的电平分布的估计中间值和标准偏差值。计算模块24可以被配置用于基于由估计模块22提供的中间值和标准偏差值计算最优或近似最优中间值和检测阈值。正如将要描述的,计算出的最优或近似最优中间值可以用来自适应地向存储单元12写入数据,而计算出的检测阈值可以用来自适应地读取存储在存储单元12中的数据。
在本发明的各个实施例中,由计算模块24计算出的最优或近似最优中间值和检测阈值以及由估计模块22计算出的估计中间值和标准偏差值可以被存储在查找表26中。读模块14、信号处理和解码模块18以及写模块20可以使用存储在查找表26中并由查找表26提供的被选择的值来执行各种操作。可替代地,该值可以直接由估计模块22和计算模块24提供,如标号28所指示。
正如上面所简要描述的,估计模块22可以在读取操作中计算存储单元12的电平分布的估计中间值和标准偏差值。估计中间值和标准偏差值可以被计算作为中间步骤,以便计算模块24最后至少部分基于估计中间值和标准偏差值来计算最优或近似最优中间值和检测阈值。可以为存储单元的每个电平分布计算估计中间值和标准偏差值。在各个实施例中并且正如这里将要描述的,中间值和标准偏差值的估计可以通过训练或在线适应来实现。
例如,估计中间值和标准偏差值可以通过使用具有已知或预定数据的引导(pilot)存储单元来计算。也就是说,某些存储单元12可以被指定作为引导存储单元,其中,存储在这些存储单元中的数据是预定的并且是已知的。读模块14随后可以使用这些引导单元来估计中间值和标准偏差,正如2007年4月20日提交的名称为“使用引导信号对多电平闪存的信道估计”(Channel estimation for Multi-Level Flash Memories Using PilotSignals)的未决美国专利申请No.11/738,263(其通过引用被整体结合于此以用于全部目的)中所描述的。这样的用于估计存储单元的电平分布的中间值和标准偏差(即,方差)的方法被称为“训练”技术。可替代地,在线适应技术可以用来估计中间值和标准偏差。例如,LMS(最小均方)算法可以被用于基于从存储单元恢复的数据来估计中间值和标准偏差。
基于由估计模块22计算出的估计中间值和标准偏差,计算模块24可以为一个存储单元或者一组存储单元计算最优或近似最优中间值和检测阈值。这里将详细描述关于最优或近似最优中间值和检测阈值是如何可以被计算的细节。计算出的最优或近似最优中间值和检测阈值然后可以被存储到查找表26中。图4示出了查找表26的一个示例。具体地,图4示出根据本发明的各个实施例的图3的查找表26的示例性表结构40。
在表结构40中,较左边的“模块索引”列41与存储单元的模块有关。从左边起第二和第三列42和43被用于由估计模块22计算出的估计中间值和标准偏差值。右边两列44和45用于由计算模块24计算出的最优或近似最优中间值和检测阈值。这样,在该示例中,存储单元模块或者存储单元组可以与通常的估计中间值和标准偏差值以及通常的最优或者近似最优中间值和检测阈值相关联。
由于多电平存储单元可以具有多种电平分布,所以多个估计中间值和标准偏差值以及多个最优或者近似最优中间值和检测阈值可以被计算并被存储到用于存储单元(在本示例中为用于每组存储单元)的表结构40中。因此,对于第二列和第三列,“估计中间值”列和“估计标准偏差”列,存在多个针对多电平单元的多个电平中的每个电平的中间值(m0,m1,...)和标准偏差(σ0,σ1,...)值(参见图1)。类似地,在第四和第五列44和45中可以存在针对“近似最优中间值”和“近似最优检测阈”的多个值。
在本发明的一些实施例中,尽管计算模块24可以在估计模块22计算出估计中间值和标准偏差后就马上计算最优或者近似最优中间值和检测阈值,正如上述出现的情况,但是在一些替代实施例中,最优或者近似最优中间值和检测阈值可以在估计中间值和估计标准偏差值已经被存储到表26中之后一段时间才被计算。
正如前面所述,计算出的最优或者近似最优检测阈值可以在一个或多个多电平存储单元的读取操作期间被使用。在使用最优或者近似最优检测阈值时,由于读取因重复循环而退化的存储单元产生的误差可以被最小化。
现在参考图5,示出了根据本发明的各个实施例的至少部分基于计算出的最优或者近似最优检测阈值读取多电平存储单元的自适应信号检测流程处理。处理50可以在52开始,在52中计算多电平存储单元的电平分布的最新估计的中间值和标准偏差值。例如,可以基于前面所述的引导存储单元或者在线适应技术的回读(readback)信号来计算最新估计的中间值和标准偏差值。
在54中,至少基于估计中间值和标准偏差值,可以计算出最优或者近似最优检测阈值。最优或者近似最优检测阈值可以利用线性方案(其可以接近或者近似最优方案)或者牛顿法(其可以是最优方案)来计算,这两种方法将会在下面被更详细地描述。在56中,随后可以通过使用估计中间值和标准偏差值以及计算出的近似最优检测阈值而执行回读信号的信号检测(即,读取)。
与计算出的最优或者近似最优检测阈值不同,计算出的最优或者近似最优中间值可以在写操作期间被用于对存储单元进行编程。也就是说,虽然可以在多电平存储单元的读操作期间或者之后计算最优或者近似最优中间值(连同近似最优检测阈值),但是,在存储单元的后续写(即,编程)操作之前最优或者近似最优中间值是不能使用的。计算出的最优或者近似最优中间值可以被用于在写操作中更可靠地对存储单元(尤其是例如已经被重复循环过的那些多电平存储单元)进行编程。
图6示出根据本发明的各个实施例的多电平存储单元的写操作的自适应流程处理。处理60可以在62开始,在62中作出关于存储单元的新的最优或者近似最优中间值是否可用的判断。在一些示例中,存储单元的新的最优或者近似最优中间值可能已经被算出并且被存储,正如可以被存储在查找表26中的那些中间值。如果可用,则在68中可以根据新的最优或者最优中间值对存储单元编程(即,写存储单元)。如果不可用,则从查找表26得到或者在64中计算出对存储单元的电平分布的中间值和标准偏差值的最新估计。在66中,基于估计中间值和标准偏差值,使用线性方案(即,近似最优方案)或者牛顿法(即,最优方案)计算出新的最优或者近似最优中间值。在计算最优或者近似最优中间值之后,在68中,存储单元可以根据最优或者近似最优中间值而被编程(即,被写)。
为了计算多电平存储单元的最优或者近似最优中间值和检测阈值,需要认识到,与多电平存储单元有关的许多参数(例如包括最低和最高电平分布的中间值和标准偏差,最低和最高电平分布例如是图1的电平0和电平4的电平分布)是存储单元的函数并且不易控制。然而,给定这些值,就能够在对存储单元进行编程期间通过调整电平分布的中间值(除了与最低和最高电平分布关联的值之外)来最优化读/写存储系统。另外,对于读操作中不易判断(hard decision)检测,检测阈值可以根据当前或者最新电平分布来被优化,以最小化误差概率。换句话说,如果诸如最低和最高电平分布的中间值和标准偏差之类的某些参数被假定是由设备特性确定的,则最优或者近似最优中间值和检测阈值可以被确定用于多电平存储单元的写和读操作,以便减少误差。
为了获得用于计算最优中间值和检测阈值的最优方案,现在参考图7,图7示出示例性的3电平阈值电压分布(“3电平分布”)。对于该示例,3电平分布的各个标准偏差是σ0、σ1和σ2。为了说明的目的,假定电平分布中间值落在0到L的范围内,其中,L是最低电平分布(即,图7中最左侧的电平分布)的中间值和最高电平分布(即,图7中最右侧的电平分布)的中间值之间的距离或者范围。则中间电平分布的中间值可以由d表示。一旦d被确定,概率密度函数(pdf’s)的交点就可以被确定。在该示例中,从d到交点的距离分别由x0(d)和x1(d)表示。
根据信号检测理论,我们知道,多电平存储单元的最优检测阈值是pdf’s的交点。在下文中,首先示出pdf’s,以便在实现最小误差概率时在交点(即,检测阈值)处保持相同的值。图7中的阴影区相当于误差区域。不难看出,检测中出错的概率是由下式确定的:
p e = ∫ d - x 0 ( d ) σ 0 ∞ N ( 0,1 ) + ∫ x 0 ( d ) σ 1 ∞ N ( 0,1 ) + ∫ x 1 ( d ) σ 1 ∞ N ( 0,1 ) + ∫ L - d - x 1 ( d ) σ 2 ∞ N ( 0,1 )
其中,N(0,1)表示具有中间值为0并且方差为1的标准高斯分布函数。求pe对d的导数,其遵循
∂ p e ∂ d = 0 = g ( d - x 0 ( d ) σ 0 ) · 1 σ 0 · ∂ ( d - x 0 ( d ) ) ∂ d
+ g ( x 0 ( d ) σ 1 ) · 1 σ 1 · ∂ ( x 0 ( d ) ) ∂ d + g ( x 1 ( d ) σ 1 ) · 1 σ 1 · ∂ ( x 1 ( d ) ) ∂ d
+ g ( L - d - x 1 ( d ) σ 2 ) · 1 σ 2 · ∂ ( L - d - x 1 ( d ) ) ∂ d
方程(1)
其中, g ( x ) = 1 2 π e - x 2 / 2 . 注意
g ( d - x 0 ( d ) σ 0 ) · 1 σ 0 = g ( x 0 ( d ) σ 1 ) · 1 σ 1
并且 g ( x 1 ( d ) σ 1 ) · 1 σ 1 = g ( L - d - x 1 ( d ) σ 2 ) · 1 σ 2
从而得到 g ( d - x 0 ( d ) σ 0 ) · 1 σ 0 = g ( L - d - x 1 ( d ) σ 2 ) · 1 σ 2
上述方程是方程(1)中抵消相等项之后的结果。这完成了证明。对多于3电平的扩展是类似的。为了引用方便,上述特征将被称为“等值特性”。
作为示例,“等值特性”可用于解决4电平分布的最优化问题,其在图8中示出。对于图8中示出的4电平分布示例,中间值范围在0到L,电平分布的中间值表示为m0、m1、m2和m3,电平分布的检测阈值表示为t1、t2和t3,电平分布的各个标准偏差表示为σ0、σ1、σ2和σ3。如图所示,中间值和检测阈值之间的距离为x、y、z和w。为了确定对于x、y、z和w的最优方案,可以使用下面的方程组:
1 σ 0 e - x 2 2 σ 0 2 = 1 σ 1 e - y 2 2 σ 1 2 = 1 σ 2 e - z 2 2 σ 2 2 = 1 σ 3 e - w 2 2 σ 3 2 x + 2 y + 2 z + w = L
可以用数值方法解上述方程。例如,方程(2)的约束(constraint)可以通过如下方程定义的常数C被积分成方程(3):
1 σ 0 e - x 2 2 σ 0 2 = 1 σ 1 e - y 2 2 σ 1 2 = 1 σ 2 e - z 2 2 σ 2 2 = 1 σ 3 e - w 2 2 σ 3 2 = C x + 2 y + 2 z + w = L 方程(4)
现在,可以通过使用牛顿法解如下的方程得出C:
f(x)=x+2y+2z+w-L
    =g(σ0,C)+2g(σ1,C)+2g(σ2,C)+g(σ3,C)-L
其中, g ( σ , C ) = σ - 2 ln ( σC )
在求f(x)对C的导数之后,得到如下方程:
df ( x ) / dC = d ( x + 2 y + 2 z + w - L ) / dC
= - σ 0 g ( σ 0 , C ) + - 2 σ 1 g ( σ 1 , C ) + - 2 σ 2 g ( σ 2 , C ) + - σ 3 g ( σ 3 , C ) .
现在,可以通过如下迭代得出C
C n + 1 = C n - f ( C n ) f ′ ( C n ) .
该方案对于较好的初始值C收敛非常快。一旦解出C,就可以很容易地得到x、y、z和w的值。因此,方程(2)和(3)可以被用于得出前面所称的最优方案。
虽然上述方案可以是非常准确的,但是,近似(approximation)可以被用来简化计算并且得出近似最优方案。例如,采用方程组(2)的第一方程的算法,可以得到如下方程:
x 2 2 σ 0 2 = y 2 2 σ 1 2 + ln ( σ 1 σ 0 ) 方程(5)
注意,对于实际应用,σ1和σ0的比率接近于1,在采用该算法之后,其与方程(5)中的其它项相比可以忽略。忽略项其遵循
x σ 0 = y σ 1 .
对于z和w,类似的近似也是正确的。因此,近似最优方案可以得出为:
x = σ 0 σ 0 + 2 σ 1 + 2 σ 2 + σ 3 L y = σ 1 σ 0 + 2 σ 1 + 2 σ 2 + σ 3 L z = σ 2 σ 0 + 2 σ 1 + 2 σ 2 + σ 3 L w = σ 3 σ 0 + 2 σ 1 + 2 σ 2 + σ 3 L
为了描述的目的,这些方案被称作线性化方案,并且它们在实际操作条件下是近似最优的。也就是说,一旦解出x、y、z和w,近似(即,近似最优)方案就可以被确定用于4电平存储单元的中间值和检测阈值。然而,应当注意,对于M≥2的任意M数的电平,上述公式可以很容易地被扩展。
基于上述近似最优方案,并且一旦所有分布的估计中间值和标准偏差已经通过使用例如引导单元被确定,则可以直接得出近似最优检测阈值。例如,如果对于4电平(2位/单元)闪存设备的电平分布的估计中间值和标准偏差分别为{mi,i=0,1,2,3}以及{σi,i=0,1,2,3}。利用线性化方案(即,近似最优方案),我们可以得出:
t 1 = m 1 σ 0 + m 0 σ 1 σ 0 + σ 1 t 2 = m 2 σ 1 + m 1 σ 2 σ 1 + σ 2 t 3 = m 3 σ 2 + m 2 σ 3 σ 2 + σ 3
其中,t1、t2和t3是近似最优信号检测阈值。因此,通过使用上述方程可以解出4电平多电平存储单元的近似最优检测阈值t1、t2和t3。如果希望更加准确,则可以通过前面描述的牛顿法利用等值特性得出准确的方案。
多电平存储单元的近似最优中间值可以按照下面的方式获得。对于M电平存储单元,假定电压的估计中间值被表示成{mi,i=0,1,...M-1},并且相应的标准偏差被表示成{σi,i=0,1,...M-1}。由于物理原因并且前面提到与最低(m0)和最高(mM-1)电平对应的中间值和标准偏差不容易控制,因此,这些值被假定是预先定义并设定好的。然而,mi,i=1,2,...M-2的值可以被调整以获得最优性能。通过表示L=mM-1-m0并且利用线性化方案,第i电平的近似最优中间值由下式确定:
m i ~ = m 0 + σ 0 + 2 Σ k = 1 i - 1 σ k + σ i σ 0 + 2 Σ k = 1 M - 2 σ k + σ M - 1 L 方程(6)
因此,根据本发明的各个实施例,上述方程可以用于解出M电平分布存储单元的近似最优中间值。可替代地,牛顿法可用于更精确的计算。
虽然这里已经描述了特定实施例,但是本领域的技术人员应当理解,在不脱离本发明的范围内可以有多种替换和/或等价实施方案来替代所说明的特定实施例。本申请旨在覆盖这里所讨论的实施例的任何改动或变换。因此,本发明的各个实施例仅仅由所附权利要求和其等价物限定是很明显和所期望的。

Claims (23)

1.一种适应存储单元的电平分布改变的自适应读写装置,包括:
多电平存储单元;
估计模块,该模块被配置用于确定所述多电平存储单元的电平分布的估计中间值和估计标准偏差值;以及
计算模块,该模块被可操作地耦合到所述估计模块并且被配置用于至少部分基于所述估计中间值和估计标准偏差值计算最优或近似最优中间值以及最优或近似最优检测阈值,所述最优或近似最优中间值被用于辅助向所述多电平存储单元写入数据,所述最优或近似最优检测阈值被用于辅助读取存储在所述多电平存储单元中的数据,
其中,所述多电平存储单元包括至少一个具有M个电平的M电平存储单元,并且所述计算模块还被配置用于根据下述方程计算所述M电平存储单元的第i电平的近似最优中间值
Figure FSB00000933047900011
m i ~ = m 0 + σ 0 + 2 Σ k = 1 i - 1 σ k + σ i σ 0 + 2 Σ k = 1 M - 2 σ k + σ M - 1 L
其中,M为大于或等于2的正整数,i为所述M个电平的序数并且0≤i≤M-1,mi是所述M电平存储单元的第i电平的估计中间值,σi是所述M电平存储单元的第i电平的估计标准偏差值,L等于mM-1-m0,并且其中,所述估计标准偏差值σ0、...、σM-1中的至少一者为非零值。
2.如权利要求1所述的装置,其中,所述多电平存储单元包括一个或多个用于在其中存储预定数据的引导单元,并且所述估计模块还被配置用于通过使用所述一个或多个引导单元来确定所述估计中间值和估计标准偏差值。
3.如权利要求1所述的装置,其中,所述计算模块还被配置用于根据下述方程计算所述M电平存储单元的近似最优检测阈值:
t i = m i - 1 σ i + m i + 1 σ i - 1 σ i + σ i - 1
其中,对于1≤i≤M-1,ti是电平i-1和电平i之间的近似最优检测阈值。
4.如权利要求1所述的装置,还包括读模块,所述读模块被配置用于至少部分基于所述最优或近似最优检测阈值读取所述多电平存储单元中的数据。
5.如权利要求4所述的装置,还包括查找表,所述查找表被配置用于向所述读模块提供所述最优或近似最优检测阈值。
6.如权利要求4所述的装置,还包括信号处理和解码模块,所述信号处理和解码模块被配置用于接收来自所述查找表的所述最优或近似最优检测阈值,所述最优或近似最优检测阈值被所述信号处理和解码模块用于辅助对从所述多电平存储模块读取的数据进行处理和解码。
7.如权利要求1所述的装置,其中,所述多电平存储单元是M电平存储单元,其中M大于等于2。
8.如权利要求1所述的装置,其中,所述多电平存储单元是多电平闪存单元。
9.一种适应存储单元的电平分布改变的自适应读写装置,包括:
多电平存储单元;以及
计算模块,该模块被配置用于至少部分基于所述多电平存储单元的电平分布的估计中间值和估计标准偏差值来计算最优或近似最优中间值和最优或近似最优检测阈值,所述最优或近似最优中间值和最优或近似最优检测阈值被分别用于辅助向所述多电平存储单元写入数据以及从所述多电平存储单元读取数据,
其中,所述多电平存储单元包括至少一个具有M个电平的M电平存储单元,并且所述计算模块还被配置用于根据下述方程计算所述M电平存储单元的第i电平的近似最优中间值
m i ~ = m 0 + σ 0 + 2 Σ k = 1 i - 1 σ k + σ i σ 0 + 2 Σ k = 1 M - 2 σ k + σ M - 1 L
其中,M为大于或等于2的正整数,i为所述M个电平的序数并且0≤i≤M-1,mi是所述M电平存储单元的第i电平的估计中间值,σi是所述M电平存储单元的第i电平的估计标准偏差值,L等于mM-1-m0,并且其中,所述估计标准偏差值σ0、...、σM-1中的至少一者为非零值。
10.如权利要求9所述的装置,还包括查找表,所述查找表被配置用于存储所述估计中间值和估计标准偏差值以及所述最优或近似最优中间值和最优或近似最优检测阈值。
11.如权利要求10所述的装置,还包括读模块,所述读模块被配置用于从所述多电平存储单元读取数据,所述数据的读取至少部分基于所存储的最优或近似最优检测阈值。
12.如权利要求10所述的装置,还包括写模块,所述写模块被配置用于向所述多电平存储单元写入数据,所述数据的写入至少部分基于所存储的最优或近似最优中间值。
13.如权利要求9所述的装置,其中,所述计算模块还被配置用于根据下述方程计算所述M电平存储单元的近似最优检测阈值:
t i = m i - 1 σ i + m i + 1 σ i - 1 σ i + σ i - 1
其中,对于1≤i≤M-1,ti是电平i-1和电平i之间的近似最优检测阈值。
14.一种适应存储单元的电平分布改变的自适应读写方法,包括:
确定多电平存储单元的电平分布的估计中间值和估计标准偏差值;以及
至少部分基于所述估计中间值和估计标准偏差值来计算最优或近似最优中间值,所述最优或近似最优中间值被用于辅助向所述多电平存储单元写入数据,
其中,所述多电平存储单元包括至少一个具有M个电平的M电平存储单元,并且所述计算模块还被配置用于根据下述方程计算所述M电平存储单元的第i电平的近似最优中间值
m i ~ = m 0 + σ 0 + 2 Σ k = 1 i - 1 σ k + σ i σ 0 + 2 Σ k = 1 M - 2 σ k + σ M - 1 L
其中,M为大于或等于2的正整数,i为所述M个电平的序数并且0≤i≤M-1,mi是所述M电平存储单元的第i电平的估计中间值,σi是所述M电平存储单元的第i电平的估计标准偏差值,L等于mM-1-m0,并且其中,所述估计标准偏差值σ0、...、σM-1中的至少一者为非零值。
15.如权利要求14所述的方法,其中,所述多电平存储单元包括一个或多个用于存储预定数据的引导单元,并且所述确定步骤包括通过使用所述一个或多个引导单元来确定所述估计中间值和估计标准偏差值。
16.如权利要求14所述的方法,还包括至少部分基于所述估计中间值和估计标准偏差值计算所述最优或近似最优检测阈值,所述最优或近似最优检测阈值被用于辅助从所述多电平存储单元读取数据。
17.如权利要求16所述的方法,其中,所述计算最优或近似最优检测阈值的步骤还包括根据下述方程计算所述M电平存储单元的最优或近似最优检测阈值:
t i = m i - 1 σ i + m i + 1 σ i - 1 σ i + σ i - 1
其中,对于1≤i≤M-1,ti是电平i-1和电平i之间的近似最优检测阈值。
18.如权利要求16所述的方法,还包括至少部分基于所述最优或近似最优检测阈值从所述多电平存储单元读取数据。
19.如权利要求18所述的方法,还包括将所述最优或近似最优检测阈值存储到查找表中,并且从所述多电平存储单元读取数据的步骤包括使用存储在所述查找表中的所述最优或近似最优检测阈值来辅助从所述多电平存储单元读取数据。
20.如权利要求19所述的方法,还包括对从所述多电平存储单元读取的数据进行信号处理和解码,所述信号处理和解码至少部分基于存储在所述查找表中的所述最优或近似最优检测阈值。
21.如权利要求14所述的方法,还包括至少部分基于所述最优或近似最优中间值向所述多电平存储单元写入数据。
22.如权利要求21所述的方法,还包括将所述最优或近似最优中间值存储到查找表中,并且所述写入数据的步骤是至少部分基于所存储的最优或近似最优中间值而进行的。
23.如权利要求14所述的方法,还包括将确定出的估计中间值和估计标准偏差值存储到查找表中。
CN2007800410254A 2006-11-06 2007-11-05 用于存储单元的自适应读写系统和方法 Active CN101536108B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US86446806P 2006-11-06 2006-11-06
US60/864,468 2006-11-06
US91032507P 2007-04-05 2007-04-05
US60/910,325 2007-04-05
US11/932,829 US7941590B2 (en) 2006-11-06 2007-10-31 Adaptive read and write systems and methods for memory cells
US11/932,829 2007-10-31
PCT/US2007/083649 WO2008058082A2 (en) 2006-11-06 2007-11-05 Adaptive read and write systems and methods for memory cells

Publications (2)

Publication Number Publication Date
CN101536108A CN101536108A (zh) 2009-09-16
CN101536108B true CN101536108B (zh) 2013-02-27

Family

ID=39359581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800410254A Active CN101536108B (zh) 2006-11-06 2007-11-05 用于存储单元的自适应读写系统和方法

Country Status (5)

Country Link
US (2) US7941590B2 (zh)
KR (1) KR101058568B1 (zh)
CN (1) CN101536108B (zh)
TW (1) TWI380309B (zh)
WO (1) WO2008058082A2 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
US8645793B2 (en) 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
US8725929B1 (en) 2006-11-06 2014-05-13 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
US7941590B2 (en) * 2006-11-06 2011-05-10 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
US7808834B1 (en) 2007-04-13 2010-10-05 Marvell International Ltd. Incremental memory refresh
US8031526B1 (en) 2007-08-23 2011-10-04 Marvell International Ltd. Write pre-compensation for nonvolatile memory
US8189381B1 (en) 2007-08-28 2012-05-29 Marvell International Ltd. System and method for reading flash memory cells
US8085605B2 (en) 2007-08-29 2011-12-27 Marvell World Trade Ltd. Sequence detection for flash memory with inter-cell interference
US8131915B1 (en) 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
US8683085B1 (en) 2008-05-06 2014-03-25 Marvell International Ltd. USB interface configurable for host or device mode
US8407559B2 (en) * 2008-06-20 2013-03-26 Marvell World Trade Ltd. Monitoring memory
WO2010002945A1 (en) * 2008-07-01 2010-01-07 Lsi Corporation Methods and apparatus for intercell interference mitigation using modulation coding
US8611151B1 (en) 2008-11-06 2013-12-17 Marvell International Ltd. Flash memory read performance
US8947929B1 (en) 2008-11-06 2015-02-03 Marvell International Ltd. Flash-based soft information generation
US8423710B1 (en) 2009-03-23 2013-04-16 Marvell International Ltd. Sequential writes to flash memory
US8213236B1 (en) 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
US8345477B1 (en) 2009-07-29 2013-01-01 Marvell International Ltd. Non-volatile memory devices having uniform error distributions among pages
KR101662273B1 (ko) * 2009-11-27 2016-10-05 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 그것의 마모도 관리 방법
US8756394B1 (en) 2010-07-07 2014-06-17 Marvell International Ltd. Multi-dimension memory timing tuner
US8825945B2 (en) 2011-01-31 2014-09-02 Marvell World Trade Ltd. Mapping different portions of data to different pages of multi-level non-volatile memory
US8773904B2 (en) * 2011-12-28 2014-07-08 Apple Inc. Optimized threshold search in analog memory cells
GB201203496D0 (en) 2012-02-29 2012-04-11 Ibm Read-detection in solid-state storage devices
US9645177B2 (en) * 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
US8605502B1 (en) 2012-05-22 2013-12-10 Sandisk Technologies Inc. Systems and methods of updating read voltages
US8811076B2 (en) 2012-07-30 2014-08-19 Sandisk Technologies Inc. Systems and methods of updating read voltages
US8874992B2 (en) 2012-08-31 2014-10-28 Sandisk Technologies Inc. Systems and methods to initiate updating of reference voltages
KR102038408B1 (ko) 2012-10-25 2019-10-30 삼성전자주식회사 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법
US9349489B2 (en) 2013-01-11 2016-05-24 Sandisk Technologies Inc. Systems and methods to update reference voltages in response to data retention in non-volatile memory
US9318215B2 (en) 2013-02-14 2016-04-19 Sandisk Technologies Inc. Systems and methods to update reference voltages of non-volatile memory
KR102131802B1 (ko) * 2013-03-15 2020-07-08 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법, 비휘발성 메모리 장치, 및 메모리 시스템의 구동 방법
US9122626B2 (en) * 2013-05-13 2015-09-01 Seagate Technology Llc Linearly related threshold voltage offsets
GB2518632A (en) * 2013-09-26 2015-04-01 Ibm Estimation of level-thresholds for memory cells
KR20150114795A (ko) * 2014-04-02 2015-10-13 삼성전자주식회사 반도체 메모리 장치의 테스트 방법, 테스트 장치, 및 반도체 메모리 장치의 테스트 프로그램을 저장하는 컴퓨터로 읽을 수 있는 기록 매체
TWI492234B (zh) 2014-04-21 2015-07-11 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與記憶體系統
KR102174030B1 (ko) 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
US9460779B2 (en) * 2014-05-14 2016-10-04 Macronix International Co., Ltd. Memory sensing method using one-time sensing table and associated memory device
US10795765B2 (en) 2014-07-22 2020-10-06 Ngd Systems, Inc. SSD for long term data retention
US10216572B2 (en) * 2014-07-22 2019-02-26 Ngd Systems, Inc. Flash channel calibration with multiple lookup tables
KR102238579B1 (ko) 2014-08-06 2021-04-09 삼성전자주식회사 메모리 장치의 프로그램 방법
US9672928B2 (en) 2015-11-10 2017-06-06 Samsung Electronics Co., Ltd. Method and apparatus for estimating read levels of nonvolatile memory and for programming pilot signals used for such estimation
CN106205714A (zh) * 2016-06-29 2016-12-07 联想(北京)有限公司 一种数据处理方法、存储设备、电子设备
JP2018037123A (ja) * 2016-08-29 2018-03-08 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
KR20200099441A (ko) * 2019-02-14 2020-08-24 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
TWI685846B (zh) * 2019-05-30 2020-02-21 華邦電子股份有限公司 非揮發性記憶裝置及其抹除操作方法
KR20210027980A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1150494A (zh) * 1994-06-02 1997-05-21 英特尔公司 含多级单元的快擦存储器的读出电路
US5734612A (en) * 1995-07-05 1998-03-31 Kabushiki Kaisha Toshiba Semiconductor memory device with a plurality of memory cells connected to bit lines and method of adjusting the same
US6115285A (en) * 1996-06-14 2000-09-05 Siemens Aktiengesellschaft Device and method for multi-level charge/storage and reading out
WO2002027729A2 (en) * 2000-09-27 2002-04-04 Sandisk Corporation Writable tracking cells
CN1462038A (zh) * 2001-05-31 2003-12-17 株式会社半导体能源研究所 非易失存储器及其驱动方法
US7116597B1 (en) * 2004-12-30 2006-10-03 Intel Corporation High precision reference devices and methods

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041456A (en) * 1976-07-30 1977-08-09 Ott David M Method for verifying the denomination of currency
US5414734A (en) * 1993-01-06 1995-05-09 Glenayre Electronics, Inc. Compensation for multi-path interference using pilot symbols
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5825243A (en) * 1995-10-30 1998-10-20 Casio Computer Co., Ltd. Apparatus and method for demodulating multi-level signal
KR20000016640A (ko) 1996-06-14 2000-03-25 칼 하인쯔 호르닝어 멀티-레벨 전하저장 장치 및 방법과 이 장치의 독출 장치 및방법
AU6673498A (en) 1997-03-10 1998-09-29 Robin Medical Inc. Method and apparatus for the assessment and display of variability in mechanicalactivity of the heart, and enhancement of ultrasound contrast imaging by variab ility analysis
CA2239060A1 (en) 1998-05-28 1999-11-28 Newbridge Networks Corporation Rate monitoring of connections in a communications network using history buffer
US6674900B1 (en) * 2000-03-29 2004-01-06 Matsushita Electric Industrial Co., Ltd. Method for extracting titles from digital images
ATE492076T1 (de) * 2001-04-04 2011-01-15 Quellan Inc Verfahren und system zum decodieren von mehrpegelsignalen
US6678192B2 (en) * 2001-11-02 2004-01-13 Sandisk Corporation Error management for writable tracking storage units
TWI255452B (en) * 2002-03-18 2006-05-21 Ricoh Kk Multi-level information recording apparatus, multi-level information recording method, multi-level information recording medium and multi-level information recording-reproducing apparatus
JP2006186150A (ja) 2004-12-28 2006-07-13 Hitachi Ltd 半導体記憶装置の製造方法及び半導体設計装置
US7424663B2 (en) 2005-01-19 2008-09-09 Intel Corporation Lowering voltage for cache memory operation
US7342829B2 (en) * 2005-09-30 2008-03-11 Infineon Technologies Flash Gmbh & Co. Kg Memory device and method for operating a memory device
US7742339B2 (en) * 2006-01-10 2010-06-22 Saifun Semiconductors Ltd. Rd algorithm improvement for NROM technology
US8219886B1 (en) * 2006-01-20 2012-07-10 Marvell International Ltd. High density multi-level memory
US7388781B2 (en) * 2006-03-06 2008-06-17 Sandisk Il Ltd. Multi-bit-per-cell flash memory device with non-bijective mapping
US7971130B2 (en) * 2006-03-31 2011-06-28 Marvell International Ltd. Multi-level signal memory with LDPC and interleaving
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
US7818653B2 (en) * 2006-09-28 2010-10-19 Sandisk Corporation Methods of soft-input soft-output decoding for nonvolatile memory
US7941590B2 (en) * 2006-11-06 2011-05-10 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
WO2009072100A2 (en) * 2007-12-05 2009-06-11 Densbits Technologies Ltd. Systems and methods for temporarily retiring memory portions
US8077520B1 (en) * 2008-09-05 2011-12-13 Marvell International Ltd. Determining threshold voltage distribution in flash memory
US8345477B1 (en) * 2009-07-29 2013-01-01 Marvell International Ltd. Non-volatile memory devices having uniform error distributions among pages

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1150494A (zh) * 1994-06-02 1997-05-21 英特尔公司 含多级单元的快擦存储器的读出电路
US5734612A (en) * 1995-07-05 1998-03-31 Kabushiki Kaisha Toshiba Semiconductor memory device with a plurality of memory cells connected to bit lines and method of adjusting the same
US6115285A (en) * 1996-06-14 2000-09-05 Siemens Aktiengesellschaft Device and method for multi-level charge/storage and reading out
WO2002027729A2 (en) * 2000-09-27 2002-04-04 Sandisk Corporation Writable tracking cells
CN1462038A (zh) * 2001-05-31 2003-12-17 株式会社半导体能源研究所 非易失存储器及其驱动方法
US7116597B1 (en) * 2004-12-30 2006-10-03 Intel Corporation High precision reference devices and methods

Also Published As

Publication number Publication date
US20110202711A1 (en) 2011-08-18
TW200828317A (en) 2008-07-01
KR101058568B1 (ko) 2011-08-23
WO2008058082A3 (en) 2008-09-12
WO2008058082A2 (en) 2008-05-15
TWI380309B (en) 2012-12-21
US8799556B2 (en) 2014-08-05
KR20090077856A (ko) 2009-07-15
CN101536108A (zh) 2009-09-16
US7941590B2 (en) 2011-05-10
US20080106936A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
CN101536108B (zh) 用于存储单元的自适应读写系统和方法
US9318223B2 (en) Programming nonvolatile memory based on statistical analysis of charge level distributions of memory cells
US8576625B1 (en) Decoder parameter estimation using multiple memory reads
US10290358B2 (en) Independent read threshold voltage tracking for multiple dependent read threshold voltages using syndrome weights
US9548128B2 (en) Read retry for non-volatile memories
EP2201572B1 (en) Post-facto correction for cross coupling in a flash memory
US8760932B2 (en) Determination of memory read reference and programming voltages
US9367389B2 (en) Recovery strategy that reduces errors misidentified as reliable
CN102203877B (zh) 使用解码器性能反馈的用于存储器器件的软数据生成的方法和装置
US9147491B1 (en) Adaptive read and write systems and methods for memory cells
Lee et al. Estimation of NAND flash memory threshold voltage distribution for optimum soft-decision error correction
US10510405B2 (en) Soft information module
US10755776B2 (en) Adaptive read threshold voltage tracking with gap estimation between adjacent read threshold voltages
US20080263266A1 (en) Adaptive dynamic reading of flash memories
US8638604B1 (en) Non-volatile memory devices having uniform error distributions among pages
CN112929033B (zh) 基于深度学习的MLC型NAND闪存Polar-RNNA量化器的优化方法
WO2013095846A1 (en) Mitigating variations arising from simultaneous multi-state sensing
US10891189B2 (en) Customized parameterization of read parameters after a decoding failure for solid state storage devices
CN107863128B (zh) 一种多级闪存单元纠错方法、系统、装置及可读存储介质
US11024391B1 (en) System and method for estimating uninformed log-likelihood ratio (LLR) for NAND flash memories
US10614897B1 (en) System and method for high performance sequential read by decoupling of inter-cell interference for NAND flash memories
US9355716B2 (en) Memory channel detector systems and methods
CN109669806B (zh) 一种用于nand闪存的译码似然比软值的生成方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Yang Xueshi

Inventor after: Gregory Bird

Inventor before: Yang Xueshi

Inventor before: Gregory Bird

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200430

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200430

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200430

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Michael

Patentee before: MARVELL WORLD TRADE Ltd.