CN101533636A - 微弱电流信号放大器 - Google Patents

Abstract

本发明提供了一种微弱电流信号放大器，包括像素转换单元，像素读出顺序控制单元，读出级单元，模拟多路选择器，输出缓冲级单元，数字时序控制单元，积分复位控制信号和上电复位控制信号分别输出到所述数字时序控制电路单元和像素读出顺序控制电路单元；该微弱电流信号放大器还包括时钟延迟单元，所述时钟延迟单元的主时钟信号分别输出到所述像素读出顺序控制单元和数字时序控制单元。本发明的有益效果在于由于在微弱电流信号放大器中加入了时钟延时单元，避免了大量门电路同时翻转的情况，减小了开关噪声，减弱了微弱电流信号放大器所受到的噪声影响。

Description

微弱电流信号放大器

技术领域

本发明涉及一种电流信号放大器，尤其涉及一种微弱电流信号放大器。

背景技术

微弱电流信号如X射线、红外射线等探测成像系统在安检无损探测、公共安全、环保、医疗CT扫描以及国民经济相关领域正得到日益广泛的应用，其核心是探测阵列组件。该探测阵列组件由探测器阵列和微弱电流信号放大集成电路组成，微弱电流信号放大集成电路是影响组件功能和性能的主要因素。微弱电流信号放大集成电路是将各种功能单片集成在半导体芯片上的高集成度芯片，其基本功能是将探测器探测到的微弱光电流信号实现光电转换、处理放大以及多路选择传输等功能。

相关的微弱电流信号放大集成电路整体框图如图1所示，其电路主要包括像素单元电路、像素读出顺序控制电路、读出级电路、模拟多路选择器、数字时序控制电路和输出缓冲级。其中像素单元电路完成光电流信号的复位和积分；在像素读出顺序控制电路的控制下，像素单元电路中的电压信号依次逐列传输到读出级电路进行处理放大；在模拟多路选择器的控制选通下，各个通道上的信号依次传输到输出缓冲级进行输出处理；数字时序控制电路产生芯片内部所需要的控制信号。像素读出顺序为正序读取，即从通道1’读取到通道N’。数字电路时序控制电路如图2a所示，系统主时钟信号CLK’输入到数字电路时序控制电路，触发其内部大量的门电路。由于门电路在频繁翻转过程中会产生开关噪声，如果这些门电路同时翻转，势必会产生非常大的开关噪声，在数模混合系统中会严重影响模拟电路的功能和性能。图2b所示为其噪声示意图，Noise_rms_1’表示此时数字时序控制电路开关噪声的均方根值。像素单元电路是微弱电流信号放大集成电路和探测器之间的接口电路，不仅为探测器提供偏置电压，而且将探测到的微弱光电流信号进行低噪声积分放大，即电荷量转换成电压量，完成探测器复位和阻抗变换功能。像素单元电路结构如图3所示，其结构为电容反馈跨阻放大器结构。一个高增益的运算放大器利用电容负反馈组成积分器，探测器由二极管表示，电阻R’表示探测器的内阻，电容Cd’表示探测器寄生电容和引线电容的总和，探测到的光电流iph’经积分器积分后以电压Vout’输出，积分时间的长短由开关RST’控制。

这种电路结构存在如下缺陷：

1、大量数字门电路在系统主时钟作用下频繁同时翻转，会产生非常大的开关噪声，在数模混合系统中，这些噪声会严重影响模拟电路的功能和性能。

2、像素单元电路的积分电容固定，限制了某些应用系统的应用。在微弱电流信号探测领域中，由于被探测物体存在较大差异，其信号强度变化较大。因此在背景信号较强的情况下，要求微弱电流信号放大电路的电荷存储能力足够大，这就要求积分电容足够大，才能收集所有的电荷，而现有的积分电容固定的电路，电荷收集的效果往往达不到应用系统的需求；而在背景信号较弱的情况下，对电路的电荷存储能力要求不大，所需要的积分电容较小，如果积分电容固定，势必会造成系统功耗的增加和电路速度的下降，严重影响电路的功能和性能。

3、微弱电流信号放大集成电路只有一种读出顺序，即从通道1读取到通道N的正序读取，固定的读出顺序使得系统成像方式固定，无法满足微弱电流信号探测成像领域特定的成像需求。

发明内容

本发明要解决的技术问题是提供一种噪声小的微弱电流信号放大器。

为解决上述技术问题，本发明采用的技术方案为：

一种微弱电流信号放大器，包括

像素转换单元，用于将微弱电流信号进行放大，并转换成电压信号，输出该电压信号；

像素读出顺序控制单元，用于控制所述像素转换单元输出的所述电压信号的顺序；

读出级单元，读取像素转换单元中输出的所述电压信号并进行处理放大；

模拟多路选择器，控制选通经所述读出级单元处理放大的信号，并将所述处理放大的信号输出；

输出缓冲级单元，用于处理经所述模拟多路选择器选通输出的信号；

数字时序控制单元，用于接收输入到所述微弱电流信号放大器的信号，并产生所述微弱电流信号放大器中的控制信号；

积分复位控制信号和上电复位控制信号分别输出到所述数字时序控制电路单元和像素读出顺序控制电路单元；

该微弱电流信号放大器还包括时钟延迟单元，所述时钟延迟单元的主时钟信号分别输出到所述像素读出顺序控制单元和数字时序控制单元。

优选的，所述时钟延迟单元包括N个延时单元，产生N个时钟信号，所述N个时钟信号分别输出到所述数字时序控制电路单元，其中，N为自然数。

优选的，所述像素转换单元包括i个像素电路，i≤N且i≥1，每个像素电路包括积分器和控制积分器积分电容的积分电容控制器，积分电容可选控制信号输入到所述数字时序控制单元。

优选的，所述积分器由高增益的运算放大器利用电容负反馈组成。

优选的，所述积分器为电容反馈跨阻放大器结构，该结构包括运算放大器；

所述积分电容控制器为在所述运算放大器的负输入端与所述运算放大器的输出端之间并联有至少两个积分电容和一个积分时间控制器，还包括与积分电容串联的积分电容选择控制器，其中至少一个积分电容和积分电容选择控制器串联后连接在所述运算放大器的负输入端与所述运算放大器的输出端之间。

优选的，控制读出顺序信号输出到所述像素读出顺序电路单元，像素读出顺序控制单元包括寄存器模块和信号转换模块，寄存器模块的输入信号为主时钟信号、上电复位信号和通道选通控制信号，寄存器模块的输出信号作为电路转换模块的输入信号，控制读出顺序信号用于控制所述电路转换模块。

优选的，所述寄存器模块为M位右移移位寄存器，M为偶数；电路转换模块包括M/2个转换电路。

优选的，所述读出级单元包括N个读出级电路，每个读出级电路包括串联的阻抗匹配电路和双采样电路，N为自然数。

本发明的有益效果在于：

由于在微弱电流信号放大器中加入了时钟延时单元，通过将系统主时钟信号经过若干个延时单元，产生若干个信号分别触发数字时序控制单元内部不同的门电路，避免了大量门电路同时翻转的情况，减小了开关噪声，减弱了微弱电流信号放大器所受到的噪声的影响。

微弱电流信号放大器的电荷存储能力与像素转换单元积分电容的大小密切相关，在本发明的一个优选实施例中，微弱电流信号放大器中的像素转换电路设计成积分电容可选的像素转换电路，即像素转换单元包括i个像素电路，i≤N且i≥1，每个像素电路包括由高增益的运算放大器利用电容负反馈组成的积分器和控制积分器积分电容的积分电容控制器，积分电容可选控制信号输入到所述数字时序控制单元。因此在背景信号较强的情况下，可以选择较大的积分电容值，满足电路电荷存储能力较大的需求；在背景信号较弱的情况下，可以选择较小的积分电容值，不仅满足其相应较小的电荷存储能力需求，同时降低了微弱电流信号放大器功耗并提高了微弱电流信号放大器的速度，有效地提高了微弱电流信号放大器的性能。

在本发明的一个优选实施例中，微弱电流信号放大器中设计了像素读出顺序控制单元，控制读出顺序信号输出到所述像素读出顺序控制单元，像素读出顺序控制单元包括寄存器模块和电路转换模块，寄存器模块的输入信号为主时钟信号、上电复位信号和通道选通控制信号，寄存器模块的输出信号作为电路转换模块的输入信号，控制读出顺序信号用于控制所述电路转换模块。可以提供两种像素单元读出顺序：a、从第1个像素到第N个像素的正序读取；b、从第N个像素到第1个像素的倒序读取，解决了现有微弱电流信号放大器读出顺序固定的问题，使得微弱电流信号探测成像系统能够选择不同的成像方式，满足该领域特定的成像要求。

综上，本发明提供的微弱电流信号放大器，具有时钟延迟减弱数字开关噪声影响、像素单元读出顺序可控及积分电容可选的功能，从而扩展了该微弱电流信号放大器的应用范围。

附图说明

图1是相关微弱电流信号放大集成电路的整体框图；

图2a是相关微弱电流信号放大集成电路中的数字电路；

图2b是采用图2中相关微弱电流信号放大集成电路的数字电路噪声示意图；

图3是相关微弱电流信号放大集成电路中的单元电路；

图4是本发明的微弱电流信号放大器的整体框图；

图5a是本发明的时钟延迟单元电路框图；

图5b是采用本发明提供的时钟延迟单元后的噪声示意图；

图6a是本发明提供的像素转换单元；

图6b是像素转换单元的数字逻辑控制电路；

图6c是像素转换单元的数字逻辑控制电路的逻辑关系表；

图7a是本发明提供的像素读出顺序控制单元中的信号转换电路图；

图7b是本发明提供的像素读出顺序控制单元中的信号转换电路模块图；

图8是本发明提供的像素读出顺序控制单元的整体框图；

图9是本发明的一个优选实施例的微弱电流信号放大器的读出时序图。

具体实施方式

下面结合附图对本发明做进一步说明。

本发明提供的微弱电流信号放大器，包括像素转换单元，用于将微弱电流信号进行放大，并转换成电压信号，输出该电压信号；像素读出顺序控制单元，用于控制所述像素转换单元输出的所述电压信号的顺序；读出级单元，读取像素转换单元中输出的所述电压信号并进行处理放大；模拟多路选择器，控制选通经所述读出级单元处理放大的信号，并将所述处理放大的信号输出；输出缓冲级单元，用于处理经所述模拟多路选择器选通输出的信号；数字时序控制单元，用于接收输入到所述微弱电流信号放大器的信号，并产生所述微弱电流信号放大器中的控制信号；积分复位控制信号RESET和上电复位控制信号POR分别输出到所述数字时序控制电路单元和像素读出顺序控制电路单元；该微弱电流信号放大器还包括时钟延迟单元，所述时钟延迟单元的主时钟信号CLK分别输出到所述像素读出顺序控制单元和数字时序控制单元。

本发明的一个优选的实施方式，采用特许半导体的双栅四层金属标准混合信号CMOS工艺设计，芯片面积为2.5mm×3mm，以N＝256的像素单元阵列为例进一步说明该发明的实施方式。

如图4所示，本发明的微弱电流信号放大器包括以下几个部分：

积分电容可选的256元像素转换单元阵列1、256元像素读出顺序控制单元2、时钟延迟单元7、数字时序控制单元3、256通道读出级单元4、256路选1模拟多路选择器5和输出缓冲级6。

时钟延迟单元7包括255个TD延时单元，时钟延迟电路框图如图5a所示，CLK系统主时钟经过255个TD延时单元，产生信号CLK<1>......CLK<255>，这样CLK、CLK<1>......CLK<255>共256个时钟输入到数字电路并分别触发不同的门电路，由于时钟延迟单元7的存在，CLK、CLK<1>......CLK<255>的上升沿之间存在一个较小的延迟，就不会出现大量门电路同时翻转的情况，此时模拟电路开关噪声明显减小，由于门电路同时翻转造成的开关噪声对该微弱电流信号放大器的影响也大大减弱。

积分电容可选的像素转换单元1为256元，积分电容可选的像素转换单元1包括i个像素电路，i≤N且i≥1，每个像素电路包括由高增益的运算放大器利用电容负反馈组成的积分器11和控制积分器输出电容的积分电容控制器12，积分电容可选控制信号输入到所述数字时序控制单元，其中的像素电路采用电容反馈跨阻放大器结构(CTIA)，实现对射线探测器探测到的光电流信号进行低噪声积分放大、探测器复位和阻抗变换功能。积分电容可选的像素转换单元1如图6a所示，一个高增益的运算放大器利用电容负反馈组成积分器，射线探测器由二极管表示，电阻R表示探测器的内阻，电容Cd表示探测器寄生电容和引线电容的总和，探测光电流iph经积分器积分后以电压Vout输出，积分时间的长短由开关RST控制。当积分时间控制开关RST闭合时，积分电容Cint_total两端被复位，由于放大器的高增益特性，放大器正负两输入端“虚短”，此时输出电压Vout为：Vout＝Vin-＝Vin+＝Vref，Vref为放大器正输入端所加偏置电压；当积分时间控制开关RST断开时，电容反馈跨阻放大器结构CTIA开始积分，若积分时间为Tint，探测光电流为iph，电流注入效率为η，则积分点注入的电荷总量Q＝η×iph×Tint，输出点Vout的电压变化量为 $\mathrm{\&Delta;V}=\frac{\mathrm{\&eta;}\&times;\mathrm{iph}\&times;\mathrm{Tint}}{\mathrm{Cint}\_\mathrm{total}},$ 其中Cint_total是该积分电容可选的256元像素转换单元1的积分电容实际值，则输出电压可表示为 $\mathrm{Vout}=\mathrm{Vref}-\frac{\mathrm{\&eta;}\&times;\mathrm{iph}\&times;\mathrm{Tint}}{\mathrm{Cint}\_\mathrm{total}}.$

积分电容控制器12的控制电路如图6b所示，当第一积分电容可选控制信号Cse1_1和第二积分电容可选控制信号Cse1_2逻辑为00时，第一积分电容选择控制器S1、第二积分电容选择控制器S2、第三积分电容选择控制器S3的选择控制逻辑分别为000，此时积分电容为Cint1；同理当第一积分电容可选控制信号Cse1_1和第二积分电容可选控制信号Cse1_2逻辑分别为01、10、11时，积分电容与之对应分别为Cint1+Cint2、Cint1+Cint2+Cint3、Cint1+Cint2+Cint3+Cint4。设计时，Cint1＝6pF，Cint2＝4pF，Cint3＝4pF，Cint4＝6pF，因此，通过对Cse1_1和Cse1_2不同的逻辑选择，电路可以有6pF、10pF、14pF和20pF四档积分电容可选，就能使微弱电流信号放大器能够根据应用系统背景信号的强弱，灵活选择积分电容的大小。

256元像素读出顺序控制单元2，该电路的256个输出控制256个通道的读取顺序，即SEL(i)控制通道i的读出(1≤i≤256)。读取顺序控制信号TB控制整个系统的读出顺序，读取顺序控制信号TB信号输入到256元像素读出顺序控制电路2。当读取顺序控制信号TB信号为逻辑高时，读出顺序为正序读取，即从通道1读取到通道256；当TB信号为逻辑低时，读出顺序为倒序读取，即从通道256读取到通道1。CLK信号、RESET信号和POR信号分别为该单元提供系统主时钟信号、积分复位控制信号和上电复位信号。

本发明的像素读出顺序控制单元2中的信号转换电路如图7a所示，图7b为其电路模块图。当读取顺序控制信号TB为逻辑高时，第一MOS管M1、第二MOS管M2、第七MOS管M7和第八MOS管M8导通，第三MOS管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6关断，此时第一MOS管M1和第二MOS管M2组成的传输门将第一输入信号IN1通过第一驱动单元Bufl传输到第一输出信号OUT1，第七MOS管M7和第八MOS管M8组成的传输门将第二输入信号IN2通过第二驱动单元Buf2传输到第二输出信号OUT2，此时电路逻辑为OUT1＝IN1，OUT2＝IN2；当读取顺序控制信号TB信号为逻辑低时，第一MOS管M1、第二MOS管M2、第七MOS管M7和第八MOS管M8关断，第三MOS管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6导通，第三MOS管M3和第四MOS管M4组成的传输门将第二输入信号IN2通过第一驱动单元Buf1传输到第一输出信号OUT1，第五MOS管M5和第六MOS管M6组成的传输门将第一输入信号IN1通过第二驱动单元Buf2传输到第二输出信号OUT2，此时电路逻辑为OUT1＝IN2，OUT2＝IN1。

本发明的像素读出顺序控制单元2的整体框图如图8所示，由一个256位右移移位寄存器21和128个信号转换模块22组成。256位右移移位寄存器的输入信号为系统主时钟信号CLK、上电复位信号POR和通道选通控制信号CS，输出为SEL_1......SEL_256。通道选通控制信号CS信号被移位寄存器依次右移，则SEL_1......SEL_256依次有效，即通道选通控制信号CS移位到SEL_i时，SEL_i有效(1≤i≤256)。第1个信号转换模块的输入为SEL_1和SEL_256，输出为SEL(1)和SEL(256)；第2个信号转换模块的输入为SEL_2和SEL_255，输出为SEL(2)和SEL(255)；依次类推，第128个信号转换模块的输入为SEL_128和SEL_129，输出为SEL(128)和SEL(129)。当读取顺序控制信号TB信号为逻辑高时，信号转换模块不发生信号交换，此时SEL(1)＝SEL_1......SEL(256)＝SEL_256，由于SEL(i)控制第i个通道的选通(1≤i≤256)，此时像素的读出顺序为正序读取，即从通道1读取到通道256；当读取顺序控制信号TB信号为逻辑低时，信号转换模块发生了信号交换，以第一个信号转换模块为例，此时SEL(1)＝SEL_256，SEL(256)＝SEL_1，此时像素的实际读出顺序为倒序读取，即从通道256读取到通道1。

数字时序控制单元3，其输入为时钟信号CLK，CLK<1>......CLK<255>、积分复位控制信号RESET、上电复位控制信号POR、第一积分电容选择控制信号Cse1_1与第二积分电容选择控制信号Cse1_2，基于这些信号，产生整个电路工作必需的内部控制信号。

256通道读出级单元4，包括阻抗匹配电路BUFFER和相关双采样电路CDS。其中阻抗匹配电路BUFFER完成积分电容可选的256元像素转换单元1和相关双采样电路之间的阻抗匹配功能，该BUFFER由折叠共源共栅运算放大器接成单反形式构成；相关双采样电路CDS通过分别采样本周期积分信号和复位信号并将两个信号作差，消除固定模式噪声，以得到正确的有用信号并在下一个周期的复位时间内输出处理。

该微弱电流信号放大器包含256个通道。每个通道由积分电容可选的像素单元电路和读出级电路组成，即第i个积分电容可选的像素单元电路和第i个读出级电路组成通道i(1≤i≤256)。

256路选1模拟多路选择器5，为256选1并入串出结构，将256个通道光敏元的光电信号依次传输到信号母线上。

输出缓冲级6，即输出缓冲运放，将模拟多路选择器5选通的信号串行输出，同时提高电路的驱动能力。

以通道i为例，从通道i本次积分的开始点到下一次积分的开始点之间的时间，看成通道i的一帧(1≤i≤256)。当读取顺序控制信号TB信号给定为逻辑高时，256元像素读出顺序控制电路的读出顺序为正序读取，即从像素1读取到像素256，此时整个系统的时序图如图9所示，工作情况如下：

数字时序控制单元3的输入为上电复位信号POR、系统主时钟信号CLK，积分复位控制信号RESET。上电复位信号POR信号在上电初期对数字时序控制单元3中的存储器件进行复位或置位以确定其初始状态；系统主时钟信号CLK时钟频率为1MHz，时钟周期T为1us；积分复位控制信号RESET信号控制各个通道的积分与复位，高电平复位，低电平积分，复位时间t1设计为35us，积分时间t2设计范围为2ms—20ms，t2具体值根据实际应用系统决定；模拟多路选择器选通控制信号mux由数字时序控制单元3产生，脉冲宽度一个时钟周期T，其上升沿比积分复位控制信号信号RESET的上升沿落后2个时钟周期T。对于第i(1≤i≤256)个通道而言，通道选通控制信号CS移位到该通道时选通第i个像素单元电路，模拟多路选择器选通控制信号mux移位到该通道时模拟多路选择器选通第i个通道，此时通道i的信号通过输出缓冲级输出。由于每个通道内存在相关双采样CDS电路，因此通道i本帧(第M帧)的有效值实际是在第M+1帧的复位时间内处理输出，而第M帧复位时间内输出的是第M-1帧的有效值；经过1个时钟周期T，通道选通控制信号CS信号选通第i+1个像素单元电路，模拟多路选择器选通控制信号mux选通模拟多路选择器5的第i+1个通道，此时通道i+1的信号通过输出缓冲级6输出；经过N-i个时钟周期T，通道选通控制信号CS信号选通第256个像素转换单元电路，模拟多路选择器选通控制信号mux选通模拟多路选择器5的第256个通道，此时通道256的信号通过输出缓冲级6输出。从模拟多路选择器选通控制信号mux变为高电平并选通通道1那一刻起，经过256个时钟周期T，256个通道的数据依次通过输出缓冲级输出，至此，整个微弱电流信号放大器就完成1个探测器阵列的读出处理，接下来不断重复上述过程。

以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (8)

1、一种微弱电流信号放大器，包括

像素转换单元，用于将微弱电流信号进行放大，并转换成电压信号，输出该电压信号；

像素读出顺序控制单元，用于控制所述像素转换单元输出的所述电压信号的顺序；

读出级单元，读取像素转换单元中输出的所述电压信号并进行处理放大；

模拟多路选择器，控制选通经所述读出级单元处理放大的信号，并将所述处理放大的信号输出；

输出缓冲级单元，用于处理经所述模拟多路选择器选通输出的信号；

数字时序控制单元，用于接收输入到所述微弱电流信号放大器的信号，并产生所述微弱电流信号放大器中的控制信号；

积分复位控制信号和上电复位控制信号分别输出到所述数字时序控制电路单元和像素读出顺序控制电路单元；

其特征在于，该微弱电流信号放大器还包括时钟延迟单元，所述时钟延迟单元的主时钟信号分别输出到所述像素读出顺序控制单元和数字时序控制单元。

2、根据权利要求1所述的微弱电流信号放大器，其特征在于，所述时钟延迟单元包括N个延时单元，产生N个时钟信号，所述N个时钟信号分别输出到所述数字时序控制电路单元，其中，N为自然数。

3、根据权利要求1所述的微弱电流信号放大器，其特征在于，所述像素转换单元包括i个像素电路，i≤N且i≥1，每个像素电路包括积分器和控制积分器积分电容的积分电容控制器，积分电容可选控制信号输入到所述数字时序控制单元。

4、根据权利要求3所述的微弱电流信号放大器，其特征在于，所述积分器由高增益的运算放大器利用电容负反馈组成。

5、根据权利要求4所述的微弱电流信号放大器，其特征在于，所述积分器为电容反馈跨阻放大器结构，该结构包括运算放大器；

所述积分电容控制器为在所述运算放大器的负输入端与所述运算放大器的输出端之间并联有至少两个积分电容和一个积分时间控制器，还包括与积分电容串联的积分电容选择控制器，其中至少一个积分电容和积分电容选择控制器串联后连接在所述运算放大器的负输入端与所述运算放大器的输出端之间，

6、根据权利要求1所述的微弱电流信号放大器，其特征在于，控制读出顺序信号输出到所述像素读出顺序电路单元，像素读出顺序控制单元包括寄存器模块和信号转换模块，寄存器模块的输入信号为主时钟信号、上电复位信号和通道选通控制信号，寄存器模块的输出信号作为电路转换模块的输入信号，控制读出顺序信号用于控制所述电路转换模块。

7、根据权利要求6所述的微弱电流信号放大器，其特征在于，所述寄存器模块为M位右移移位寄存器，M为偶数；电路转换模块包括M/2个转换电路。

8、根据权利要求1所述的微弱电流信号放大器，其特征在于，所述读出级单元包括N个读出级电路，每个读出级电路包括串联的阻抗匹配电路和双采样电路，N为自然数。

Images