CN101529595B - 自对准平面相变存储器元件及装置、采用所述元件及装置的系统以及形成所述元件及装置的方法 - Google Patents

自对准平面相变存储器元件及装置、采用所述元件及装置的系统以及形成所述元件及装置的方法 Download PDF

Info

Publication number
CN101529595B
CN101529595B CN200780035551XA CN200780035551A CN101529595B CN 101529595 B CN101529595 B CN 101529595B CN 200780035551X A CN200780035551X A CN 200780035551XA CN 200780035551 A CN200780035551 A CN 200780035551A CN 101529595 B CN101529595 B CN 101529595B
Authority
CN
China
Prior art keywords
electrode
change material
phase
material layers
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200780035551XA
Other languages
English (en)
Other versions
CN101529595A (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101529595A publication Critical patent/CN101529595A/zh
Application granted granted Critical
Publication of CN101529595B publication Critical patent/CN101529595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

本发明揭示相变存储器元件、使用所述相变存储器元件的装置及系统以及形成所述相变存储器元件的方法。存储器元件(201)包含第一及第二电极(31、32)以及位于所述第一与第二电极之间的相变材料层(16)。所述相变材料层具有第一部分(316b)，所述第一部分具有小于所述相变材料层的第二部分(316a)的宽度的宽度。所述第一电极、第二电极及相变材料层可至少部分地沿同一水平面而定向。

Description

自对准平面相变存储器元件及装置、采用所述元件及装置的系统以及形成所述元件及装置的方法 
技术领域
本发明实施例涉及半导体装置，且更特定来说涉及相变存储器元件及形成及使用相变存储器元件的方法。 
背景技术
非易失性存储器因其在无供电的情况下维持数据的能力而成为集成电路的有用元件。相变材料已经研究而用于非易失性存储器单元中。相变存储器元件包含相变材料，例如，能够在非晶相与晶相之间稳定转换的硫属化物合金。每一相位呈现特定的电阻状态且所述电阻状态区分所述存储器元件的逻辑值。具体来说，非晶状态呈现相对高的电阻，且结晶状态呈现相对低的电阻。 
图1A及1B中所图解说明的常规相变存储器元件1具有一层相变材料8，其在第一与第二电极2、4之间且由介电材料6支撑。根据施加在第一与第二电极2、4之间的电流量将相变材料8设置到一特定电阻状态。为获得非晶状态(图1B)，施加通过常规相变存储器元件1的相对高的写入电流脉冲(重置脉冲)以熔化相变材料8中覆盖第一电极2达第一时间周期的至少一部分9。移除电流，且相变材料8迅速冷却到低于结晶温度的温度，此导致相变材料8的部分9覆盖具有非晶状态的第一电极2。为获得结晶状态(图1A)，向常规相变存储器元件1施加较低电流写入脉冲(设置脉冲)达第二时间周期(通常比非晶相变材料的结晶时间的持续时间要长)以将相变材料8的非晶部分9加热到低于其熔点但高于其结晶温度的温度。此致使相变材料8的非晶部分9再结晶为结晶状态，一旦移除电流且冷却常规的相变存储器元件1即维持所述结晶状态。通过施加不会改变相变材料8的相位状态的读取电压来读取相变存储器元件1。 
常规相变存储器的一个缺点是需要很大的编程电流来实现相变。此要求导致需要较大存取晶体管设计来实现充分的电流驱动。与存储器元件1相关联的另一问题是归因于可编程体积的边缘处(即部分9)非晶状态与结晶状态的不可控制的混合的不良可靠性。因此，需要具有编程需要减少且可靠性增加的相变存储器装置。另外，由于在存储器元件1中相变材料8与大面积的第一电极2直接接触，因此存在较大的热损失，从而产生较大的重置电流要求。 
因此，需要替代设计来解决上文所述问题。 
发明内容
本发明实施例包含相变存储器元件。存储器元件包含第一及第二电极及位于所述第一与第二电极之间的相变材料层。所述相变材料层具有第一部分，所述第一部分具有小于所述相变材料层的第二部分的宽度的宽度。所述第一电极、第二电极及相变材料层可至少部分地沿相同水平面定向。本发明实施例还包含若干包含存储器元件的装置及系统及形成所述存储器元件的方法。 
附图说明
图1A及1B图解说明常规的相变存储器元件； 
图2分别图解说明根据本发明实施例的相变存储器装置的局部截面图。 
图3A-3D图解说明根据本发明实施例的图2的相变存储器装置沿线3-3′的俯视图。 
图4A-4D图解说明制作图2A及2B的相变存储器装置的方法的局部截面图。 
图5是图2的相变存储器装置的局部截面图，其显示根据本发明实施例的额外电路。 
具体实施方式
图6是具有并入根据本发明实施例而构造的相变存储器元件的存储器装置的处理器系统的方块图。 
在以下详细说明中，参照本发明的各种实施例。以足够的细节描述这些实施例以使所属领域的技术人员能够实践本发明。应了解，可采用其它实施例，且可作出各种结构、逻辑及电改变。 
以下说明中使用的术语“衬底”可包含任何支撑结构，其中包含但不限于具有暴露的衬底表面的半导体衬底。半导体衬底应被理解为包含硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、经掺杂及未经掺杂的半导体、由基础半导体基底支撑的硅外延层及其它半导体结构，其中包含由除硅以外的半导体制成的结构。当在以下说明中提及半导体衬底或晶片时，可能已利用先前的处理步骤在基础半导体或基底中或上方形成了若干区或结。所述衬底无需基于半导体，但可以是适合支撑集成电路的任何支撑结构，其中包含但不限于金属、合金、玻璃、聚合物、陶瓷及此项技术中已知的任何其它支撑材料。 
本发明实施例提供具有平面存储器元件的相变存储器装置。现在参照图式解释所述实施例，图中图解说明实施例且在所有图式中相同的参考编号指示相同特征。图2图解说明根据本发明实施例而构造的相变存储器装置200的一部分的截面图。图3A-3D是根据本发明的存储器装置200的一部分沿线3-3′的俯视图。 
存储器装置200包含存储器元件201，每一存储器元件用于存储至少一个位，即逻辑1或0。如下文更详细描述，存储器元件201是平面的且经配置以具有与存储器元件1(图1A)相比减小的编程体积及/或编程电压。 
参照图2，在第一介电层20内及衬底11上方形成传导插头14。如图5中所示及下文更详细描述，衬底11可包含额外的装置及结构。每一存储器元件210均形成于相应的传导插头14上方并与其连通。每一存储器元件201均包含一相变材料层16及自对准第一及第二电极31、32。每一第一电极31均与相应的传导插头14接触。或者，一个以上第一电极31可与同一传导插头14接触。每一第二电极均与传导互连40接触，传导互连连接到第二电极选择线546(图5)。 
在存储器元件201中，第一电极31与第二电极32位于相变材料16的至少部分地沿同一水平面的相对端处。因此，存储器元件201是平面的。在所图解说明的实施例中，相变材料层16垂直设置在第二与第三介电层17、18之间。相变材料层16与第二及第三介电层17、18布置在堆栈211中。第一及第二电极31、32形成于堆栈211的侧壁上。 
如图3A中所示，从俯视的角度看，包含相变材料层16的堆栈211沿相变材料层16的长度317具有可变的宽度(例如，宽度316a、316b)。出于此说明书的目的，从图3A的俯视角度沿第一与第二电极31、32之间的距离测量相变材料层的长度。沿垂直于图3A中所指示的长度的距离测量相变材料层16的宽度。 
在图3A的实施例中，相变材料层16的邻近电极31、32的部分具有比相变材料层16的位于电极31、32之间在远处的部分的宽度316b更大的宽度316a。显示图3A的相变材料层16的宽度从每一电极31、32到大约中心315处逐渐地线性减小，中心315具有宽度316b。应了解，相变材料层16的最窄部分无需位于电极31、32之间的中央，而是可替代地更接近于电极31、32中的一者或另一者。 
图3B-3D是根据其它实施例的存储器装置200的沿线3-3′的部分的俯视图。如图3B中所示，相变材料层的具有较窄宽度的部分与图3A中所示相比已延伸。或者，如图3C及3D中所示，相变材料层的宽度从每一电极31、32以逐步方式逐渐减小直到大约中心315处，中心315具有宽度316b。此外，虽然显示相变材料层16在中心315处具有最窄的宽度，但相变材料层16也可在其它点处具有最窄宽度。此外，其它形状(例如其他形状当中的沙漏形状)也是可能的，以使得相变材料层16在第一与第二电极31、32之间的宽度不同。 
通过在电极31、32之间提供较窄宽度316b，在操作期间引发了电流拥挤且可编程体积16a对应于相变材料层16的在具有较窄宽度316b的部分处且邻近所述部分的区。此减少了通过电极31、32的热损失。由于缩放不会受电极31、32热损失限制，因此此配置可实现较好的可缩放性。所引发的电流拥挤还使得可编程体积16a的整个重置状态能够改善元件201的导通/关断电阻比且减小阈值电压。另外，可编程体积16a及可编程电压与常规垂直存储器元件1(图1A)中的可编程体积及可编程电压相比可减小。 
存储器装置200经操作以具有两个或两个以上电阻状态。此通过施加重置电流脉冲以在结晶状态与非晶状态之间改变相变材料16的可编程体积16a来实现。例如，如果需要三个电阻状态，则控制重置电流以在结晶状态与非晶状态之间改变第二可编程体积16b。通过控制重置电流脉冲以在结晶状态与非晶状态之间改变额外的可编程体积来实现额外的电阻状态。因此，装置200可经操作以使得元件201的相变材料层 16具有一个以上可编程体积。与常规存储器装置中的多状态编程相比，由于可在距离电极一定距离处提供可编程体积16a且相变可是完整的，因此装置200可实现改善的稳定性、可重复性、可靠性及一致性。 
参照图2及3，每一第一电极31均位于相应的传导插头14的上方并与其接触。每一第二电极均与第四介电层21中形成的传导互连40接触。如图2中所描绘，传导互连40形成于邻近存储器元件201的第二电极32之间并自对准到所述第二电极32。 
图4A-4D图解说明制作图2-3D中所图解说明的相变存储器装置200的一个实施例。本文中所描述的任何动作均不要求特定的次序，除了那些逻辑上需要前面动作的结果的动作之外。因此，虽然将以下动作描述为按特定次序执行，但可视需要更改所述次序。 
如图4A中所示，第一介电层20形成于衬底11上方。第一介电层20经蚀刻以形成通孔424，在通孔424内形成传导插头14。传导插头14由任何合适的传导材料形成，例如氮化钛(TiN)、氮化铝钛(TiAlN)、钛-钨(TiW)、铂(Pt)或钨(W)及其它材料。 
如图4B中所描绘，第二绝缘层17、相变材料层16及第三绝缘层18沉积于传导插头14及第一绝缘层20上方。层16、17、18作为毯覆层而形成。通过调整相变材料层16的厚度来调整可编程体积316(图3A-3D)。 
在所图解说明的实施例中，相变材料16是一种硫属化物材料(例如锗-锑-碲)且具有(例如)约 
Figure G200780035551XD00041
的厚度。所述相变材料还可以是或包含其它相变材料，例如：In-Se、Sb2Te3、GaSb、InSb、As-Te、Al-Te、GeTe、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt。 
图4C图解说明将层16、17和18图案化及蚀刻为个别存储器元件201的堆栈211。同样，在堆栈211上方形成保形传导层。执行间隔件蚀刻以将自对准电极31、32作为侧壁形成在堆栈211上。电极31、32由任何合适的传导材料形成，例如氮化钛(TiN)以及其它材料。堆栈211各自经形成以部分地上覆在相应传导插头上，以使得当在堆栈211的侧壁上形成第一电极31时，第一电极31与相应的传导插头14接触。 
进一步图案化堆栈211且进行干蚀刻步骤以使堆栈(其中包含相变材料层16)成形，以具有图3A-3D中的一者所示的形状或所需要的及根据本发明的形状。 
如图4D中所示，第四介电层21形成于堆栈211及电极31、32上方。在第四介电层21中形成通孔440以暴露邻近存储器元件201的第二电极32。为实现图2中所示结构，在自对准到第二电极32并与其接触的通孔440内沉积传导材料。 
可形成额外的结构以完成存储器装置200。例如，下文结合图5显示及描述位线544、字线541、第二电极选择线546及传导互连542。 
图5是图2的相变存储器装置的局部截面图，其显示根据本发明实施例的额外电 路。存储器元件201上覆在由衬底10支撑的位线544、字线541及传导互连542上。衬底10内的隔离区550隔离存储器装置200的各元件。图5中所示结构仅为一个实例，且在本发明范围内预期包含根据本发明实施例的一个或一个以上存储器元件201及/或存储器装置200的其它电路设计。 
图6图解说明简化的处理器系统600，其包含具有根据本发明而构造的相变存储器装置200的存储器电路626。 
图6的处理器系统600可以是包含一个或一个以上处理器的任何系统，例如计算机、PDA、电话或其它控制系统，其通常包括中央处理单元(CPU)622，例如微处理器、数字信号处理器或其它可编程数字逻辑装置；其经由总线621与输入/输出(I/O)装置625通信。存储器电路626通常通过存储器控制器经由总线621与CPU 622通信。存储器电路626包含存储器装置200(图2-3)。或者，存储器电路可包含存储器元件201中的一者或一者以上。 
在计算机系统的情况下，处理器系统600可包含例如压缩磁盘(CD)ROM驱动器623及硬驱动器624的外围装置，所述外围装置也经由总线621与CPU 622通信。如果需要，可将存储器电路626与所述处理器(例如CPU 622)组合在单个集成电路中。 
仅可将上述说明及图式视为用于举例说明可实现本文中所描述的特征及优点的特定实施例。可对特定处理条件及结构作出修改及替代。因此，不应将本发明各实施例视为由前述说明及图式所限定，而是仅由所附权利要求书的范围来限定。 

Claims (38)

1.一种存储器装置，其包括：
至少一个存储器元件，其包括：
第一及第二电极；及
相变材料层，其位于所述第一与第二电极之间，所述相变材料层具有至少第一及第二部分，所述第一部分具有小于所述第二部分的宽度的宽度，
其中所述第一电极、第二电极及相变材料层至少部分地沿同一水平面而定向。
2.如权利要求1所述的存储器装置，其中所述第一及第二电极自对准到所述相变材料层。
3.如权利要求1所述的存储器装置，其中所述第一部分在所述第一与第二电极之间间隔开。
4.如权利要求1所述的存储器装置，其中所述第一部分中心定位在所述第一与第二电极之间。
5.如权利要求1所述的存储器装置，其中所述相变材料层的宽度从邻近所述第一及第二电极的点到所述第一部分逐渐减小。
6.如权利要求1所述的存储器装置，其中所述相变材料层的宽度从邻近所述第一及第二电极的点到所述第一部分以逐步方式减小。
7.如权利要求1所述的存储器装置，其中所述相变材料层的宽度从邻近所述第一及第二电极的点到所述第一部分线性地减小。
8.如权利要求1所述的存储器装置，其中所述至少一个存储器元件进一步包括位于所述第一与第二电极之间的第一及第二介电层，且其中所述相变材料层垂直地设置在所述第一与第二介电层之间并与其接触。
9.如权利要求1所述的存储器装置，其进一步包括至少一个传导插头，其中所述第一电极与所述至少一个传导插头接触。
10.如权利要求1所述的存储器装置，其进一步包括至少两个存储器元件及一传导互连，其中所述传导互连与所述至少两个存储器元件的第二电极接触。
11.一种处理器系统，其包括：
处理器，其耦合到存储器装置，所述存储器装置包括：
多个存储器元件，至少两个存储器元件包括：
相变材料层，及
第一及第二电极，其沿水平面位于所述相变材料层的相对端处；
介电层，其位于所述至少两个存储器元件上方；
传导互连，其位于所述介电层内，所述传导互连与所述至少两个存储器元件的所述第二电极接触。
12.如权利要求11所述的系统，其中所述相变材料层中位于所述第一与第二电极之间的第一部分的宽度小于所述相变材料层中位于邻近所述第一电极处的第二部分的宽度及所述相变材料层中位于邻近所述第二电极处的第三部分的宽度中的每一者。
13.如权利要求12所述的系统，其中所述第一部分中心定位在所述第一与第二电极之间。
14.如权利要求11所述的系统，其中所述相变材料层经配置以使得所述相变材料层的可编程体积与所述第一及第二电极间隔开。
15.如权利要求11所述的系统，其中所述传导互连与所述至少两个存储器元件的所述第二电极自对准。
16.一种存储器元件，其包括：
第一及第二电极；及
相变材料层，其位于所述第一与第二电极之间，所述相变材料层经配置以使得所述相变材料层的可编程体积与所述第一及第二电极间隔开。
17.如权利要求16所述的存储器元件，其中所述第一电极、第二电极及相变材料层至少部分地沿同一水平面而定向。
18.如权利要求17所述的存储器元件，其进一步包括位于所述第一与第二电极之间的第一及第二介电层，其中所述相变材料层垂直地设置在所述第一与第二介电层之间并与其接触。
19.如权利要求16所述的存储器元件，其中所述相变材料层具有第一及第二部分，所述第一部分具有小于所述第二部分的宽度的宽度。
20.如权利要求18所述的存储器元件，其中所述第一部分包括所述可编程体积。
21.如权利要求18所述的存储器元件，其中所述相变材料层的宽度从邻近所述第一及第二电极的点到所述第一部分逐渐减小。
22.如权利要求16所述的存储器元件，其中所述可编程体积中心定位在所述第一与第二电极之间。
23.如权利要求16所述的存储器元件，其进一步包括至少一个传导插头，其中所述第一电极与所述至少一个传导插头接触。
24.如权利要求16所述的存储器元件，其中所述第一及第二电极自对准到所述相变材料层。
25.一种形成存储器元件的方法，所述方法包括：
形成第一电极；
形成第二电极；及
在所述第一与第二电极之间形成至少一个相变材料层以使得所述相变材料层的可编程体积与所述第一及第二电极间隔开。
26.如权利要求25所述的方法，其中至少部分地沿同一水平面形成所述第一电极、第二电极及相变材料层。
27.如权利要求26所述的方法，其中配置步骤包括蚀刻所述相变材料的第一部分以具有小于所述相变材料层的第二部分的宽度的第一宽度。
28.如权利要求27所述的方法，其中所述第一部分中心定位在所述第一与第二电极之间。
29.如权利要求26所述的方法，其中配置步骤包括蚀刻所述相变材料层以使得所述相变材料层的宽度从邻近所述第一及第二电极的点到所述第一与第二电极之间的点逐渐减小。
30.一种形成存储器装置的方法，所述方法包括：
形成第一介电层；
在所述第一介电层上方形成一层相变材料层；
在所述相变材料层上方形成第二介电层；
通过蚀刻所述第一介电层、所述第二介电层及所述相变材料层而形成多个堆栈，所形成的每一堆栈均具有侧壁，所述侧壁包含所述相变材料层的边缘；
在每一堆栈的第一侧壁上且与所述相变材料层的第一边缘接触地形成第一电极；
在每一堆栈的第二侧壁上且与所述相变材料层的第二边缘接触地形成第二电极，所述第一侧壁与所述第二侧壁相对；及
在形成所述多个堆栈之后，蚀刻每一堆栈的所述相变材料层，以使得对于每一堆栈，所述相变材料层的第一部分具有小于所述相变材料层的所述第二部分的宽度的第一宽度。
31.如权利要求30所述的方法，其中与所述第一电极间隔开地形成所述第一部分。
32.如权利要求30所述的方法，其中与所述第二电极间隔开地形成所述第一部分。
33.如权利要求30所述的方法，其中形成中心定位在所述第一与第二电极之间的所述第一部分。
34.如权利要求30所述的方法，其中蚀刻所述相变材料层以使得所述相变材料层的宽度从邻近所述第一及第二电极的点到所述第一部分逐渐减小。
35.如权利要求30所述的方法，其中蚀刻所述相变材料层以使得所述相变材料层的宽度从邻近所述第一及第二电极的点到所述第一部分以逐步方式减小。
36.如权利要求30所述的方法，其中蚀刻所述相变材料层以使得所述相变材料层的宽度从邻近所述第一及第二电极的点到所述第一部分线性地减小。
37.如权利要求30所述的方法，其进一步包括形成多个传导插头，其中每一第一电极经形成而与相应的传导插头接触。
38.如权利要求30所述的方法，其进一步包括：
在所述堆栈、第一电极及第二电极上方形成第三介电层；
蚀刻通孔以暴露两个邻近的第二电极；及
用传导材料填充所述通孔。
CN200780035551XA 2006-08-25 2007-07-26 自对准平面相变存储器元件及装置、采用所述元件及装置的系统以及形成所述元件及装置的方法 Active CN101529595B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/509,711 2006-08-25
US11/509,711 US7910905B2 (en) 2006-08-25 2006-08-25 Self-aligned, planar phase change memory elements and devices
PCT/US2007/016746 WO2008027135A2 (en) 2006-08-25 2007-07-26 Self-aligned, planar phase change memory elements and devices, systems employing the same and methods of forming the same

Publications (2)

Publication Number Publication Date
CN101529595A CN101529595A (zh) 2009-09-09
CN101529595B true CN101529595B (zh) 2011-04-13

Family

ID=38885302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780035551XA Active CN101529595B (zh) 2006-08-25 2007-07-26 自对准平面相变存储器元件及装置、采用所述元件及装置的系统以及形成所述元件及装置的方法

Country Status (4)

Country Link
US (3) US7910905B2 (zh)
KR (1) KR101058318B1 (zh)
CN (1) CN101529595B (zh)
WO (1) WO2008027135A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689603B (zh) * 2007-06-20 2015-08-12 台湾积体电路制造股份有限公司 电子元件及其制造方法
US8426838B2 (en) * 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US7772583B2 (en) 2008-08-21 2010-08-10 Micron Technology, Inc. Memory devices and methods of forming the same
US8604457B2 (en) * 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
US8198124B2 (en) * 2010-01-05 2012-06-12 Micron Technology, Inc. Methods of self-aligned growth of chalcogenide memory access device
US8367460B2 (en) 2010-06-22 2013-02-05 Micron Technology, Inc. Horizontally oriented and vertically stacked memory cells
US8624217B2 (en) 2010-06-25 2014-01-07 International Business Machines Corporation Planar phase-change memory cell with parallel electrical paths
US8575008B2 (en) 2010-08-31 2013-11-05 International Business Machines Corporation Post-fabrication self-aligned initialization of integrated devices
CN103187523B (zh) * 2011-12-31 2015-04-08 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103794719A (zh) * 2014-01-15 2014-05-14 上海新储集成电路有限公司 一种平面相变存储器存储单元的结构及其制备方法
US9564585B1 (en) 2015-09-03 2017-02-07 HGST Netherlands B.V. Multi-level phase change device
US10103325B2 (en) * 2016-12-15 2018-10-16 Winbond Electronics Corp. Resistance change memory device and fabrication method thereof
KR20200117465A (ko) 2019-04-04 2020-10-14 에스케이하이닉스 주식회사 전자 장치
FR3115931A1 (fr) * 2020-10-29 2022-05-06 Stmicroelectronics (Rousset) Sas Mémoire à changement de phase
FR3125917B1 (fr) * 2021-07-30 2023-08-04 St Microelectronics Crolles 2 Sas Mémoire à changement de phase

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041196A1 (de) * 2003-10-23 2005-05-06 Rheinisch-Westfälische Technische Hochschule Aachen Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US20080277642A1 (en) 2005-01-25 2008-11-13 Nxp B.V. Fabrication of Phase-Change Resistor Using a Backend Process
US7973301B2 (en) * 2005-05-20 2011-07-05 Qimonda Ag Low power phase change memory cell with large read signal
US7615770B2 (en) 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7599217B2 (en) * 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041196A1 (de) * 2003-10-23 2005-05-06 Rheinisch-Westfälische Technische Hochschule Aachen Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein

Also Published As

Publication number Publication date
KR20090046951A (ko) 2009-05-11
CN101529595A (zh) 2009-09-09
KR101058318B1 (ko) 2011-08-22
US20120132884A1 (en) 2012-05-31
WO2008027135A3 (en) 2008-07-03
WO2008027135A2 (en) 2008-03-06
US7910905B2 (en) 2011-03-22
US20110143516A1 (en) 2011-06-16
US20080048213A1 (en) 2008-02-28
US8525145B2 (en) 2013-09-03
US8129218B2 (en) 2012-03-06

Similar Documents

Publication Publication Date Title
CN101529595B (zh) 自对准平面相变存储器元件及装置、采用所述元件及装置的系统以及形成所述元件及装置的方法
CN101416326B (zh) 使用自对准相变材料层的相变存储器元件及其制造和使用方法
US8030636B2 (en) Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
CN102934229B (zh) 电阻可变存储器单元结构及方法
CN101789489A (zh) 相变存储器单元及形成的方法
US7960813B2 (en) Programmable resistance memory devices and systems using the same and methods of forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant