CN101510556A - 一种双层高介电常数栅介质薄膜及其制备方法 - Google Patents
一种双层高介电常数栅介质薄膜及其制备方法 Download PDFInfo
- Publication number
- CN101510556A CN101510556A CNA2008101979767A CN200810197976A CN101510556A CN 101510556 A CN101510556 A CN 101510556A CN A2008101979767 A CNA2008101979767 A CN A2008101979767A CN 200810197976 A CN200810197976 A CN 200810197976A CN 101510556 A CN101510556 A CN 101510556A
- Authority
- CN
- China
- Prior art keywords
- sputtering
- layer
- sputter
- purity
- resilient coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本发明提出了一种同时具有高介电常数、低漏电流和低氧化层电荷密度、薄界面层的双层栅介质薄膜及其制备方法。它以硅片为基片,其特征在于先用磁控溅射的技术沉积一层很薄的缓冲层,该缓冲层为Si3N4或HfO2,然后用反应溅射的方法在其上再沉积一层Ta2O5薄膜,由于该缓冲层能阻止界面层(SiO2)的形成,另外其介电常数比SiO2大得多,所得到的双层介电薄膜有很好的电学性能。
Description
技术领域
本发明涉及的是一种双层高介电常数栅介质薄膜及其制备方法,属于微电子领域、电介质材料科学领域和纳米科学技术领域。
技术背景
随着超大规模集成电路(ULSI)的发展,器件特征尺寸的不断缩小,如仍采用SiO2作为MOSFET等的栅介质材料,将会导致栅压对沟道控制能力的减弱和器件功耗的大幅增加,而利用高介电材料(如Ta2O5)代替传统SiO2作为栅介质可以在保持等氧化层厚度(EOT)不变的条件下,增加介质层的物理厚度,从而可以大大降低直接隧穿效应和栅介质层所承受的电场强度。于是寻找能替代目前使用的栅介质材料SiO2/Si3N4/SiONx是一项急待开展的研究课题。在新一代DRAM电容器元件材料中,Ta2O5薄膜被认为是最有希望的替代品,这主要是由于它具有较高的介电常数(Ta2O5~26,SiO2~4,Si3N4~7)。然而高的沉积温度或后退火处理温度会在Ta2O5薄膜与Si衬底之间生成较厚的SiO2层,较厚的SiO2层会大大降低DRAM器件的存储电荷性能,使Ta2O5薄膜高介电特性的优势难以实现,怎样阻止界面层(SiO2)的形成是当前急需解决的问题之一。
发明内容
本发明的目的是提出一种双层高介电常数栅介质薄膜及其制备方法,通过该方法制备的栅介质薄膜具有高的介电常数、低的氧化层电荷密度、低的漏电流密度,而且界面层(SiO2)比较薄。
本发明是这样实现的。它以硅片为基片,先用磁控溅射技术在其上沉积一层很薄的缓冲层,再用反应溅射的方法生长一层Ta2O5薄膜,接着对该双层栅介质薄膜进行后退火处理,退火温度为700—800摄氏度,并在退火的过程中通入N2,最后用磁控溅射设备在Ta2O5薄膜上沉积上图形电极和在Si基片下表面沉积下电极组成MOS电容器。
所述的缓冲层的选取必须满足两个条件①是一种很致密并与Si有很好界面的薄膜,②该薄膜相对于SiO2来说,介电常数比较高。本发明选用的缓冲层材质是Si3N4或者是HfO2。
本发明的制备方法是:
1.以清洗干净的Si片(P型、电阻率为8-13Ω·cm)为基片,用磁控溅射技术在其上沉积一层1—3nm的缓冲层。
2、以纯度为99.99%的Ta靶为溅射靶材,靶基距为6cm,将沉积室真空抽至1.0-1.4×10-4Pa,通入高纯氧气为反应气体,高纯氩气作为溅射气体,调节质量流量计使氩气和氮气流量分别为15sccm和7sccm,并保持沉积室工作气压为7.0×10-1Pa,调节溅射电压与溅射电流,使直流功率为72W,励磁功率为24W,控制溅射时间使Ta2O5薄膜的厚度为20—100nm。
3、对步骤2制得的样品利用快速退火炉进行快速退火处理,退火的过程中通N2,时间是3min,温度为700摄氏度。
4、选用纯度为99.99%的Pt靶为溅射靶材,采用磁控溅射设备在步骤3所制得样品的Si基片下表面溅射100nm厚的Pt下电极,然后通过覆盖掩膜板的方法在样品的Ta2O5薄膜上溅射100nm厚的Pt图形电极,组成MOS电容器。
本发明与现有技术相比,具有明显的优点。首先利用射频磁控溅射技术沉积一层缓冲层,再生长一层Ta2O5,组成双层栅介质薄膜。而该缓冲层必须满足两个条件,①是一种很致密并与Si有很好界面的薄膜,②该薄膜相对于SiO2来说,介电常数比较高。引入满足这样条件的缓冲层,该缓冲层能有效阻止Si基片上SiO2层的形成,从而避免了Ta2O5薄膜的缺点,而且还能使介电薄膜保持很高的介电常数。
附图说明
图1为用本发明组成的MOS电容器结构示意图。
其中1----下电极,2----Si基片,3----缓冲层,4----Ta2O5层,5----上电极。
具体实施方式
结合实施例对本发明进一步说明。
实施例1:
1.选用纯度为99.99%的Si靶为溅射靶材,调节靶基距为6cm,以清洗干净的Si片(P型、电阻率为8-13Ω·cm)为基片放在溅射室内的基片台上
2、将沉积室本底真空抽至3.0—3.3×10-4Pa,通入高纯氮气作为反应气体,通入高纯氩气作为溅射气体,调节质量流量计使氩气和氮气流量都为15sccm,并保持沉积室工作气压为8.7×10-1Pa,调节溅射电压与溅射电流使射频功率为85W,正式溅射前先预溅射靶材2分钟,预溅射完后,再溅射10--30S,形成1--3nm的Si3N4缓冲层。
3、以纯度为99.99%的Ta靶为溅射靶材,靶基距为6cm,将沉积室真空抽至1.0-1.4×10-4Pa,通入高纯氧气为反应气体,高纯氩气作为溅射气体,调节质量流量计使氩气和氧气流量分别为15sccm和7sccm,并保持沉积室工作气压为7.0×10-1Pa,调节溅射电压与溅射电流,使直流功率为72W,励磁功率为24W,溅射时间为900s。
4、对步骤3制得的样品利用快速退火炉进行快速退火处理,退火的过程中通N2,时间是3min,温度700摄氏度。
5、选用纯度为99.99%的Pt靶为溅射靶材,采用磁控溅射设备在步骤4制得样品的Si基片下表面溅射100nm厚的Pt下电极,然后通过覆盖掩膜板的方法在样品的Ta2O5薄膜上溅射100nm厚的Pt上图形电极,组成MOS电容器。
最后得到的MOS电容器结构如图一所示,对该电容器进行C-V和I-V电学性能测试,测试表明其介电常数为27.4,比同条件制得的单层Ta2O5薄膜介电常数24要大。当栅电压为—1V时,漏电流密度为4.61×10-5A/cm2,比同条件制得的单层Ta2O5薄膜漏电流1.95×10-4A/cm2要小。
实施例2:
1.选用纯度为99.99%的HfO2靶为溅射靶材,调节靶基距为6cm,以清洗干净的Si片(P型、电阻率为8-13Ω·cm)为基片放在溅射室内的基片台上
2、将沉积室本底真空抽至3.0—3.9×10-4Pa,通入高纯氩气作为溅射气体,调节质量流量计使氩气流量为15sccm,并保持沉积室工作气压为8.7×10-1Pa,调节溅射电压与溅射电流使射频功率为140W,正式溅射前先预溅射靶材2分钟,预溅射完后,再溅射20--60S,形成1--3nm的HfO2缓冲层。
3、以纯度为99.99%的Ta靶为溅射靶材,靶基距为6cm,将沉积室真空抽至1.0-1.4×10-4Pa,通入高纯氧气为反应气体,高纯氩气作为溅射气体,调节质量流量计使氩气和氧气流量分别为15sccm和7sccm,并保持沉积室工作气压为7.0×10-1Pa,调节溅射电压与溅射电流,使直流功率为72W,励磁功率为24W,溅射时间为60s。
4、对步骤3制得的样品利用快速退火炉进行快速退火处理,退火的过程中通N2,时间是3min,温度700摄氏度。
5、选用纯度为99.99%的Pt靶为溅射靶材,采用磁控溅射设备在步骤4制得样品的Si基片下表面溅射100nm厚的Pt下电极,然后通过覆盖掩膜板的方法在样品的Ta2O5薄膜上溅射100nm厚的Pt上图形电极,组成MOS电容器。
Claims (3)
1、一种双层高介电常数栅介质薄膜,它以硅片为基片,其特征是先用磁控溅射的技术沉积一层厚度为1—3nm的缓冲层,再生长一层厚度为20—100nm的Ta2O5层,所得的双层薄膜在N2的气氛下700摄氏度快速退火处理。
2.根据权利要求1所述的双层栅介质薄膜,其特征是缓冲层为Si3N4或者是HfO2。
3.一种双层高介电常数栅介质薄膜的制备方法,其特征在于方法为:
a.以清洗干净的Si片为基片,用磁控溅射技术在其上沉积一层1—3nm的缓冲层,
i.该缓冲层为Si3N4,其制备方法是以纯度为99.99%的Si靶为溅射靶材,调节靶基为6cm,将沉积室本底真空抽至3.0—3.3×10-4Pa,通入高纯氮气作为反应气体,通入高纯氩气作为溅射气体,调节质量流量计使氩气和氮气流量都为15sccm,并保持沉积室工作气压为8.7×10-1Pa,调节溅射电压与溅射电流使射频功率为85W,正式溅射前先预溅射靶材2分钟,预溅射完后,再溅射10--30s,形成1--3nm Si3N4缓冲层;
ii.该缓冲层或者为HfO2,其制备方法是选用纯度为99.99%的HfO2靶为溅射靶材将沉积室本底真空抽至3.0—3.9×10-4Pa,通入高纯氩气作为溅射气体,调节质量流量计使氩气流量为15sccm,并保持沉积室工作气压为8.7×10-1Pa,调节溅射电压与溅射电流使射频功率为140W,正式溅射前先预溅射靶材2分钟,预溅射完后,再溅射20--60s,形成1--3nm的HfO2缓冲层;
b、以纯度为99.99%的Ta靶为溅射靶材,靶基距为6cm,将沉积室真空抽至1.0-1.4×10-4Pa,通入高纯氧气为反应气体,高纯氩气作为溅射气体,调节质量流量计使氩气和氮气流量分别为15sccm和7sccm,并保持沉积室工作气压为7.0×10-1Pa,调节溅射电压与溅射电流,使直流功率为72W,励磁功率为24W,控制溅射时间使Ta2O5薄膜的厚度为20—100nm;
c、对所得的样品进行快速退火处理,退火是在N2气氛下进行,时间是3min,温度为700摄氏度;
d、选用纯度为99.99%的Pt靶为溅射靶材,利用磁控溅射技术在上面所得的样品背面溅射100nm厚的Pt底电极,然后通过覆盖掩膜板的方法在样品的正面溅射100nm厚的Pt电极图形,组成MOS电容器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101979767A CN101510556B (zh) | 2008-11-28 | 2008-11-28 | 一种双层高介电常数栅介质薄膜及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101979767A CN101510556B (zh) | 2008-11-28 | 2008-11-28 | 一种双层高介电常数栅介质薄膜及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101510556A true CN101510556A (zh) | 2009-08-19 |
CN101510556B CN101510556B (zh) | 2012-02-15 |
Family
ID=41002879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101979767A Expired - Fee Related CN101510556B (zh) | 2008-11-28 | 2008-11-28 | 一种双层高介电常数栅介质薄膜及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101510556B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111020503A (zh) * | 2019-12-10 | 2020-04-17 | 湖北大学 | 蒙脱土在磁控溅射靶材中的应用、得到的蒙脱土薄膜及应用 |
WO2023005008A1 (zh) * | 2021-07-26 | 2023-02-02 | 西安交通大学 | 一种低介电常数高熵薄膜及其制备方法 |
-
2008
- 2008-11-28 CN CN2008101979767A patent/CN101510556B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111020503A (zh) * | 2019-12-10 | 2020-04-17 | 湖北大学 | 蒙脱土在磁控溅射靶材中的应用、得到的蒙脱土薄膜及应用 |
CN111020503B (zh) * | 2019-12-10 | 2021-07-30 | 湖北大学 | 蒙脱土在磁控溅射靶材中的应用、得到的蒙脱土薄膜及应用 |
WO2023005008A1 (zh) * | 2021-07-26 | 2023-02-02 | 西安交通大学 | 一种低介电常数高熵薄膜及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101510556B (zh) | 2012-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4494525B1 (ja) | 誘電体膜の製造方法、半導体装置の製造方法、誘電体膜、およびコンピュータ読み取り可能な記録媒体 | |
CN103700576B (zh) | 一种自组装形成尺寸可控的硅纳米晶薄膜的制备方法 | |
Kariya et al. | Development of a novel cell structure for low-temperature SOFC using porous stainless steel support combined with hydrogen permeable Pd layer and thin film proton conductor | |
Wang et al. | Performance optimization of atomic layer deposited ZnO thin-film transistors by vacuum annealing | |
CN110047916A (zh) | 一种硅基电荷俘获型存储器件及制备方法 | |
Chandra et al. | Structural and electrical properties of radio frequency magnetron sputtered tantalum oxide films: Influence of post-deposition annealing | |
CN113186528B (zh) | 一种铂金薄膜及其制备方法和用途 | |
CN103928233A (zh) | 具有稳定电极结构的薄膜电容器及其制备方法 | |
CN101510556B (zh) | 一种双层高介电常数栅介质薄膜及其制备方法 | |
Hu et al. | High mobility amorphous InSnO thin film transistors via low-temperature annealing | |
CN112151357B (zh) | 一种钛酸钡基超顺电膜及其中低温溅射制备方法与应用 | |
CN102054858B (zh) | 一种非晶三元高k栅介质材料及其制备方法 | |
Kuo et al. | Growth of 20 mol% Gd-doped ceria thin films by RF reactive sputtering: the O2/Ar flow ratio effect | |
CN116234419A (zh) | 一种自旋轨道矩器件的制备方法 | |
CN111430228A (zh) | 一种超高介电常数介质薄膜的制备方法 | |
Bieberle-Hütter et al. | Fabrication and electrochemical characterization of planar Pt–CGO microstructures | |
CN108588677B (zh) | 一种高介电常数的纳米叠层介电薄膜及其制备方法 | |
Prabakar et al. | rf-Magnetron sputter deposited ZrO2 dielectrics for metal–insulator–semiconductor capacitors | |
CN101635308B (zh) | 高k栅介质材料及其制备方法 | |
CN101831618A (zh) | 一种TiO2/ZrO2两层堆栈结构高介电常数栅介质薄膜及其制备方法 | |
CN113793900A (zh) | 一种基于azo薄膜的阻变存储器及其制备方法 | |
JP2005311061A (ja) | 絶縁層及びその製造方法 | |
Serralta-Macías et al. | Energy storage performance in lead-free antiferroelectric 0.92 (Bi0. 54Na0. 46) TiO3-0.08 BaTiO3 ultrathin films by pulsed laser deposition | |
CN102140621A (zh) | 一种致密复合二氧化钛薄膜的制备方法 | |
CN117049597B (zh) | 一种高能量比介质电容器制备方法及介质电容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120215 Termination date: 20121128 |