CN101499800A - 振荡电路 - Google Patents

Abstract

本发明一种振荡电路，其中的第一反相器与第二反相器分别接收一第一信号与一第二信号，并分别将第一信号以及第二信号反相，以分别输出第一反相信号与第二反相信号。在第一反相器的输出端电性连接有一第一电感性负载，在第二反相器的输出端电性连接有一第二电感性负载。此外，一电容性负载分别电性连接至第一反相器的输出端与第二反相器的输出端，分别接收该第一反相信号以及该第二反相信号，其中该电容负载的电容值随一控制信号改变。本发明的数字式振荡电路，由于电路本身是通过数字电路单元实现预期，减少大面积被动式元件如电感电容电阻的使用，同时也减少大面积主动元件如电流源的使用，因此可以减少电路面积，并且可操作在较低的供应电压。

Description

振荡电路

技术领域

本发明涉及一种电容负载元件，尤其涉及一种信号延迟电路的电容负载元件。

背景技术

锁相回路是传输系统必备的模块之一，主要功能是提供系统操作所需的频率。一般的锁相回路包含频率相位检测电路(Frequency Phase Detector)、回路滤波电路(Loop Filter)、振荡电路(Oscillator)，除频器(FrequencyDivider)。根据不同的电路实现方式，分为模拟式锁相回路与数字式锁相回路。

在模拟式锁相回路(Analog PLL)中，线性式的频率相位检测电路比较参考频率与回路产生频率之间的频率误差与相位误差，并将这些误差转换为电压输出。为了系统稳定与过滤高频环境噪声，会有一回路滤波电路则去过滤此电压输出。接着振荡电路则根据滤波电路的输出电压去调整振荡频率。当模拟式锁相回路应用于参考频率是数倍甚至数十倍的系统中时，会再加入一除频电路将振荡电路输出的频率予以除频。

在数字式锁相回路中，非线性式的频率相位检测电路只检测相位的领先与落后并输出一位的逻辑1或逻辑0，没有不同的输出电压去比表示不同的相位误差。回路滤波器是一由加法器、乘法器与缓存器所组成的数字式滤波器。在振荡电路部份则是一个是数字控制振荡回路，除频器部分的操作与架构则与模拟式锁相回路相同。

模拟式锁相回路的滤波电路会用固定参数的被动电容与电阻来实现，因此系统效能不容易调整，同时会有较长的锁定时间。而模块电路的大都采用差动对与电流源式的模拟电路组成，所以会对电路尺寸反复地调整与验证，增加了设计上的复杂度。然而模拟式的振荡电路拥有较佳的频率精准度与较高的振荡频率，振荡器作法上大致分为高频率单相位与低频率多相位两种，前者是由电感电容式振荡电路(LC tank oscillator)提供，后者则是利用延迟缓冲电路组成的环形振荡电路提供。

数字式锁相回路通常会使用二进制搜寻方式达到快速锁定的目的，在回路滤波器部分可通过缓存器的更新去更新架构参数弹性，同时电路效能的更新与提升也可以通过采用不同种类的标准元件库(Standard Cell Library)来达成，因此数字式架构具有高系统整合性与高更新速度。然而效能却局限于数字控制振荡电路而无法使用在相关的高速传输系统，就目前数字控制振荡电路的文献而言，振荡周期约在数十个逻辑门的传输延迟，可产生最小的时间分辨率大约在0.1个逻辑门的传输延迟左右。另外目前的数字控制振荡电路也无法提供多重相位的输出，就0.18微米制程所提供的元件来说，频率分辨率约在数ps，产生的频率抖动约在数百ps，因此只能运用在输速度大约在数MHz到数十MHz的低速传输系统。

在数字电路工艺提升与系统整合芯片(System on chip)趋势下，使用高速数字电路取代部分模拟电路模块，具有提升系统整合度并降低电路成本的优点。因此要使频率供应系统变得容易更新且易于调整，数字式的锁相回路将是十分合适的选择。

发明内容

本发明所要解决的技术问题在于提供一种数字式振荡电路，以提升数字式锁相回路的操作频率。所揭露的数字式振荡电路具有多相位输出，同时拥有高频率分辨率，其频率分辨率<0.0001周期，此外也具有高振荡频率，其周期小于10个反相器的传输延迟。通过本发明所揭露的数字式振荡电路使得相关的数字式锁相回路系统的运用能提升到数百Mbps甚至数GHz的传输系统。

为实现上述目的，根据本发明的一实施例的数字式振荡电路，其中的第一反相器与第二反相器分别接收一第一信号与一第二信号，并分别将第一信号以及第二信号反相，以分别输出第一反相信号与第二反相信号。在第一反相器的输出端电性连接有一第一电感性负载，在第二反相器的输出端电性连接有一第二电感性负载。此外，一电容性负载分别电性连接至第一反相器的输出端与第二反相器的输出端，分别接收该第一反相信号以及该第二反相信号，其中该电容负载的电容值随一控制信号改变。

根据本发明的数字式振荡电路，具备高频率分辨率(分辨率小于0.0001个频率周期)，高振荡频率(振荡周期小于10个标准反相器延迟)与多重相位输出(>2相位)。

根据本发明的数字式振荡电路，其中的信号延迟电路以数字方式实现，相较于模拟设计方式，设计复杂度上也相对降低，对于电路效能的调整是通过改变数字电路单元的组合，而不须要各别对每个晶体管的尺寸做微调，因此，当工艺转移时所花费的再次设计时间较少。

根据本发明的数字式振荡电路，由于电路本身是通过数字电路单元实现预期，减少大面积被动式元件如电感电容电阻的使用，同时也减少大面积主动元件如电流源的使用，因此可以减少电路面积，并且可操作在较低的供应电压。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明实施例所揭露的数字控制振荡电路的示意图；

图2为本发明实施例所揭露的数字控制振荡电路的另一实施例的示意图；

图3为本发明实施例所揭露的数字控制振荡电路的另一实施例的示意图；

图4为本发明实施例所揭露的数字控制振荡电路的另一实施例的示意图；

图5为本发明实施例所揭露的数字控制振荡电路的另一实施例的示意图；

图6为本发明实施例所揭露的数字控制振荡电路的另一实施例的示意图；

图7显示本发明所揭露的电容性负载与电感性负载的频率与阻抗的关系的示意图；

图8为本发明实施例所揭露的电感性负载的小信号模型的示意图；

图9显示在不同的R_TG的输出阻抗值的情况下，P₂、P₁与Z的关系的示意图；

图10为本发明实施例所揭露的电容性负载的等效电路图的示意图；

图11A及图11B不同控制信号下电容性负载的电容变化示意图的示意图；

图12为验证本发明的架构所使用的仿真电路的示意图；

图13为包含分部模块的输出阻抗对频率的变化图与综合效果的输出阻抗对频率的变化图的示意图；

图14为图12的时域的模拟结果的示意图；

图15为图12的外部控制信号对振荡频率的曲线的示意图；

其中，附图标记：

11：第三反相器                          12：第四反相器

21：第一电感式负载电路                  22：第二电感式负载电路

23：第一反相器                          24：第一传输门

25：第二反相器                          26：第二传输门

30：电容式负载电路                      31：NAND门

32：第一NAND门                          33：第二NAND门

34：第三传输门                          35：第四传输门

36：第七反相器                          37：第八反相器

38：NOR门                               40：噪声减少电路

41：第五反相器                          42：第六反相器

43：曲线                                44：曲线

45：曲线                                46：曲线

47：曲线                                51：PMOS晶体管

52：NMOS晶体管                          53：PMOS晶体管

54：PMOS晶体管                          55：NMOS晶体管

56：NMOS晶体管                          61：曲线

62：曲线                                63：曲线

64：曲线                                C1：曲线

C2：曲线                                C3：曲线

C4：曲线                                P0：输出相位

P1：输出相位                            P2：输出相位

P3：输出相位                            Ctrl：控制信号

Ctrlb：控制信号                         in：输入端

inb：输入端                             out：输出端

outb：输出端

具体实施方式

请参考图1，为本发明实施例所揭露的数字控制振荡电路的示意图，此电路的基本原理是利用电感式负载电路与电容式负载电路产生共振现象，同时通过外部信号去控制电容式负载电路的等效电容值进而微调共振频率。详细的运作与组成说明如下。

如图所示的数字控制振荡电路由第一电感式负载电路21与第二电感式负载电路22以及一电容式负载电路30组成。第一电感式负载电路21与第二电感式负载电路22具有电感的特性，电容式负载电路30具有电容的特性，因此通过其电感与电容的特性组成，可形成一振荡电路。而第一电感式负载电路21与第二电感式负载电路22以及一电容式负载电路30中的元件由数字元件组成，因此，可利用数字信号控制其振荡频率。

第一电感式负载电路21由第一反相器23与第一传输门24组成，第一传输门24电性连接于第一反相器23的输入端与输出端之间，第一反相器23的输出端接收一第一信号。第二电感式负载电路22由第二反相器25与第二传输门26组成，第二传输门26电性连接于第二反相器25的输入端与输出端之间，第二反相器25的输出端接收一第二信号。

第一信号与第二信号互为反相信号。在一实施例中，可使用两个反相器并以差动信号的方式产生第一信号与第二信号。第一传输门24与第二传输门26为一种电阻性元件，其它的实施例可包括MOS晶体管、电阻器等。

电容式负载电路30由一NAND门31组成。NAND门31具有第一输入端、第二输入端、第三输入端以及一输出端。第一输入端接收第一信号，第二输入端接收第二信号，第三输入端接收控制信号Ctrl。此处定义的第一输入端与第二输入端为了方便说明，事实上，第二输入端也可定义为第一输入端，第一输入端也可定义为第二输入端。控制信号Ctrl可调整控制差动对的输出端out与输出端outb的电容值大小。

第一电感式负载电路21与第二电感式负载电路22所接收的第一信号与第二信号可来自一差动电路。在一实施例中，可由第三反相器11与第四反相器12组成。第一电感式负载电路21电性连接于第三反相器11的输出端。第二电感式负载22电性连接于第四反相器12的输出端。第三反相器11的输入端in接收一第一输入信号，并将第一输入信号反相后输出为第一信号。第四反相器12的输入端inb接收一第二输入信号，并将第二输入信号反相后输出为第二信号。第三反相器11与第四反相器12为一对连接差动输入信号的反相器，因此，第一输入信号与第二输入信号为差动信号。

在一实施例中，第一反相器11与第二反相器12所组成的差动对可增加信号的驱动能力与信号转换率(slew rate)。在一实施例中，由于反相器输入信号的共模准位会直接影响增益与输入信号范围，因此需要一个偏压电路将信号的共模准位设定到反相器的切换临界电压(switching threshold voltage)。第一电感式负载电路21与第二电感式负载电路22可当作自我偏压电路，其用以将输出点的共模准位调整到一般反相器的切换临界电压。

此外，也包括耦接至第三反相器11与第四反相器12以滤除输入信号中的噪声的噪声减少电路40，其由第五反相器41与第六反相器42组成。第五反相器41具有一输入端与一输出端，第五反相器41的输入端电性连接至第二反相器12的输出端out，第五反相器41的输出端电性连接至第一反相器11的输出端outb。第六反相器42具有一输入端与输出端，第六反相器42的输入端电性连接至第三反相器11的输出端outb，第六反相器42的输出端电性连接至第四反相器12的输出端out。

在噪声减少电路40中，正输出信号的第一信号施加至第五反相器41，第五反相器41又提供负输出信号。另外，第五反相器41提供的负输出信号又施加至第六反相器42，第六反相器42又提供正输出信号。因此，在噪声减少电路40中出现磁滞现象。在此方面，具有第五反相器41及第六反相器42的噪声减少电路在第三反相器11与第四反相器12的输入端处提供一差模电压偏移。因此，为了改变磁滞现象的状态，第一输入信号与第二输入信号之间的差动电压必须克服电压偏移，借此提供良好的共模排斥且减少输入共模噪声。

请参考图2，为本发明实施例所揭露的数字控制振荡电路的另一实施例示意图，其主要结构与组成与图1所示的实施例相同，不同之处在于电容式负载30由第一NAND门32与第二NAND门33组成。第一NAND门32与第二NAND门33分别具有第一输入端、第二输入端以及输出端。第一NAND门32的第一输入端与第三反相器11的输出端电性连接，第一NAND门32的第二输入端则接收控制信号Ctrl，第一NAND门32的输出端则为浮接。第二NAND门33的第一输入端与第四反相器12的输出端电性连接，第二NAND门33的第二输入端则接收控制信号Ctrl，第二NAND门33的输出端则为浮接。

请参考图3，为本发明实施例所揭露的数字控制振荡电路的另一实施例示意图，其主要结构与组成与图1所示的实施例相同，不同之处在于电容式负载30由第三传输门34、第四传输门35、第七反相器36与第八反相器37组成。

如图所示，第三传输门34的输入端与输出端除了直接相连外，同时也连接到第三反相器11的输出端。同样地，第四传输门35的输入端与输出端直接相连，同时也连接到第四反相器12的输出端。第三传输门34与第四传输门35的控制端分别受到控制信号Ctrl所控制。第七反相器36与第八反相器37分别接收控制信号Ctrl，并将反相后的控制信号Ctrlb输出到第三传输门34与第四传输门35的另一控制端。

请参考图4，为本发明实施例所揭露的数字控制振荡电路的另一实施例示意图，其由两级图1所示的实施例组成。特别说明的是，此一实施例所揭露的两级电路也可依实际的设计扩展至两级以上。

当本发明实施例所揭露的数字控制振荡电路以两级或两级以上的电路组成时，最后一级的第三反相器的输出电性连接至第一级的第四反相器的输入，最后一级的第四反相器的输出电性连接至第一级的第三反相器的输入。

请参考图5，为本发明实施例所揭露的数字控制振荡电路的另一实施例示意图。在此实施例中的组成与图1所示的实施例大致相同。惟此实施例中的电容式负载电路30由一NOR门38组成。NOR门38具有第一输入端、第二输入端、第三输入端以及一输出端。第一输入端接收第一信号，第二输入端接收第二信号，第三输入端接收控制信号Ctrl。此处定义的第一输入端与第二输入端为了方便说明，事实上，第二输入端也可定义为第一输入端，第一输入端也可定义为第二输入端。控制信号Ctrl可调整控制差动输出端out与输出端outb的电容值大小。

请参考图6，为本发明实施例所揭露的数字控制振荡电路的另一实施例示意图，其由两级图5所示的实施例组成。特别说明的是，此一实施例所揭露的两级电路也可依实际的设计扩展至两级以上。当本发明实施例所揭露的数字控制振荡电路以两级或两级以上的电路组成时，最后一级的第三反相器的输出电性连接至第一级的第四反相器的输入，最后一级的第四反相器的输出电性连接至第一级的第三反相器的输入。

请参考图7，图中显示本发明所揭露的电容性负载与电感性负载的频率与阻抗的关系。第一电感式负载电路21与第二电感式负载电路22可视为一电感，因此，其频率与阻抗如曲线43所示。电容式负载的电容量受到控制信号的改变而改变，曲线44与曲线45为电容式负载的频率与阻抗的关系，两条分别表示不同电容量的关系图。因此，振荡电路的振荡频率将为1/√(LC)。曲线46、47表示在相同的电感式负载下，不同电容式负载所产生的振荡频率。

以下说明本发明所揭露的电感性负载与电容性负载的原理。

请参考图8，为电感性负载的小信号模型。为了产生出一个电感性负载，将传输门加入偏压电路之中。假设图1中第一反相器23的输入点与输出点的相对电容值以C_GD表示，第一反相器23输入点与接地点的相对电容值以C_GS表示，第一反相器23的转导以gm表示，第一传输门24等效一个主动电阻R_TG。

而整个偏压电路加上传输门的等效输出阻抗可以从下式的推导得到。

$R_{O2}\left(s\right)=\frac{V_X}{I_X}=\frac{(R_{\mathrm{TG}}//C_{\mathrm{GD}})C_{\mathrm{GS}}S{V}_{\mathrm{GS}}+V_{\mathrm{GS}}}{C_{\mathrm{GS}}{\mathrm{SV}}_{\mathrm{GS}}+g_m{V}_{\mathrm{GS}}}$

$=\frac{R_{\mathrm{TG}}(C_{\mathrm{GS}}+C_{\mathrm{GD}})S+1}{(R_{\mathrm{TG}}{C}_{\mathrm{GD}}S+1)(C_{\mathrm{GS}}S+g_m)}$

$Z=\frac{1}{R_{\mathrm{TG}}(C_{\mathrm{GS}}+C_{\mathrm{GD}})},P_1=\frac{1}{R_{\mathrm{TG}}{C}_{\mathrm{GD}}},P_2=\frac{g_m}{C_{\mathrm{GS}}}$

此输出阻抗中有两个极点(P₁、P₂)与一个零点(Z)，极点与零点的相对位置可以利用R_TG调整，第一个极点P₁与零点Z是与R_TG成反比，P₂的位置则不受R_TG影响。

在图9中，显示在不同的R_TG的输出阻抗值的情况下，P₂、P₁与Z的关系，当R_TG很小时，第二个极点P₂远小于零点Z与第一个极点P₁，此时输出阻抗是由P₂所主导，如同曲线C1与曲线C2的状况，当R_TG增加到使得零点Z变得小于极点P₂时，输出阻抗会产生凸起的状况，如曲线C3与曲线C4所示，而此频率凸出可视一个电感式阻抗。

以下说明电容性负载。电容性负载的等效电路图如图10所示。PMOS晶体管51的栅极与NMOS晶体管52的栅极代表NAND门31的第一输入端，PMOS晶体管53与NMOS晶体管55代表NAND门30的第二输入端，PMOS晶体管54与NMOS晶体管56代表NAND门30的第三输入端。

图11A及图11B为不同控制信号下NAND门31在输出端out、outb所造成的寄生电容变化示意图。在图1A中，当控制信号Ctrl为0时，曲线61为PMOS晶体管53电容量的变化示意图，曲线62为NMOS晶体管55电容量的变化示意图。在图11B中，当控制信号Ctrl为1时，曲线63为PMOS晶体管53电容量的变化示意图，曲线64为NMOS晶体管55电容量的变化示意图。

在控制信号Ctrl是逻辑0的情况下，此时无论反相器31的输出端的逻辑准位是1或者是0，PMOS晶体管54都是开启状态，NMOS晶体管56都是关闭状态，因此NAND逻辑门30输出逻辑准位会一直为1，PMOS晶体管53会在反相器31输出端的逻辑准位为0时导通，并在输出准位为1时关闭，由于NAND逻辑门30输出逻辑准位，NMOS晶体管55无论反相器31的输出端的逻辑准位是1或者是0都无法导通。在控制信号Ctrl是逻辑1的状况下，PMOS晶体管54都是关闭状态，NMOS晶体管56都是导通状态，PMOS晶体管53的电容值变化会随输出电压而改变，变化情形与Ctrl为0时几乎相同，不同之处在于输出电压值位于非0也非1的区间时，NMOS晶体管55会有些微导通，使PMOS晶体管53的导通区间会略为增加，因此电容值变化会略为增加，NMOS晶体36的电容值会随输出电压改变，在输出准位非0也非1时会暂时导通，在输出准位为0或1时都会关闭，与控制信号Ctrl是逻辑0的状况相比，NMOS晶体36多了一段暂时导通所造成的电容值变化。

由于NAND门30中有两个输入信号是反相的，因此在稳态状态下NAND门30中的NMOS晶体管55是关闭的状态。此处的稳态状态表示为逻辑准位0或者1的情况。但是当输入信号发生转态时，当反相器31输入端in的电压值大约等于反相器31输出端out的电压值附近，此NMOS晶体管55会处在些微导通的状态，而此现象也就是产生些微电容变化的原因。此处的转态表示输入信号由逻辑准位0转变成逻辑准位1，或者由逻辑准位1转变成逻辑准位0。

请参考图12为验证本发明的架构所使用的仿真电路，其采用两阶的振荡电路，并利用台湾集成电路股份有限公司所研发的0.18微米工艺进行模拟。请注意为简化附图，特别将符号略去。在图12中，传输门中NMOS晶体管的宽长比为0.45u/0.36u，PMOS晶体管的宽长比为1.87u/0.36u。其余的逻辑门与反相器中的PMOS晶体管宽长比为1.87u/0.18u，NMOS晶体管宽长比0.45u/0.18u。

图12中的模拟是通过控制电容负载以改变振荡频率，此电容负载电路是5位与二进制的控制方式，其中S为五位二进制控制信号。图13包含分部模块的输出阻抗对频率的变化图与综合效果的输出阻抗对频率的变化图，其中，曲线a表示电容式负载曲线；曲线b表示LC tank振荡曲线；曲线c表示电感式负载曲线。图14是时域的模拟结果，有四个输出相位P0、P1、P2、P3，振荡频率约在600MHz，输出震幅为0.45V，C0、C1、C2、C3、C4均为00001，1.68ns，4输出相位。图15是外部控制信号对振荡频率的曲线，输出频率的周期可以从1690ps到1760ps，频率分辨率约为2.1ps。

根据本发明的数字式振荡电路，由于电路本身是通过数字电路单元实现，避免大面积被动式元件如电感、电容与电阻的使用，同时也减少大面积主动元件如电流源的使用，因此可以大幅减少电路面积。

若以一阶的振荡电路为例，电容负载电路是6位与二进制的控制方式，并将所有逻辑门的NMOS晶体管的宽长比均固定为0.4u/0.13u，PMOS晶体管的宽长比均固定为1.4u/0.13u。以一阶的振荡电路进行仿真，其输出周期在746.4ps～776.7ps之间，分辨率为0.474ps，输出电流介于0.81mA～1.43mA之间，输出摆动(output swing)为0.38V，电路面积为45um×30um。

若以两阶的振荡电路进行仿真，其输出周期在314.7ps～325.8ps之间，分辨率为0.174ps，输出电流介于3.34mA～4.08mA之间，输出摆动(outputswing)为0.62V，电路面积为45um×60um。因此由以上模拟可知本发明确实可以减少电路面积。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (16)

1.一种振荡电路，其特征在于，包括有：

一第一电感性负载电路，接收一第一信号；

一第二电感性负载电路，接收一第二信号，其中该第二信号为该第一信号的反相信号；以及

一电容性负载，分别与该第一电感性负载电路与该第二电感性负载电路连接，分别接收该第一信号以及该第二信号，其中该电容负载的电容值随一控制信号改变。

2.根据权利要求1所述的振荡电路，其特征在于，该第一电感性负载包括有一第一反相器与一第一传输门，该第一传输门电性连接于该第一反相器的输入端与输出端之间。

3.根据权利要求1所述的振荡电路，其特征在于，该第二电感性负载包括有一第二反相器与一第二传输门，该第二传输门电性连接于该第二反相器的输入端与输出端之间。

4.根据权利要求1所述的振荡电路，其特征在于，还包括有：

一第三反相器，接收一第一输入信号，并该将第一输入信号反相后以输出该第一信号；以及

一第四反相器，接收一第二输入信号，并该将第二输入信号反相后以输出该第二信号。

5.根据权利要求4所述的振荡电路，其特征在于，该第一输入信号与该第二输入信号为差动输入信号。

6.根据权利要求1所述的振荡电路，其特征在于，该电容负载电路为一NAND门。

7.根据权利要求6所述的振荡电路，其特征在于，该NAND门具有一第一输入端、一第二输入端、以及一第三输入端，该第一输入端接收该第一信号，该第二输入端接收该第二信号，该第三输入端接收一控制信号。

8.根据权利要求6所述的振荡电路，其特征在于，该NAND门具有一第一输入端以及一第二输入端。

9.根据权利要求6所述的振荡电路，其特征在于，在稳态状态下，该NAND门中的N型晶体管为关闭。

10.根据权利要求6所述的信号延迟电路，其特征在于，当该第一信号与该第二信号大致上相等时，该NAND门中的N型晶体管处于些微导通的状态。

11.根据权利要求1所述的振荡电路，其特征在于，该电容负载为一NOR门。

12.根据权利要求11所述的振荡电路，其特征在于，该NOR门具有一第一输入端、一第二输入端、以及一第三输入端，该第一输入端接收该第一信号，该第二输入端接收该第二信号，该第三输入端接收一控制信号。

13.根据权利要求1所述的振荡电路，其特征在于，该电容负载电路包括有；

一第三传输门，其输入端与输出端相互连接，该输入端与该输出端接收该第一信号，该第三传输门的一输入端接收该控制信号；

一第四传输门，其输入端与输出端相互连接，该输入端与该输出端接收该第二信号，该第四传输门的一输入端接收该控制信号；

一第七反相器，接收该控制信号，并将该控制信号反相后输出到该第三传输门的另一控制端；以及

一第八反相器，接收该控制信号，并将该控制信号反相后输出到该第三传输门的另一控制端。

14.根据权利要求4所述的振荡电路，其特征在于，还包括有一噪声减少电路，电性连接于该第三反相器的该输出端与该第四反相器的该输出端之间。

15.根据权利要求14所述的振荡电路，其特征在于，该噪声减少电路包括有：

一第五反相器，具有一输入端与一输出端，该第五反相器的输入端电性连接至该第四反相器的输出端，该第五反相器的输出端电性连接至该第三反相器的输出端；以及

一第六反相器，具有一输入端与输出端，该第六反相器的输入端电性连接至该第三反相器的输出端，该第六反相器的输出端电性连接至该第四反相器的输出端。

16.一种振荡电路，由多组权利要求1所述的振荡电路组成。

Images