CN101490961B - 逐步逼近式模数转换器 - Google Patents

逐步逼近式模数转换器 Download PDF

Info

Publication number
CN101490961B
CN101490961B CN2007800259688A CN200780025968A CN101490961B CN 101490961 B CN101490961 B CN 101490961B CN 2007800259688 A CN2007800259688 A CN 2007800259688A CN 200780025968 A CN200780025968 A CN 200780025968A CN 101490961 B CN101490961 B CN 101490961B
Authority
CN
China
Prior art keywords
switch
capacitor
transistor
latch
successive approximation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800259688A
Other languages
English (en)
Other versions
CN101490961A (zh
Inventor
克里斯托弗·彼得·赫里尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101490961A publication Critical patent/CN101490961A/zh
Application granted granted Critical
Publication of CN101490961B publication Critical patent/CN101490961B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种逐步逼近式模数转换器，该逐步逼近式模数转换器包括多个电容器，在逐步逼近转换期间，在控制器的命令下，所述多个电容器可选择性地连接到第一参考或者第二参考，其中，在可以改变给定电容器的连接的转换步骤期间，到给定电容器的开关在比较器的判定时段期间均被置于高阻抗状态。

Description

逐步逼近式模数转换器
技术领域
本发明涉及一种逐步逼近式模数转换器，具体地，涉及这样的转换器：其中用于控制将电容器阵列内的电容器连接到第一或者第二参考电压的开关的顺序已被修改，以便改善模数转换器的速度。
背景技术
使用开关电容器阵列的逐步逼近式转换器是公知的。
图1中示出了理想的差分输入的逐步逼近式开关电容器模数转换器的示例。这个转换器在其信号输入Vinp和Vinn以及固定输入Vref和GND上接收差分信号。Vref输入和GND输入限定转换器的可允许的操作范围，使得-(Vref-GND)≤(Vinp-Vinn)≤(Vref-GND)。转换器包括两个开关电容器阵列，这两个开关电容器阵列用DAC-P和DAC-N(但是，在此还可称为P阵列和N阵列)表示，分别被连接到比较器12的正输入和负输入。电容器阵列DAC-P和DAC-N是彼此的镜像，而为了方便，仅详细说明阵列DAC-P。
阵列DAC-P包括多个二进制加权的电容器C1P到C6P加上C6T，它们的总电容共计为值C。在该示例中，电容器C1P表示阵列的最高有效位，而电容器C6P表示阵列的最低有效位。电容器C1P具有值
Figure GSB00000536728300011
相应地，C2P具有值
Figure GSB00000536728300012
电容器C3P具有值
Figure GSB00000536728300013
电容器C4P具有值
Figure GSB00000536728300014
电容器C5P具有值
Figure GSB00000536728300015
而电容器C6P具有值
Figure GSB00000536728300016
为了保证所述阵列总计达到其正确的值C，该阵列包括另一终端电容器C6T，该电容器C6T的值对应于最低有效位的值。
所述电容器中的每个具有第一极板和第二极板，所述第一极板和第二极板在常用的术语表中被称为“顶”和“底”极板。电容器C1P到C6T的顶极板连接到用TOP-P表示的、连接到比较器12的正输入的公共干线。电容器C1P到C6P的底极板连接到相应的开关S1P到S6P。所述开关由晶体管制成。开关S1P是三位置的开关，使得电容器C1P的底极板可以连接到正信号输入Vinp、连接到正参考电压Vref或者连接到例如地的负参考电压。开关S2P到S6P是双位置的开关，使得相应的电容器的底极板可以被切换到地或者Vref。电容器C6T(该电容器是最低有效位电容器的重复设置)不与开关相关联，并且其底极板永久连接到负参考电压，例如地线。
除了下述各项之外，负电容器阵列SAR-N与SAR-P相同：所有电容器和开关的下标为N，开关S1N现在可以连接到负信号输入Vinn，并且电容器C1N到C6N的顶极板连接到用TOP-N表示的、连接到比较器12的负输入的公共干线。
提供了采样开关SSP和SSN，以在采样期间将公共节点TOP-P和公共节点TOP-N连接到偏置电压Vbias。电路设计者可以自由地选择Vbias，但是在实践中Vbias一般被限制在电压范围-Vref＜Vbias＜+Vref内。Vbias的一种方便选择为地，因为这样就不必仅仅为了产生Vbias电压而建立电压产生器了。Vbias在由转换器进行的对差分输入信号的采样期间作为参考电压。
参考图2，可以看出，所述开关中的每个被实现为晶体管对。对于每个电容器，其相关联的开关(如开关S2P)包括第一晶体管22及第二晶体管24，为了方便，第一晶体管22可被看作高端晶体管，所述高端晶体管将所述开关连接到Vref；为了方便，第二晶体管24可以被看作低端晶体管，所述低端晶体管将所述开关连接到地。在这个示例中，Vref表示第一参考电压，而地表示第二参考电压。在使用中，一般认为作为高端和低端开关的第一和第二开关同时导通不是所期望的，原因是这会在第一和第二参考电压之间提供了短路，所述短路会导致设备内的不必要的功耗，并且会扰乱参考电压，由此导致所转换的结果的不精确。为了避免高端和低端开关同时导通，提供了诸如图2中所示的类型的非重叠的产生电路25。因此，如果我们考虑图1的电容器C2P，则该电容器的第一极板连接到节点20，所述节点20表示在两个场效应晶体管22和24之间的串联连接的中点。第一场效应晶体管22是高端晶体管，可操作用于将电容器C2P的第一极板连接到Vref，而第二场效应晶体管24是低端晶体管，可操作用于将电容器C2P的第一极板连接到地。清楚的是，如果晶体管22和24二者同时导通，则电流会从Vref流到地，并且在节点20处的电压是不定的。
为了克服这些问题，使用非重叠产生器。示出了现有技术的非重叠产生器的一个示例，该产生器包括两个或非(NOR)门26和27与反相器28。在图2所示的配置中它们被连接在一起。
假定我们以下面的配置开始：其中，可通过向晶体管22和24中的每个发送“高”或者“1”而使其导通，并且可以响应于被施加到其栅极的零或者“0”而使其不导通。
在第一或非门26的输出36为高、第二或非门的输出42为低并且在节点30处的输入信号为低的稳态条件下开始，由于以下原因，这是稳定的配置：
1)或非门26的输入32和34都为低，因此输出36保持为高。
2)或非门27的输入40为高，并且反相器28的效果使得输入38为高，因此输出42保持为低。
现在考虑转变，其中，每个栅极具有传播延迟D。
在切换时间t＝0，节点30从“0”切换到“1”。在t＝0，输入32变为“1”，而输入34仍然是0。或非门26的输出开始改变，使得其在时间t＝D变为“0”。
因此，当t＝D时，或非门27的输入40变低。类似地，反相器的行为使得输入38在t＝D时变低。因此，这个栅极开始改变状态，并且输出42在t＝2D时变高。
这个增益表示其中节点30＝“1”、输出36＝“0”并且输出42＝“1”的稳态。
可以看出，从t＝D到t＝2D的时段两个晶体管均不导通。
现在假定，在节点30上的信号在t＝0时从1变为0。输入32变低，但是34保持为高，因此或非门26保持其输出为“0”。同时，反相器28改变状态以使其输出变高。因此，在时间t＝D，输入40为低，但是输入38为高，使得或非门27开始在状态之间转变，使其输出在t＝2D时为“0”。此时，或非门26的输出也是“0”，但是两个输入32和34已经变低，因此其开始改变状态，使得其输出在t＝3D时变高。
因此，再一次，存在晶体管22和24二者均不导通的时段。
但是，清楚的是，高端和低端晶体管22和24得到有效的一致控制，其中，除了在由非重叠电路产生的很短的窗口期间，当一个接通时另一个关断。这种操作模式被本领域的技术人员广泛地作为用于逐步逼近式转换器的开关被驱动以及必须被驱动的方式。
为了简单，上述的讨论假定晶体管在其输入是“1”时导通并且在其输入是“0”时不导通。当然，不是必须是这种情况，并且使用诸如CMOS等的其他技术可以导致形成当输入电压为低时导通的晶体管。结果，可需要反相器来实现期望的操作。
发明内容
根据本发明的第一方面，提供了一种逐步逼近式模数转换器，该逐步逼近式模数转换器包括多个电容器、第一开关、第二开关、被连接为对第一开关和第二开关进行控制的控制器和耦接至所述多个电容器的比较器，所述多个电容器中的每个电容器在逐步逼近转换期间在控制器的命令下可分别通过第一开关和第二开关而选择性地连接到第一参考电压或者第二参考电压，其中，在转换步骤期间，到给定电容器的所述第一开关和所述第二开关两者在比较器的判定时段期间均被置于高阻抗状态。
因此，发明人已经认识到，不是在逐步逼近转换的位检验期间反相地驱动开关，而是可以有益地对晶体管进行单独控制，使得电容器在比较器已经判定是保持还是拒绝在当前位的检验中正被测试的位之前将它们的高端和低端晶体管置于高阻抗状态，所述电容器有可能作为当前位的检验的一部分而被改变，或者将被改变，以在随后位的检验中设置测试。
这具有下述优点：使得能够省却重叠产生器，且因此不会再引发在比较器的判定后由现有技术中的重叠产生器引入的切换延迟。这还意味着可以提高模数转换器的吞吐量。
有利的是，所述晶体管开关中的每个，不论它们是高端开关还是低端开关，均由可被锁存的锁存器来驱动，以使晶体管导通或者使晶体管关断。有利的是，负责将晶体管切换到导通状态的电路被设置为与所述晶体管开关的控制端子(一般为栅极)接触，以使所述晶体管能够被该控制电路迅速地导通。所述控制电路还能够将锁存器强制转变到用于使晶体管保持在导通状态的状态。因此，在将晶体管导通的判定之后，控制信号不会引起与通过锁存器或者非重叠产生器的传播相关联的传播延迟，而是被施加到相关的晶体管开关的栅极，同时还直接强制锁存器转变，或者替选地使得其他的组合逻辑激励锁存器向新状态转变。这样，由于控制信号不必传播通过锁存器或者通过非重叠产生器，不仅晶体管的关断时间被带入比较器正在再生(即进行其判定)的时段中，而且还大大降低了比较器的输出与相关的晶体管开关之间的传播延迟。
根据本发明的第二方面，提供了一种逐步逼近式转换器，该逐步逼近式转换器包括多个电容器以及与用于表示在位检验中的位加权的电容器相关联的开关，其中，所述开关可以被独立地控制，使得电容器可以通过电子受控的开关而连接到第一参考电压或者第二参考电压，并且在位检验期间，所述开关可以被控制，使得在位检验完成之前，正在被检验的电容器或者为了对下一位的检验而将被改变的电容器与所述参考电压断开，以便降低用于改变电容器的连接状态的切换时间。
根据本发明的第三方面，提供了一种电容性数模转换器，该电容性数模转换器包括控制器、多个电容器和开关，其中，所述控制器控制用于将各电容器连接到第一电压或者第二电压的开关，并且其中，所述控制器可以通过将用于电容器的开关置于高阻抗状态直到触发事件发生而准备在第一和第二电压之间改变电容器的连接。
根据本发明的第四方面，提供了一种用于晶体管的控制电路，该控制电路包括：锁存器，该锁存器具有连接到所述晶体管的输出端的输出；以及开关，该开关在连接到所述锁存器的输出的电路上，使得电路上的所述开关的激活使晶体管导通，并且还强制锁存器转变到接通状态，以使所述晶体管在电路上的所述开关已经关断后保持导通。
根据本发明的第五方面，提供了一种逐步逼近式转换器，该逐步逼近式转换器包括多个电容器以及与用于表示位检验中的位加权的电容器相关联的开关，其中，所述开关能够被独立控制，使得电容器能够通过电子受控的开关而连接到第一参考电压或者第二参考电压，并且在位检验期间，所述开关能够被控制，使得在所述位检验完成之前，正在被检验的电容器或者为了对下一位的检验而将被改变的电容器与所述参考电压断开，以便降低用于改变所述电容器的连接状态的切换时间。
附图说明
通过参考附图、以仅为非限定性的示例的方式来进一步说明本发明，在附图中：
图1示意性地示出开关电容器逐步逼近式转换器；
图2示出用于保证开关晶体管在电容器状态的转变期间不同时导通的现有技术的非重叠产生器；
图3示意性地示出在构成本发明的一个实施例的逐步逼近式转换器内的晶体管开关控制电路；
图4是构成本发明的一个实施例的晶体管控制和锁存设备的电路图；
图5是示出在现有技术的转换器中的位检验期间执行的操作序列的流程图；
图6示出构成本发明的一个实施例的逐步逼近式转换器中的等效操作序列；
图7示意性地示出在比较器再生期间被选择置于高阻抗状态的晶体管如何在转换期间变化；
图8示出图7所示的电路的一部分的替选布置；
图9示出替选的锁存器电路。
具体实施方式
图3示意性地示出在逐步逼近式转换器内用于一对高端和低端开关的驱动布置，所述一对开关用于将电容器阵列中的电容器连接到第一或者第二参考电压Vref+和Vref-。为了简单，相同的电容器和开关晶体管在图3内被认为像在图2内示出的那样。
由状态机50控制作为逐步逼近转换过程的一部分而执行的晶体管切换的顺序，所述状态机50在任何给定的位检验中选择要检验哪些电容器，并因此选择哪些晶体管用于可能的切换。每个晶体管具有相关联的晶体管控制电路，其中电路52被布置用于控制晶体管22，并且电路54被布置用于控制晶体管24。电路52和54可以单独从状态机50接收它们的控制信号，或者如图4内所示，它们可以合并在逐步逼近转换的位检验期间选择位、并且如果比较的结果判定要保持位则将该位保持于置位所需要的某些存储器功能。但是，可以看出，电路52和54是分离的，因此每个能够将其相关联的晶体管关断，而与其他控制电路是否已经将其晶体管置于导通或者非导通状态无关。因此，到晶体管的控制信号不再是彼此的反相版本，而是经受作为非重叠产生器的操作的结果而进行的很短且瞬时的信号修改。
图4是本发明的另一个实施例的电路图。图4所示的布置具有：第一晶体管控制器，为了保持与图3的一致性，该第一晶体管控制器总体上被标注为52，用于驱动高端晶体管22；以及另一晶体管控制器54，用于驱动低端晶体管24。每个控制器52和54包括锁存器，其中，将仅详细说在控制器52中的、总体上用60表示的锁存器。在第二控制器54中的对应的锁存器62是相同的。锁存器60包括四个晶体管70、72、74和76，其中，晶体管70和74是P型晶体管，而晶体管72和76是N型晶体管。晶体管70和74的源极连接到正的电源线VDD，而N型晶体管72和76的源极连接到负的电源线VSS。晶体管70的漏极连接到晶体管72的漏极，并且也连接到第一锁存器控制节点80。晶体管74的漏极连接到晶体管76的漏极，并且也连接到第二锁存器控制节点82。晶体管70和72的栅极连接到第二锁存器控制节点82，而晶体管74和76的栅极连接到第一锁存器控制节点80。控制节点80和82表示用于指示锁存器的状态的节点，并且可以被用作输入和输出节点。锁存器60和62的每个具有连接到它们的第一控制节点80的电路90和92。电路90和92中的每个包括：被布置用于在适当时将节点80下拉到地或者VSS的晶体管。因此，电路90主要包括另一个晶体管93，晶体管93可以在采样期间被切换到导通状态，以便将节点80拉低。电路92包括晶体管100和102，晶体管100和102由状态机50内的詹森计数器或者环形计数器选择，以便在逐步逼近转换的给定位检验内识别可以在该位检验中经受改变、或者要在随后的检验中被设置到检验状态的那些电容器。晶体管100和102是并联的，使得它们能够作为或(OR)门，并且它们的输出通过另一个晶体管104与选通脉冲控制信号进行有效的与(AND)运算，因此，如果晶体管100或者102由于它们已经通过状态机内的环形计数器而导通从而处于导通状态，则在使选通脉冲信号有效时，控制节点80将取低。在一个替选实施例内，可以省略所述晶体管之一。
如果控制节点80被电路90或者92下拉，则N型晶体管76变为不导通，而P型晶体管74变为导通。结果，节点82变高。这又使得P型晶体管70变得不导通，并且N型晶体管72变得导通。这将锁存器设置于稳定状况中，其中，节点80将保持为低，即使当电路90或者92停止将其拉低时也是如此。
在图4所示的实施例内，晶体管22是P型晶体管，以便节点82变高使得晶体管22变为不导通。对于锁存器60和62中的每个，重复电路90和92，并且电路90和92一致地工作，以便节点80和80’(其中’表示在锁存器60和62二者上的第二锁存器62)被同时驱动为低，因此，在每个锁存器上的输出节点82和82’同时变(或保持)高。当晶体管24是N型晶体管时，提供反相器110以便将晶体管24关断。或者，与第二锁存器62相关联的电路90和92可以被布置用于将节点80上拉而不是下拉。因此，当晶体管100或者102导通时，采样信号或者选通脉冲信号的激活使得锁存器60和62将它们相应的晶体管22和24置于不导通状态。选通脉冲信号“strb-pulse”还用于指示图1的比较器12开始进行比较。因此，可以看出，在比较器进入其判定处理而开始再生时，晶体管22和24立即被切换到高阻抗状态。在开始再生之前，所述晶体管之一已经导通，而另一个将不导通。
输出节点82连接到两个另外的电路110和112，电路110和112中的每个包括串联地延伸于输出节点82和VSS之间的场效应晶体管，以便能够将输出节点82下拉，从而将晶体管22导通，而与锁存器60的状态无关。电路110包括晶体管120，晶体管120由状态机内的环形计数器驱动，以便使得节点82能够被拉低，从而将晶体管22导通，以便置位用于检验的位。晶体管120与使用strb-pulse信号的反相版本驱动的另一个晶体管122串联。
电路112包括：场效应晶体管130，场效应晶体管130也响应于状态机的输出，以便选择晶体管22以便在其参与当前(第N)位检验时可能被改变；以及另一个晶体管132，晶体管132与所述场效应晶体管130串联，响应于比较器12的输出，并且如果比较器判定应当保持位检验内的当前位，则晶体管132被接通。因此，如果锁存器60在节点82为高使得晶体管22不导通的状态中，而与晶体管22相关联的电容器是在当前位检验中正被测试的电容器，则状态机将选择晶体管130使其导通。当比较器响应于选通信号而进行判定时，比较器的输出COMP和
Figure GSB00000536728300081
均保持为低。但是，一旦判定时段已经过去，则输出中的一个或者另一个可以在判定时段结束时变高。假定比较器选择要保持当前位，则到晶体管132的输入变高，以使晶体管130和132二者均变得导通，从而使得在锁存器节点82处的电压被下拉。这立即使晶体管22变得导通，并且还使得锁存器启动状态转变，以使其变得稳定并且使节点82保持为低。
在锁存器62输出处的电路类似之处在于：电路112’包括晶体管130’和132’，其中晶体管130’与晶体管130同时被导通。但是，晶体管132’连接到互补的锁存器输出因此，在比较器已经判定保持被检验的当前位之后保持为低。
但是，如果比较器已经确定拒绝被检验的当前位，则
Figure GSB00000536728300092
将变高，使得晶体管130’和132’将锁存器62的节点82’拉低，从而使晶体管24导通，而晶体管132将保持不导通，从而使锁存器60的节点82为高。
因此可以看出，在每次位检验中，与当前被检验的电容器或者与将被设置用于随后的检验的电容器相关联的晶体管二者均在经由选通脉冲而指示比较器开始再生后立即被置于高阻抗状态。还可以看出，在比较器进行判定后，通过适当地经由晶体管120、130和132断开使得它们导通的电流路径，晶体管立即被切换到适当的状态，并且这个路径位于锁存器的输出节点82与地或者电源线之间。因此，避免了与改变锁存器的状态相关联的传播延迟。
第二锁存器62还与另一个下拉晶体管140相关联，所述晶体管140响应于“DACON”脉冲以在每个转换周期的开始将电容器阵列复位到初始状态。
图5和6比较根据现有技术工作的模数转换器和根据本发明的模数转换器的操作。在图5所示的现有技术设置中，在完整转换的每个位的检验期间，置位被检验的位。在建立稳定时间后，选通信号被发送到比较器，以便使得比较器能够执行其测试。因此，如图5所示，在步骤200发出用于选通比较器的信号。从此时起，通常允许一暂停时段，以允许比较器进行其判定，因此，从步骤200，控制传到用于计数所述暂停时段的步骤202。从步骤202，控制传到步骤204，在步骤204，比较器的输出或者每个输出被检查，以便确定是否保持或者丢弃刚被检验的位。从步骤204，比较器输出用于在步骤206设置晶体管控制锁存器，所述锁存器用于记住在每个位的检验中进行的判定。从步骤206，控制被传到步骤208，在步骤208，已经经受了锁存器传播延迟的锁存器输出被传送到图2所示的非重叠电路，以便产生用于晶体管22和24的控制信号，然后使所述晶体管切换。因此，可以看出，在现有技术中，没有尝试切换在位检验中涉及的高端和低端晶体管的晶体管状态，并且所述晶体管状态可以改变直到比较器已经进行了其判定。然后，来自比较器的判定在用于记录比较器的判定的锁存器以及非重叠产生器二者中经受门传播延迟。
如果将此与如图6所示的本发明相比较，则可以看出，控制在步骤199开始，然后移到步骤200，在步骤200中，在建立位检验之后，指示比较器开始其比较。同时，还向锁存器60和62的输入节点80和80’提供选通脉冲信号，使得它们每个将它们相应的晶体管22和24(作为与开关状态将在当前位检验中被改变的电容器或者被设置用于随后的位检验的电容器相关联的晶体管)切换到高阻抗状态。因此，由晶体管22和24形成的开关级被有效地置于三态(即高阻抗)条件中。然后，控制传到步骤222，在步骤222中，等待比较器的结果。在比较器判定时段已经结束后，控制传到步骤224，在步骤224中，比较器的判定的结果被施加到高端和低端晶体管22和24的控制输入。同时，比较器的判定的结果也被施加到锁存器60和62的输出节点82和82’，以便使得在需要时将它们转变为适合于比较器的判定的状态。重要的是，用于控制高端晶体管22和低端晶体管24的信号在通过锁存器或者通过非重叠产生电路中时不会被传播延迟所延迟。结果，与现有技术的设置相比，大大地减少了将比较器的结果传播通过各个门以便在高端和低端开关进行期望的改变所需要的时间，并且因此在逐步逼近转换过程中数字空载时间(digital dead time)较少。这样，大大减少了完成逐步逼近转换所需要的总转换时间，并且因此提高了转换器的吞吐量。
因此，能够提供改进的模数转换器。
应当注意，因为开关电容器阵列在模数转换器中有效地形成数模转换器，所以本发明还可以用于通过下述方式来提高数模转换器的吞吐量：使得其晶体管刚好在从一个数字字转变为下一数字字之前被切换到不导通状态。这也会避免由于高端和低端晶体管无意中同时导通电流而导致发生撬杠(crow barring)的风险。
如上参考对图4的讨论所述的，晶体管100和102以及类似的120和130响应于状态机内的环形计数器，以使得锁存器在位检验期间将它们相应的晶体管置于高阻抗模式，在所述位检验中电容器可以被改变，或者电容器可以被设置用于随后的位检验。可以参考图7来更详细地考虑这一点。考虑8位转换器内的各位(选择8位是为了简化，而实际上，转换器可能具有14或者16位或者更多位)。假定位1表示最高有效位，并且位8表示最低有效位。在转换过程的开始，使采样信号有效，以使得每一个单个电容器的高端和低端晶体管被置于高阻抗状态。然后，可以断开采样开关(未示出)，以便允许电荷被采样到电容器阵列上。采样信号(被提供到晶体管93)然后被释放，但是，因为锁存器60和62的操作，高端和低端晶体管将保持不导通。然后，晶体管120被选择用于针对最高有效位而导通，以便将“1”置于最高有效位上，而数模转换器中的剩余位为0。其中，如图1所示，使用差分模数转换器，然后，将初始字“10000000”置于P阵列上，并且将互补字01111111置于N阵列上。然后使选通信号有效，并且同时，状态机递增其中的环形计数器，以便选择第二位。结果，当比较器正在再生时，与所述最高有效位和下一个最高有效位位2相关联的高端和低端晶体管被置于高阻抗状态。一旦比较器已经达到了其判定的结尾，则其输出被提供给晶体管132和132’，而使信号strb-pulse被无效，以避免锁存器上的争用，从而适当地将最高有效位设置为被保持或者丢弃。另外，当比较器在其判定时段中时，使用于第二位的位有效。在持续时间足以使得在电容器阵列中能够发生稳定的等待时段后，使选通脉冲有效，从而使得比较器考虑第二位检验的结果，并且还将用于当前位(位2)检验和下一位(位3)检验的高端和低端晶体管置于高阻抗状态。一旦比较器已经进行了其判定，则根据比较器的输出来设置用于第二电容器的晶体管22和24，并且基本上同时地，为第三位的检验做准备而设置用于第三位的电容器。该过程然后如图7所示的那样重复，其中，“＊”表示与电容器阵列的二进制加权的电容器相关联的晶体管，所述晶体管被置于高阻抗状态知道有了当前位检验的结果。
因为与锁存器60的节点80和82相关联的晶体管将这些节点下拉，因此VDD不必具有与用于驱动锁存器60的逻辑门的电源线相同的电压。因此，锁存器还可以被用作电平移动电路。
图4所示的设置适合于转换器中的所有电容器，但是，可以通过下述方式而针对MSB有益地修改所述设置：向晶体管120提供“DAC_ON”脉冲，并且省略晶体管140。
可以修改由晶体管130和132形成的级，使得例如晶体管130的源极直接连接到比较器12的输出，所述比较器12的输出被反相，并且省略晶体管132，以便晶体管130的漏极连接到节点82。可以关于用于低端晶体管的节点82’来实现类似的设置，并且图8示出了这种替选的设置。
在所给出的示例中，与132组合的晶体管120和130用于使节点82下拉。可以看出，还可以通过对被施加到晶体管76的控制信号进行适当修改来实现这个功能。
图9示出了锁存器60的一个替选实施例。类似的部分已被指定了类似的附图标记。所述锁存器包括共源共栅(cascode)器件73和75。节点82b用于控制晶体管22，而电路110和112耦接到输入节点82a。共源共栅器件限制由电路90、92、110和112所见的电压，从而允许在这些电路中使用较低的几何参数且因此较快的器件。共源共栅器件的栅极可以直接地由较低的电源电压驱动，或者可以被偏置得略高，这具有提高锁存器的速度的效果。
在所述的示例中，strb-pulse与控制位检验的计数器的递增基本上同时变高。在要求用于控制节点80和82的开关的略微修改的设置的一个替选实施例中，strb-pulse的负沿与计数器递增基本上同时出现，并且比较器结果刚好在计数器递增后被馈送到晶体管132和132’。

Claims (12)

1.一种逐步逼近式模数转换器，该逐步逼近式模数转换器包括：
多个电容器；
第一开关；
第二开关；
控制器，该控制器被连接为对所述第一开关和第二开关进行控制；以及
比较器，该比较器耦接至所述多个电容器，
其中，所述多个电容器中的每个电容器在逐步逼近转换期间在所述控制器的命令下能够分别通过至少所述第一开关和所述第二开关而选择性地连接到第一参考电压或者第二参考电压，
其中，
在转换步骤期间，到给定电容器的所述第一开关和所述第二开关在所述比较器的判定时段期间均被置于高阻抗状态。
2.根据权利要求1的逐步逼近式模数转换器，其中，所述转换器具有N位，并且在对第M位的检验期间，在所述比较器进行的比较过程开始之后或者同时，与连接作为对所述第M位的检验的一部分而被测试的电容器相关联的开关被置于高阻抗状态，1≤M≤N。
3.根据权利要求2的逐步逼近式模数转换器，其中，在所述比较器针对所述第M位的检验而进行的比较过程开始之后或者同时，与作为对第M+1位的检验的一部分而连接状态将被改变的电容器相关联的开关被置于高阻抗状态。
4.根据权利要求1的逐步逼近式模数转换器，其中，每个比较器与用于将电容器的第一极板连接到第一参考电压的、作为所述第一开关的高端晶体管和用于将电容器的第一极板连接到第二参考电压的、作为所述第二开关的低端晶体管相关联，并且每个所述晶体管由相应的锁存器来驱动。
5.根据权利要求4的逐步逼近式模数转换器，其中，所述锁存器中的至少一个的输出被设置成向相应的晶体管提供控制信号，并且其中，该锁存器被连接到一上拉或者下拉电路，以便强制该锁存器转变到由所述上拉或者下拉电路强加于所述锁存器的状态。
6.根据权利要求5的逐步逼近式模数转换器，其中，另一上拉电路或者另一下拉电路被连接到所述锁存器，以便强制所述锁存器采取其相应的晶体管不导通的状态。
7.根据权利要求5的逐步逼近式模数转换器，其中，另一上拉电路或者另一下拉电路被连接到所述锁存器，以便强制所述锁存器采取其相关联的晶体管导通的状态。
8.根据权利要求5的逐步逼近式模数转换器，其中，所述锁存器是双稳态的，并且具有两个连接，所述两个连接中的第一连接在被拉到第一电压时将所述锁存器设置到第一状态，所述两个连接中的第二连接在被拉到所述第一电压时将锁存器设置到第二状态。
9.根据权利要求5的逐步逼近式模数转换器，其中，所述锁存器用作电平移动电路。
10.一种可开关电容器逐步逼近式转换器，包括具有多个电容器的电容器阵列、第一开关和第二开关，其中，在所述电容器阵列内的所述多个电容器被适配成：能够选择性地通过相应的第一开关而连接到第一参考电压以及通过相应的第二开关而连接到第二参考电压，其中，在能够改变给定电容器的开关状态的位检验过程中，所述第一开关和第二开关能够被控制使得两者均能够被置于高阻抗状态，并且被保持于所述高阻抗状态，直到知道所述位检验的结果。
11.一种逐步逼近式转换器，该逐步逼近式转换器包括多个电容器以及与用于表示位检验中的位加权的电容器相关联的开关，其中，所述开关能够被独立控制，使得电容器能够通过电子受控的开关而连接到第一参考电压或者第二参考电压，并且在位检验期间，所述开关能够被控制，使得在所述位检验完成之前，正在被检验的电容器或者为了对下一位的检验而将被改变的电容器与所述参考电压断开，以便降低用于改变所述电容器的连接状态的切换时间。
12.一种电容性数模转换器，包括控制器、多个电容器和开关，其中，所述控制器控制用于将各电容器连接到第一电压或者第二电压的所述开关，并且其中，所述控制器能够通过将用于电容器的开关置于高阻抗状态直到触发事件发生而在所述第一电压与所述第二电压之间切换电容器的连接。
CN2007800259688A 2006-07-12 2007-07-06 逐步逼近式模数转换器 Expired - Fee Related CN101490961B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US83041406P 2006-07-12 2006-07-12
US60/830,414 2006-07-12
US11/825,027 2007-07-03
US11/825,027 US7589659B2 (en) 2006-07-12 2007-07-03 Successive approximation analog to digital converter
PCT/US2007/015524 WO2008008271A2 (en) 2006-07-12 2007-07-06 Successive approximation analog to digital converter

Publications (2)

Publication Number Publication Date
CN101490961A CN101490961A (zh) 2009-07-22
CN101490961B true CN101490961B (zh) 2013-03-06

Family

ID=38923799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800259688A Expired - Fee Related CN101490961B (zh) 2006-07-12 2007-07-06 逐步逼近式模数转换器

Country Status (4)

Country Link
US (1) US7589659B2 (zh)
EP (1) EP2039007B1 (zh)
CN (1) CN101490961B (zh)
WO (1) WO2008008271A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898453B2 (en) 2008-12-05 2011-03-01 Qualcomm Incorporated Apparatus and method for successive approximation analog-to-digital conversion
US8274420B2 (en) * 2009-12-18 2012-09-25 Electronics And Telecommunications Research Institute Successive approximation analog-to-digital converter
SG185706A1 (en) * 2010-05-26 2012-12-28 Agency Science Tech & Res An analogue to digital converter, an integrated circuit and a medical device
US8754798B2 (en) * 2011-12-21 2014-06-17 Realtek Semiconductor Corp. High-speed successive-approximation-register analog-to-digital converter and method thereof
JP6244714B2 (ja) * 2013-07-25 2017-12-13 富士通株式会社 電子回路
DE102015104814B4 (de) * 2015-03-27 2018-02-08 Intel IP Corporation Eine Digital-Analog-Wandler-Schaltung, eine Vorrichtung zum Bereitstellen eines Radiofrequenz-Sendesignals und eines Verfahrens einer Digital-Analog-Wandlung
US9455731B1 (en) * 2015-08-05 2016-09-27 Analog Devices Global Digital-to-analog converter with digital charge sharing components
US9667266B1 (en) 2016-02-19 2017-05-30 Analog Devices, Inc. VDD-referenced sampling

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380756A (en) * 1980-08-27 1983-04-19 Mitel Corporation Charge redistribution circuit having reduced area
CN1335682A (zh) * 2000-05-09 2002-02-13 夏普株式会社 数模转换器
US20030146766A1 (en) * 2002-02-05 2003-08-07 Xiong Liu Method and apparatus for measuring half frequency whirl in a spindle motor
US20050107073A1 (en) * 2003-11-13 2005-05-19 Michael Cheiky Multimedia data streaming in a single threaded mobile communication device operating environment
US7026975B1 (en) * 2004-03-29 2006-04-11 Maxim Integrated Products, Inc. High speed digital path for successive approximation analog-to-digital converters

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684487A (en) * 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs
JP2003229758A (ja) * 2002-02-01 2003-08-15 Mitsubishi Electric Corp 半導体装置
US6867721B1 (en) * 2003-09-23 2005-03-15 Realtek Semiconductor Corp Spectral shaping dynamic encoder for a DAC
JP4751667B2 (ja) * 2005-08-12 2011-08-17 富士通セミコンダクター株式会社 逐次比較型ａｄ変換器。

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380756A (en) * 1980-08-27 1983-04-19 Mitel Corporation Charge redistribution circuit having reduced area
CN1335682A (zh) * 2000-05-09 2002-02-13 夏普株式会社 数模转换器
US20030146766A1 (en) * 2002-02-05 2003-08-07 Xiong Liu Method and apparatus for measuring half frequency whirl in a spindle motor
US20050107073A1 (en) * 2003-11-13 2005-05-19 Michael Cheiky Multimedia data streaming in a single threaded mobile communication device operating environment
US7026975B1 (en) * 2004-03-29 2006-04-11 Maxim Integrated Products, Inc. High speed digital path for successive approximation analog-to-digital converters

Also Published As

Publication number Publication date
EP2039007B1 (en) 2017-11-08
WO2008008271A3 (en) 2008-06-05
US7589659B2 (en) 2009-09-15
EP2039007A2 (en) 2009-03-25
US20080012744A1 (en) 2008-01-17
CN101490961A (zh) 2009-07-22
WO2008008271A2 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
CN101490961B (zh) 逐步逼近式模数转换器
CN1968014B (zh) 校准电路和备有校准电路的半导体装置
CN101304209B (zh) 半导体装置
CN106877868B (zh) 一种高速逐次逼近型模数转换器
US6181179B1 (en) Scan flip-flop circuit
US5521531A (en) CMOS bidirectional transceiver/translator operating between two power supplies of different voltages
CN105513530A (zh) 移位暂存器及其控制方法
CN108809276A (zh) 数字控制延迟线
CN106535412B (zh) 一种端口共用的数字模拟调光电路
CN101741327B (zh) 可补偿的运算放大电路与相关方法
US20150116020A1 (en) Latch comparator circuits and methods
CN104901681B (zh) 一种vdd耐压cmos的2vdd电平转换电路
CN107544300A (zh) 一种接口处理装置及其控制方法
US7026975B1 (en) High speed digital path for successive approximation analog-to-digital converters
CN110518912A (zh) Sar adc的比较器时钟产生电路及高速逐次逼近型模数转换器
EP0726653A1 (en) Bus maintenance circuit
TWI309504B (en) Level shift circuit
CN102624378A (zh) 一种低功耗多米诺三值文字运算电路
CN107483054A (zh) 基于电荷再分配的高速逐次逼近型模数转换器
CN107508592B (zh) 一种芯片输入输出管脚调整电路
TW201419766A (zh) 連續近似式類比至數位轉換器
EP2264901A2 (de) Integrierter Schaltkreis und Standartzelle eines integrierten Schaltkreises
CN104410403A (zh) 双电压亚阈值电平转换器
CN101197125A (zh) 电平移位电路以及使用电平移位电路的显示器
CN102055477B (zh) 一种幅度交织模拟数字混合信号处理电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130306

CF01 Termination of patent right due to non-payment of annual fee