CN101488465A - 一种芯片特征配置方法及芯片 - Google Patents

一种芯片特征配置方法及芯片 Download PDF

Info

Publication number
CN101488465A
CN101488465A CNA2009100781448A CN200910078144A CN101488465A CN 101488465 A CN101488465 A CN 101488465A CN A2009100781448 A CNA2009100781448 A CN A2009100781448A CN 200910078144 A CN200910078144 A CN 200910078144A CN 101488465 A CN101488465 A CN 101488465A
Authority
CN
China
Prior art keywords
welding point
pressure welding
chip
encapsulation
feature configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100781448A
Other languages
English (en)
Other versions
CN101488465B (zh
Inventor
贺超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing T3G Technology Co Ltd
Original Assignee
Beijing T3G Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing T3G Technology Co Ltd filed Critical Beijing T3G Technology Co Ltd
Priority to CN2009100781448A priority Critical patent/CN101488465B/zh
Publication of CN101488465A publication Critical patent/CN101488465A/zh
Application granted granted Critical
Publication of CN101488465B publication Critical patent/CN101488465B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种芯片特征配置方法及芯片，所述方法用于对芯片进行特征配置，所述芯片包括裸片和封装，所述裸片包括电路和压焊点，所述压焊点包括功能压焊点和电源/地压焊点，所述封装包括功能管脚和电源/地管脚，所述方法包括：根据特征配置策略确定进行特征配置的功能压焊点；在封装内部将所述确定进行特征配置的功能压焊点连接到所述封装的电源/地管脚上，将所述裸片的其他功能压焊点连接到所述封装的对应功能管脚上。利用本发明所述技术方案不需要通过OTP模块进行芯片的特征配置，降低了芯片的成本。

Description

一种芯片特征配置方法及芯片
技术领域
本发明主要涉及集成电路芯片领域，尤其涉及一种芯片特征配置方法及芯片。
背景技术
在集成电路芯片的制造过程中和/或制造后，通常希望能够改变其功能和特性。对于同一型号的芯片，有时需要针对不同的客户，发布不同的功能配置。
为了做到这样，可以使用片上存储器对这些特性进行编程的方式来设计芯片。通常，通过如金属熔丝和/或可电擦除的可编程只读存储器(ElectricallyErasable Programmable Read Only Memory，E2PROM)来实现这种可编程能力所要求的片上存储器。对同一型号的芯片完成不同的功能配置，目前常用的方法是在芯片内部集成OTP(One Time Programable，一次性可编程)模块。当芯片生产完成后，针对不同需求的功能配置，向OTP模块编入不同的特征码，从而实现不同的功能配置。
发明人在实现本发明的过程中发现，现有技术至少存在以下缺陷：根据OTP存储器的特性，OTP模块中的每个存储单元只能被编程一次，因此，向OTP模块编入特征码完成一次配置后就不能再改变芯片的功能配置了。因此，采用这种方法进行芯片配置成本很高。
发明内容
本发明提出一种芯片特征配置方法及芯片，不需要通过OTP模块进行芯片的特征配置，降低了芯片的成本。
本发明的技术方案是这样实现的：
一种芯片特征配置方法，用于对芯片进行特征配置，所述芯片包括裸片和封装，所述裸片包括电路和压焊点，所述压焊点包括功能压焊点和电源/地压焊点，所述封装包括功能管脚和电源/地管脚，所述方法包括：
根据特征配置策略确定进行特征配置的功能压焊点；
在封装内部将所述确定进行特征配置的功能压焊点连接到所述封装的电源/地管脚上，将所述裸片的其他功能压焊点连接到所述封装的对应功能管脚上。
优选的，所述在封装内部将所述确定进行特征配置的功能压焊点连接到所述封装的电源/地管脚上，将所述裸片的其他功能压焊点连接到所述封装的对应功能管脚上后还包括：
检测所述确定进行特征配置的功能压焊点的电平状态，根据所述电平状态输出对应的特征配置控制信号。
优选的，所述根据所述电平状态输出对应的特征配置控制信号后还包括：
根据所述特征配置控制信号控制相关的硬件/软件的功能或用于使能。
一种芯片，包括裸片和封装，所述裸片包括电路和压焊点，所述压焊点包括功能压焊点和电源/地压焊点，所述封装包括功能管脚和电源/地管脚，还包括：
确定单元，用于根据特征配置策略确定进行特征配置的功能压焊点；
配置单元，用于在封装内部将所述确定进行特征配置的功能压焊点连接到所述封装的电源/地管脚上，将所述裸片的其他功能压焊点连接到所述封装的对应功能管脚上。
优选的，还包括：
检测电路，用于检测所述确定进行特征配置的功能压焊点的电平状态，根据所述电平状态输出对应的特征配置控制信号。
优选的，还包括：
控制单元，用于根据所述特征配置控制信号控制相关的硬件/软件的功能或用于使能。
本发明所述技术方案通过将某些功能压焊点(Pad)用于特征配置，不连接到对应的功能管脚(Ball)上，而是根据特征配置策略确定进行特征配置的功能压焊点，在封装内部将所述确定进行特征配置的功能压焊点连接到所述封装的电源/地管脚上，从而实现芯片的特征配置，不需要通过OTP模块编入不同的特征吗来实现芯片的特征配置，因此降低了芯片的成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种芯片优选实施例的组成示意图；
图2为本发明一种芯片特征配置方法优选实施例的流程图；
图3为本发明一种芯片具体实例的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一个芯片产品是由内部裸片和外部封装组成的，其中裸片包含有电路和压焊点(Pad)，所述Pad包括功能Pad和电源/地Pad，所述封装包括功能管脚(Ball)和电源/地管脚(Ball)，所述Pad和Ball用于信号输入输出及芯片的供电。在现有技术中，所述功能Pad和电源/地Pad会绑定(连接)到对应的Ball上。在本发明中，通过将某些功能压焊点(Pad)用于特征配置，不连接到对应的功能管脚(Ball)上，而是根据特征配置策略确定进行特征配置的功能压焊点，在封装内部将所述确定进行特征配置的功能压焊点连接到所述封装的电源/地管脚上，从而实现芯片的特征配置，不需要通过OTP模块编入不同的特征吗来实现芯片的特征配置。
参照图1，示出了本发明一种芯片优选实施例的组成示意图。
所述芯片包括裸片110和封装120，所述裸片110包括电路(图未示)和压焊点130，本领域技术人员可知，所述电路和压焊点130可以有多个。所述压焊点130包括功能压焊点131和电源/地压焊点132，所述封装120包括功能管脚121和电源/地管脚122。进行芯片的特征配置时，通过确定单元(图未示)根据特征配置策略确定进行特征配置的功能压焊点131，通过配置单元在封装120内部将所述确定进行特征配置的功能压焊点131连接到所述封装120的电源/地管脚122上，将所述裸片110的其他功能压焊点131连接到所述封装120的对应功能管脚121上，从而实现芯片的特征配置。
所述特征配置策略可以根据芯片功能配置的需求进行确定，从而确定进行特征配置的功能压焊点131，以及所述功能压焊点131的连接情况，即接电源或地。
进一步，还包括检测电路140，用于检测所述确定进行特征配置的功能压焊点131的电平状态，根据所述电平状态输出对应的特征配置控制信号。
进一步，还包括控制单元(图未示)，用于根据所述特征配置控制信号控制相关的硬件/软件的功能或用于使能。
本领域技术人员可以理解，所述确定单元、配置单元及控制单元是为了完成芯片的特征配置而设置的虚拟单元，其并不一定作为实体存在于芯片之中，其并不能构成对本发明保护范围的限制。
本发明所述技术方案通过将某些功能压焊点(Pad)用于特征配置，不连接到对应的功能管脚(Ball)上，而是根据特征配置策略确定进行特征配置的功能压焊点，在封装内部将所述确定进行特征配置的功能压焊点连接到所述封装的电源/地管脚上，从而实现芯片的特征配置，不需要通过OTP模块编入不同的特征吗来实现芯片的特征配置，因此降低了芯片的成本。
进一步，由于本发明技术方案在于封装内部完成某些Pad的连接，从而具有更高的保密性。
参照图2，示出了本发明一种芯片特征配置方法优选实施例的流程图。
所述芯片包括裸片和封装，所述裸片包括电路(图未示)和压焊点，本领域技术人员可知，所述电路和压焊点可以有多个。所述压焊点包括功能压焊点和电源/地压焊点，所述封装包括功能管脚和电源/地管脚。
所述方法包括步骤：
步骤S210、根据特征配置策略确定进行特征配置的功能压焊点。
所述特征配置策略可以根据芯片功能配置的需求进行确定，从而确定进行特征配置的功能压焊点。
步骤S220、在封装内部将所述确定进行特征配置的功能压焊点连接到所述封装的电源/地管脚上，将所述裸片的其他功能压焊点连接到所述封装的对应功能管脚上。
本发明是将某些功能Pad用于特征配置，不连接到对应的功能Ball上，而是在封装内部连接到电源/地Ball上。不同的连接方式，表示不同的特征配置。因此，如果需要实现芯片不同的功能配置，利用功能Pad与电源/地Ball的不同连接即可实现。
进一步，还包括步骤S230、检测所述确定进行特征配置的功能压焊点的电平状态，根据所述电平状态输出对应的特征配置控制信号。
进一步，还包括步骤S240、根据所述特征配置控制信号控制相关的硬件/软件的功能或用于使能。
本发明所述技术方案通过将某些功能压焊点(Pad)用于特征配置，不连接到对应的功能管脚(Ball)上，而是根据特征配置策略确定进行特征配置的功能压焊点，在封装内部将所述确定进行特征配置的功能压焊点连接到所述封装的电源/地管脚上，从而实现芯片的特征配置，不需要通过OTP模块编入不同的特征吗来实现芯片的特征配置，因此降低了芯片的成本。
进一步，由于本发明技术方案在于封装内部完成某些Pad的连接，从而具有更高的保密性。
下面以一个实例对本发明技术方案进行更为详细的说明，参照图3，为本发明一种芯片具体实例的示意图。
特征配置pad接逻辑高电平，即逻辑1，芯片上电后，该逻辑1会被锁入寄存器的最低比特位。处理器可以通过总线访问到该特征比特。根据该特征比特的值确定软件进入哪个功能分支。本实例中，软件将进入支持DPA(即HSDPA，High Speed Downlink Packages Access，高速下行分组接入)的软件分支。同时，该特征比特对DPA协处理器的时钟进行门控。本例中，门控时钟处于激活状态，因此DPA协处理器处于工作状态。因此在本例的配置下，该芯片能够支持DPA的相关功能。
反之，如果将特征配置pad接到“地pad”，也即逻辑0。则处理器软件会进入到不支持DPA的软件分支。DPA协处理器的门控时钟处于关闭状态，DPA协处理器处于休眠状态。芯片因此不能支持DPA的相关功能。
本领域普通技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，包括如上述方法实施例的步骤，所述的存储介质，如：磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，对各步骤的先后变化也在本发明的保护范围之内。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种芯片特征配置方法，用于对芯片进行特征配置，所述芯片包括裸片和封装，所述裸片包括电路和压焊点，所述压焊点包括功能压焊点和电源/地压焊点，所述封装包括功能管脚和电源/地管脚，其特征在于，所述方法包括：
根据特征配置策略确定进行特征配置的功能压焊点；
在封装内部将所述确定进行特征配置的功能压焊点连接到所述封装的电源/地管脚上，将所述裸片的其他功能压焊点连接到所述封装的对应功能管脚上。
2.根据权利要求1所述的芯片特征配置方法，其特征在于，所述在封装内部将所述确定进行特征配置的功能压焊点连接到所述封装的电源/地管脚上，将所述裸片的其他功能压焊点连接到所述封装的对应功能管脚上后还包括：
检测所述确定进行特征配置的功能压焊点的电平状态，根据所述电平状态输出对应的特征配置控制信号。
3.根据权利要求2所述的芯片特征配置方法，其特征在于，所述根据所述电平状态输出对应的特征配置控制信号后还包括：
根据所述特征配置控制信号控制相关的硬件/软件的功能或用于使能。
4.一种芯片，包括裸片和封装，所述裸片包括电路和压焊点，所述压焊点包括功能压焊点和电源/地压焊点，所述封装包括功能管脚和电源/地管脚，其特征在于，还包括：
确定单元，用于根据特征配置策略确定进行特征配置的功能压焊点；
配置单元，用于在封装内部将所述确定进行特征配置的功能压焊点连接到所述封装的电源/地管脚上，将所述裸片的其他功能压焊点连接到所述封装的对应功能管脚上。
5.根据权利要求4所述的芯片，其特征在于，还包括：
检测电路，用于检测所述确定进行特征配置的功能压焊点的电平状态，根据所述电平状态输出对应的特征配置控制信号。
6.根据权利要求5所述的芯片，其特征在于，还包括：
控制单元，用于根据所述特征配置控制信号控制相关的硬件/软件的功能或用于使能。
CN2009100781448A 2009-02-18 2009-02-18 一种芯片特征配置方法及芯片 Expired - Fee Related CN101488465B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100781448A CN101488465B (zh) 2009-02-18 2009-02-18 一种芯片特征配置方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100781448A CN101488465B (zh) 2009-02-18 2009-02-18 一种芯片特征配置方法及芯片

Publications (2)

Publication Number Publication Date
CN101488465A true CN101488465A (zh) 2009-07-22
CN101488465B CN101488465B (zh) 2012-01-11

Family

ID=40891277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100781448A Expired - Fee Related CN101488465B (zh) 2009-02-18 2009-02-18 一种芯片特征配置方法及芯片

Country Status (1)

Country Link
CN (1) CN101488465B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014166167A1 (zh) * 2013-04-09 2014-10-16 北京兆易创新科技股份有限公司 一种增强型Flash芯片和一种芯片封装方法
WO2014166165A1 (zh) * 2013-04-09 2014-10-16 北京兆易创新科技股份有限公司 一种增强型flash芯片和一种芯片封装方法
CN105633058A (zh) * 2015-12-31 2016-06-01 上海安路信息科技有限公司 器件标识结构及其制造方法
CN108461472A (zh) * 2018-03-29 2018-08-28 邓丽萍 一种使用引线框键合配置芯片的装置和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208822C (zh) * 2003-03-14 2005-06-29 威盛电子股份有限公司 晶片级的测试及凸点工艺、以及具有测试垫的芯片结构
CN1937079A (zh) * 2005-09-22 2007-03-28 中颖电子(上海)有限公司 存储器的保护电路以及使用此保护电路的存储器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014166167A1 (zh) * 2013-04-09 2014-10-16 北京兆易创新科技股份有限公司 一种增强型Flash芯片和一种芯片封装方法
WO2014166165A1 (zh) * 2013-04-09 2014-10-16 北京兆易创新科技股份有限公司 一种增强型flash芯片和一种芯片封装方法
US9396798B2 (en) 2013-04-09 2016-07-19 Gigadevice Semiconductor (Beijing) Inc. Enhanced flash chip and method for packaging chip
US9728520B2 (en) 2013-04-09 2017-08-08 Gigadevice Semiconductor (Beijing) Inc. Enhanced flash chip and method for packaging chip
CN105633058A (zh) * 2015-12-31 2016-06-01 上海安路信息科技有限公司 器件标识结构及其制造方法
CN108461472A (zh) * 2018-03-29 2018-08-28 邓丽萍 一种使用引线框键合配置芯片的装置和方法

Also Published As

Publication number Publication date
CN101488465B (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
US7111190B2 (en) Method and apparatus for reconfigurable memory
US20080037351A1 (en) Integrated circuit chip having non-volatile on-chip memories for providing programmable functions and features
EP1624465A1 (en) Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays
US6324114B1 (en) Semiconductor memory device using a plurality of semiconductor memory chips mounted in one system and a semiconductor memory system using a plurality of semiconductor memory devices
US20140026005A1 (en) Macro and command execution from memory array
JP2008310955A (ja) 不良な列にあるアドレスでプログラミングするのに時間を消費することを回避する方法
US7221604B2 (en) Memory structure with repairing function and repairing method thereof
US20170024273A1 (en) Repair information providing device in an integrated circuit
CN101488465B (zh) 一种芯片特征配置方法及芯片
US7953941B2 (en) Data processor with memory controller having burst access operation
EP0953988A2 (en) Integrated circuit having memory built-in self test (BIST) with programmable characteristics and method of operation
CN101339812B (zh) 存储装置测试设备
KR102523270B1 (ko) I2c 통신을 지원하는 이퓨즈 오티피 메모리 및 그의 동작 방법
CN102129416A (zh) 一种数据通信命令表的配置存储系统及方法
CN101246741B (zh) 利用瑕疵存储器的系统、装置和方法及封装结构
CN104282343A (zh) 半导体系统及其修复方法
US20040071028A1 (en) Testing method and device for non-volatile memories having a LPC (low pin count) communication serial interface
US7196952B1 (en) Column/sector redundancy CAM fast programming scheme using regular memory core array in multi-plane flash memory device
CN108053859A (zh) 一种串联烧录电路、芯片阵列、天线阵列及芯片片选方法
US6430096B1 (en) Method for testing a memory device with redundancy
CN101188143B (zh) 硬件写保护的方法、单板及装置
JP4323738B2 (ja) 半導体記憶装置
CN117573155B (zh) 产品信息处理方法及芯片
US20090300439A1 (en) Method and Apparatus for Testing Write-Only Registers
US7672150B2 (en) Apparatus, embedded memory, address decoder, method of reading out data and method of configuring a memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120111

Termination date: 20180218