CN101482804B - 具有多图形控制器的数据处理单元和使用其处理数据的方法 - Google Patents
具有多图形控制器的数据处理单元和使用其处理数据的方法 Download PDFInfo
- Publication number
- CN101482804B CN101482804B CN2008101283267A CN200810128326A CN101482804B CN 101482804 B CN101482804 B CN 101482804B CN 2008101283267 A CN2008101283267 A CN 2008101283267A CN 200810128326 A CN200810128326 A CN 200810128326A CN 101482804 B CN101482804 B CN 101482804B
- Authority
- CN
- China
- Prior art keywords
- data
- controller
- graphics controller
- graphics
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Computing Systems (AREA)
- Multimedia (AREA)
- Computer Graphics (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
本发明涉及一种设有多个图形控制器的数据处理装置和使用该数据处理装置的数据处理方法。本发明的数据处理装置包括:第一图形控制器10a和第二图形控制器20,用于处理和显示所输入的图像数据;以及控制单元50,它考虑第一和第二图形控制器10a、20的数据处理能力来分配图像数据。根据本发明,提供一种能够同时使用多个图形控制器的数据处理装置和方法,以提高数据处理速度。适宜地分配图像数据,藉此提高数据处理的效率。由于处于工作状态的图形控制器的数目和类型根据系统状态和数据处理量改变,其优点是能够同时获得数据处理的高效性并防止电力损耗。
Description
发明背景
1.技术领域
本发明涉及一种数据处理装置和方法,更具体地涉及一种设有多图形控制器的数据处理装置以及使用该数据处理装置为处理数据而分配数据的方法。
2.相关技术的描述
最近,由于具有多媒体播放机功能的计算机和各种终端提供显示高容量、高质量图像的功能,所以计算机和各种终端一般设有多个图形处理器以提高显示质量和处理速度。
尤其,在多数情形下,计算机配备有基本设置在存储器控制中枢(MCH)中的内部图形控制器,连同分立地设置在MCH外的外部图形控制器。另外,在某些情形下使用具有多内核的图形控制器。
当如上所述那样使用多个图形控制器时,在现有技术中是选择地使用这些图形控制器的。然而,由于处理图像数据的速度可以通过同时运作多个图形控制器而增加,在多个图形控制器之间分配图像数据并同时使用这些图形控制器是尤佳的。
即,现有技术的缺陷在于尽管配备了多个图形控制器,然而这些图形控制器是选择地使用的,并因此无法充分利用所提供的图形控制器。
此外,当同时使用多个图形控制器时,虽然处理图像数据的速度进一步增加,但只有一个图形控制器被选择地使用。因此,存在处理图像的速度受到限制的问题。
发明内容
因此,本发明旨在解决前述现有技术中存在的问题。本发明的一个目的是提供一种数据处理装置和方法,其中多个图形控制器可被同时使用。
本发明的另一目的是提供一种数据处理装置和方法,其中数据处理的效率因同时使用多个图形控制器和正确地分配图像数据而提高。
本发明的又一目的是提供一种数据处理装置和方法,其中处于工作状态的图形控制器的数目和类型根据系统状态和数据处理量自适应地变化,由此实现数据处理的高效性和防止电力损耗。
为实现这些目的,根据本发明的一个方面,提供一种数据处理装置,它包括:第一图形控制器和第二图形控制器,用于处理和显示输入的图像数据;以及控制单元,用来考虑第一和第二图形控制器的数据处理能力来分配图像数据。
另外,第一图形控制器包括第一存储单元,用来存储要由第一图形控制器处理的图像数据;而第二图形控制器包括第二单元,用来存储要由第二图形控制器处理的图像数据。
这里,控制单元将运动图像数据以外的图像数据发送给第一图形控制器,并将运动图像数据发送给第二图形控制器。
此外,控制单元将3D数据以外的图像数据发送给第一图形控制器,并将3D数据发送给第二图形控制器。
此外,控制单元将通过同一应用产生的图像数据发送给同一图形控制器。
另外,控制单元根据应用的类型将通过执行该应用产生的图像数据发送至第一和第二图形控制器中预定的图形控制器。
此外,当执行每一个应用时,控制单元计算处理图像数据平均所需的速度,如果所需平均处理速度低于基准值,则将对其发送通过相应应用产生的图像数据的图形控制器设定为第一图形控制器,并且如果所需平均处理速度高于基准值,则将对其发送通过相应应用产生的图像数据设定为第二图形控制器。
另外,控制单元根据加载至第一和第二存储单元的数据量分配图像数据。
此外,控制单元分配图像数据以使产生由第一图形控制器处理的图像数据的应用的执行单位不超过一预定数目。
这里,控制单元考虑应用所需的数据处理量根据应用类型有区别地对执行单位计数。
另外,控制单元考虑要处理的图像数据量和系统工作状态中的至少一个自适应地改变处于工作状态的图形控制器的数目和类型。
同时,根据本发明,在数据处理装置中提供一种数据处理方法,所述数据处理装置设有包括第一图形控制器和第二图形控制器的多个图形控制器。所述方法包括步骤:(A)产生用于处理图像数据的命令;(B)考虑每个图形控制器的数据处理能力来分类图像数据;以及(C)根据步骤(B)中的分类将图像数据发送至每个图形控制器。
这里,步骤(B)包括:步骤(B1),确定图像数据是否对应于运动图像数据;以及步骤(B2),如果图像数据不是运动图像数据,则将该图像数据分类为要被发送给第一图形控制器的数据,如果该图像数据是运动图像数据,则将其分类为要被发送给第二图形控制器的数据。
另外,步骤(B)包括:步骤(B3),确定图像数据是否对应于3D数据;以及(B4),如果图像数据不是3D数据,则将该图像数据分类为要被发送给第一图形控制器的数据,如果图像数据是3D数据,则将其分类为要被发送给第二图形控制器的数据。
步骤(B)包括:步骤(B5),确定产生图像数据的应用;(B6)确认之前确定用来处理由所确定应用产生的图像数据的图形控制器;以及(B7)将图像数据发送给之前确定的图形控制器。
这里,该方法还包括步骤:(I)计算每个应用执行时的平均图像数据处理速度;以及(II)如果在步骤(I)计算出的应用的处理速度低于基准值,则将对其发送由相应应用产生的图像数据的图形控制器设为第一图形控制器,如果该应用的处理速度高于基准值,则将对其发送由相应应用产生的图像数据的图形控制器设为第二图形控制器。
另外,步骤(B)包括:步骤(B8)确认加载于各存储单元的图像数据量,所述存储单元分别被设置在多个图形控制器中并存储要由这些图形控制器处理的数据;以及(B9),根据加载于存储单元的图像数据量来分类图像数据,所述图像数据量在步骤(B8)被确认。
在步骤(B)中,由同一应用产生的图像数据被分类成发送给同一图形控制器。
另外,步骤(B)包括:步骤(B10),对每个图形控制器计算产生要处理的图像数据的应用的执行单位;以及(B11),分类图像数据,以使步骤(B10)中计算出的每个图形控制器中的应用的执行单位不超过之前对每个图形控制器设定的数目。
这里,可根据要执行的应用的数目和类型对执行单位进行计数。
这里,该方法还包括步骤:(D)考虑要被处理的图像数据量和系统工作状态中的至少一个来自适应地改变处于工作状态的图形控制器的数目和类型。
另外,当已工作的图形控制器转变为非工作状态以自适应地改变处于工作状态的图形控制器的数目或类型时,步骤(D)包括:步骤(D1),将已发送给已工作的图形控制器的图像数据发送给另一图形控制器;以及(D2),在处理完暂存于存储单元的图像数据后,减少或阻断对已工作的图形控制器的供电,所述存储单元存储由已工作的图形控制器处理的图像数据。
前面详细说明的根据本发明的一种计算机数据处理装置和使用该装置的数据处理方法可望获得如下效果。
也就是,提供一种数据处理装置和方法,其中能同时使用多个图形控制器,因此其优点在于能够提高数据处理速度。
此外,根据本发明的计算机数据处理装置和使用该装置的数据处理方法,由于同时使用多个图形控制器并且正确地分配图像数据,其优点在于能够提高数据处理的效率。
另外,根据本发明的计算机数据处理装置和使用该装置的数据处理方法,由于处于工作状态的图形控制器的数目和类型根据系统状态和数据处理量而自适应地改变,因此优点在于能够同时实现数据处理的高效性和防止电力损耗。
附图简述
图1是根据本发明一具体实施例的数据处理装置的配置的方框图。
图2是示出使用设有多个图形控制器的数据处理装置的自适应图形数据处理方法的流程图。
图3是逐步地示出根据本发明一具体实施例的数据处理方法的流程图。
图4是逐步地示出根据前述步骤中本发明的第一实施例的数据处理方法的流程图。
图5是逐步地示出根据前述步骤中本发明的第二实施例的数据处理方法的流程图。
图6是逐步地示出根据前述步骤中本发明的第三实施例的数据处理方法的流程图。
较佳实施例的说明
下面结合附图对根据本发明的数据处理装置和方法的具体实施例作详细的说明。
图1是根据本发明一具体实施例的数据处理装置的配置的方框图。
这里,数据处理装置除计算机外还包括多种设有用于处理数据的处理单元的终端。
如图1所示,根据本发明一具体实施例的数据处理装置可设有存储器控制中枢(MCH)10。作为一般设置在计算机中的芯片组的MCH 10充当数据的通道并连接各种存储器和图形装置以控制它们。
MCH 10一般包括内部图形控制器10a(下文中将其称为第一图形控制器)。
第一图形控制器10a处理图像数据并将图像数据显示在诸如监视器的图像显示装置上。
这里,尽管如图所示第一图形控制器10a被设置在MCH10中,然而也可将其设置成与MCH10分离的结构。当不设置MCH10时,可将第一图形控制器设置成独立的一块芯片组。
此外,在本发明中,除了第一图形控制器10a外,还可设置外部图形控制器20(下文中将其称为第二图形控制器)。
第二图形控制器20连接于MCH10并通过MCH接收数据和控制。第二图形控制器20处理所接收的图像数据并将他们显示在诸如监视器的图像显示装置上。
尽管图1示出设有包括第一和第二图形控制器10a、20的两个图形控制器的结构,然而也可将两个以上的多个图形控制器设置在数据处理装置中。
或者,即使在只设置一个图形控制器的情形下,也可将其配置成多内核图形控制器。在这种情形下,第一和第二图形控制器10a和20被称为设置在一个图形控制器中的两个内核,这将在下文中阐述。
同时,数据处理装置可设有系统存储器30。系统存储器30是数据处理装置的主存储器并一般包括随机存取存储器(RAM)。
另外,用于存储包括由第一图形控制器10a处理的图像数据的数据的视频存储器30a(下文中将其称为第一存储单元)被设置在系统存储器30的一部分存储区域。
这里,第一存储单元30a被设置在如上所述的系统存储器30中或设置为独立存储装置。
另外,视频存储器40(下文中将其称为第二存储单元)也可被设置在第二图形控制器20中。
第二存储单元40存储由第二图形控制器20处理的图像数据。这里,第二存储单元40被提供成各种存储装置,并尤其包括RAM。
同时,根据本发明具体实施例的数据处理装置设有中央处理单元(CPU)50。CPU 50是核心装置,它控制数据处理装置的整个系统的操作并执行程序操作,并且包括控制装置和运算装置。
通过由CPU 50执行的各种程序和应用产生的图像数据被发送至第一和第二图形控制器10a和20并由它们进行处理。
数据处理装置设有输入/输出控制中枢(ICH)60。ICH 60连接于用于存储各种数据的硬盘驱动器(HDD)70和闪存以及各硬件单元并控制它们。
这里,HDD 70存储由CPU 50执行的各种程序和应用以及通过程序或应用创建、更新、显示或回放的各种文档、多媒体数据等。
然后,CPU 50将来自HDD 70的这类数据加载至RAM 30并处理所加载的数据,创建要被显示给用户的图像数据作为处理的结果,并将图像数据发送给第一或第二图形控制器10a或20。
这里,被发送给第一和第二图形控制器10a和20的图像数据被分别存储在第一和第二存储单元30a和40中。
这里,CPU 50或MCH 10可考虑系统状态和要被处理的图像数据量而自适应地控制第一和第二图形控制器10a和20中处于工作状态的控制器的数目或类型。
一般,基本被设置在系统内的第一图形控制器10a在处理数据能力方面劣于被配置为系统外的分立模块的第二图形控制器20。
因此,当要处理的图像数据量较小时,CPU 50或MCH 10仅运作第一图形控制器10a,而当图像数据处理量增加时将数据处理装置改变为第二图形控制器。
另外,当图像数据的处理量太大而无法仅通过第二图形控制器20处理时,第一和第二图形控制器10a和20可同时运作以提高系统性能,并由此提高处理图像数据的速度。
然后,当如上所述那样自适应地改变处于工作状态的图形控制器的数目和类型时,CPU 50或MCH 10可通过阻断或减少向不工作的图形控制器的供电而防止电力损耗。
这里,前面的描述仅为示例性的,并且当自适应地改变处于工作状态的图形控制器的数目和类型时,CPU 50或MCH 10考虑每个图形控制器的数据处理能力以不同方式改变处于工作状态的图形控制器的数目和类型。
可在数据处理装置的诸如系统存储器30、HDD 70等存储装置或存贮装置中存储包括CPU 50或MCH 10所需的各种设定和逻辑的独立的程序或操作系统,以改变处于工作状态的图形控制器的数目和类型。
通过CPU 50或MCH 10改变图形控制器的数目和类型的标准可以是如上所述的系统状态或要被处理的图像数据的量。
这里,当数据处理装置是便携装置时,系统状态可以是剩余电池量是否低于预定量,是否提供AC电源等。这里,如果剩余电池量低于预定值,则控制数据处理装置以仅使消耗最少电量的图形控制器工作,从而防止电池的电力损耗。
另外,要被处理的图像数据量可通过测量数据的位数等来计算或者通过处理该图像数据所需的速度、存储在第一或第二存储单元30a或40中的图像数据量来求得。
此外,要被处理的图像数据量不一定如上所述那样被具体计算出,而是可通过要执行的应用的数目和类型予以确定。
即,可给出一个实施例,其中如果执行的应用的数目大于预定数目或执行的应用是运动图象回放程序,则使第一和第二图形控制器10a和20同时工作。
然而,这样一个实施例仅为各种实施例的其中一个,并且多个图形控制器的数目和类型可基于各种标准作自适应性变化以处理图像数据。
同时,当系统状态从仅使第一图形控制器10a工作的状态转变为仅使第二图形控制器20工作的状态时,CPU 50或MCH 10将已被发送给第一图形控制器10a的图像数据发送给第二图形控制器20。
这里,CPU 50或MCH 10不阻断或减少已提供给第一图形控制器10a的驱动电力,直到存储在第一存储单元30a中等待第一图形控制器10a处理的数据由第一图形控制器10a处理完为止。
然后,在CPU 50或MCH 10将图像数据发送给第二图形控制器20前,发送给并存储于第一存储单元30a的图像数据被第一图形控制器10a处理完毕,并随后,CPU 50或MCH 10阻断或减少对第一图形控制器10a的供电。
另外,当第二存储单元40的使用量增加超过一预定量或者存储在第二存储单元40中数据的瞬时变化量超过一预定值,同时仅第二图形控制器20工作并因此系统状态应当改变为同时驱动第一和第二图形控制器10a和20的模式(双模式)时,CPU 50或MCH 10恢复向第一图形控制器10a提供驱动电力。
因此,第一图形控制器10a的操作恢复,并且正确地分配图像数据并将其发送给第一和第二图形控制器10a、20。因此,要被处理的图像数据被分割并由第一和第二图形控制器10a和20a处理。
另外,当双模式中待处理的数据量减少并因此系统状态改变以仅驱动第二图形控制器20时,已分割并发送给第一和第二图形控制器10a和20的图像数据仅被发送给第二图形控制器20。
然后,如果第一图形控制器10a处理完存储在第一存储单元30a中的图像数据,已被提供给第一图形控制器10a的驱动电力减少以使第一图形控制器进入待机状态,或被阻断以使系统进入仅第二图形控制器20处理数据的状态。
另外,当第二存储单元40的使用量减少低于一预定量或每单位时间所需的数据处理量减少低于一预定量,同时仅第二图形控制器20在工作,并因此系统状态改变为仅使第一图形控制器10a工作的状态时,CPU 50或MCH 10仅在存储于第二存储单元40中的数据被第二图形控制器20处理完毕后阻断或减少提供给第二图形控制器20的电力。
这里,提供给第一或第二图形控制器10a或20的电力控制可通过一接口实现,第一或第二图形控制器10a或20经由该接口连接于MCH 10。
总地来说,接口可以是PCI快车(下文中称其为PCI-E)。PCI-E定义链路电力管理状态。
链路电力管理状态基于活动状态电力管理(ASPM),它是通过PCI-E接口连接的芯片组和装置之间的链路的电力管理标准。
根据ASPM,电力管理状态被分成L0、L0s、L1、L2和L3状态,而系统在工作时进入L0、L0s和L1状态。
简单描述这些状态,首先,L0状态代表正常工作状态。允许所有类型信号的发送和接收以及其它操作。
L0s状态是低恢复等待时间,能量节省待机状态。在L0s状态,诸器件的主电源和基准时钟以及内部锁相环(PLL)一直都处于激活状态。
另外,PCI-E的物理层提供从L0s快速进入L0状态的机制。
同时,L1状态是较高的等待时间、低电力待机状态。在L1状态下,所有提供主电源和器件基准时钟的平台必须一直保持激活。然而,诸器件的内部PLL在L1状态下被阻断。因此,获得进一步改善的电力节省效果。
另外,经常花费若干微秒以从L1状态返回到L0状态。
同时,L2状态是辅助供电的链路深度能量节省状态。在L2状态下,提供给诸器件的主电源和基准时钟被阻断。在L2状态下,重新激活链路的逻辑取决于辅助电源。
最后,L3状态是链路断开状态,这里,阻断所有的供电。
因此,当第一或第二图形控制器10a或20通过PCI-E连接于MCH 10或其它控制装置时,链路电力管理状态被控制在L0状态以正常地运作第一或第二图形控制器10a或20。
当第一和第二图形控制器10a和20中的任何一个工作时,另一链路被控制在状态L0s、L1、L2和L3中的任何一个下。
然而,由于返回L0状态以方便地控制图形控制器的自适应性操作应当是容易的,因此要求使链路电力管理状态过渡至L0s或L1状态。
同时,在第一和第二图形控制器10a和20两者都工作的状态下(双模式),通过由CPU 50执行的应用和程序创建的图像数据在第一和第二图形控制器10a和20中被适当地分配,并因此在两个图形控制器中被同时处理。
这里,如上所述的图像数据的分配可由CPU 50或MCH 10执行。另外,可单独地设置附加控制器,由此在第一和第二图形控制器10a和20中分配图像数据。
下文中将描述仅CPU 50执行这一功能的情况。
在分配所创建的图像数据时,CPU 50基于多种标准分类图像数据并将图像数据发送给第一和第二图形控制器10a和20。该标准是考虑第一和第二图形控制器10a和20之间的性能差异而确定的。
即,如上所述,单独设置的外部图形控制器一般在性能上优于基本配置在计算机芯片组内的内部图形控制器的性能,并且多个图形控制器在数据处理能力上可以不同。因此,考虑到这种差异,提出多种标准以将更多的数据发送给具有较优性能的图形控制器。
首先,CPU 50将图像数据分类成运动图像数据和其它数据并将运动图像数据发送给第一和第二图形控制器10a和20中具有更好数据处理能力的那个。
这里,假设第二图形控制器20比第一图形控制器10a处理数据更快。然而,这可根据数据处理装置的类型、使用率和设计而改变,并且第一和第二图形控制器10a和20可以配置成具有相同的能力。
这里,运动图像数据由第二图形控制器20处理,而运动图像数据以外的其它数据由第一图形控制器10a处理。
同时,CPU 50将图像数据分类为3维(3D)数据和其它数据,随后将3D数据发送给第二图形控制器20并将3D数据以外的其它数据发送给第一图形控制器10a。
另外,作为另一种标准,当通过应用创建的图像数据被发送给同一图形控制器时,事先确定每个应用将图像数据发送至第一和第二图形控制器10a和20中的哪一个,并且图像数据可根据该事先的确定被分类和发送。
例如,可事先对每个应用设定图像数据是通过诸图形控制器中的哪一个被处理的,以使关联于文档的应用将图像数据发送给第一图形控制器10a并关联于运动图象回放的应用将图像数据发送给第二图形控制器20。
或者,当在数据处理装置的CPU 50中执行每个应用时,计算处理图像数据的平均速度,以使通过处理速度高于基准值的应用创建的图像数据被自动设定为发送给第二图形控制器20,并使通过处理速度低于基准值的应用创建的图像数据被自动设定为发送给第一图形控制器10a。
即,当执行每个应用时,CPU 50通过将针对由相应应用的执行创建的图像数据的所有驱动图形控制器的数据处理量除以相应应用的整个执行时间来计算和存储每单位时间的数据处理量。
然后,每当执行相应应用时,对每单位时间的数据处理量进行累加与求平均,由此获得执行该应用时关于每个应用的平均图像数据处理速度的信息。
然后,使用该信息将具体应用的平均图像数据处理速度与基准值比较并确定哪个图形控制器将要处理图像数据。
另外,CPU 50或MCH 10通过限制创建由第一或第二图形控制器10a或20处理的图像数据的应用的数目来分类图像数据。
例如,第一图形控制器10a被设定为仅同时处理五个应用的图像数据。在这种情形下,通过这五个应用以外的应用创建的图像数据被发送给第二图形控制器20。
比如,当操作系统通过视窗执行两个相同的文档程序、三个因特网浏览器和一个运动图象回放程序时,由两个文档程序和三个因特网浏览器创建的图像数据被发送给第一图形控制器10a,而由运动图象回放程序创建的图像数据被发送给第二图形控制器20,由此限制创建由第一图形控制器10a处理的图像数据的应用数目。
这里,由于由每个应用处理的图像数据量是彼此不同的,因此可重置每个应用的执行单位。
例如,如果执行一个文档程序,则将其认为是一个执行单位。这里,由于因特网浏览器处理相比文档程序更多的图像数据,因此可将一个因特网浏览器认为是两个执行单位。基于同样的原因,运动图象回放程序被事先设定为四个执行单位。
在这种情形下,在上述例子中,同时执行文档程序的两个执行单位、因特网浏览器的六个执行单位以及运动图象回放程序的四个执行单位。
这里,如果第一图形控制器10a可同时处理的应用执行单位的数目被设为5,则CPU 50或MCH 10基于该设定通过将文档程序的一个执行单位与因特网浏览器的四个执行单位结合,将文档程序的一个执行单位与运动图象回放程序的四个执行单位结合等方式将图像数据分配给第一图形控制器10a。
当与上述例子不同地提供三个或更多图形控制器时,可由每个图形控制器同时处理的应用的执行单位被事先设定以基于该设定分配图像数据。
另外,CPU 50或MCH 10可检测加载于第一或第二存储单元30a或40的图像数据量并基于所加载的图像数据量分配图像数据。
第一和第二存储单元30a和40分别存储由第一和第二图形控制器10a和20处理的图像数据。存储在第一和第二存储单元30a和40中的图像数据分别由第一和第二图形控制器10a和20处理,并在处理后被删除。通过CPU 50或MCH 10分配的图像数据再次被存入第一和第二存储单元30a和40,并重复这些过程。
因此,CPU 50或MCH 10检测分别存储在第一和第二存储单元30a和40中的图像数据量并将图像数据分配给加载以较小图像数据量的存储单元。
除了这些,CPU 50或MCH 10考虑图形控制器的特征和处理能力以及图像数据或应用的特征而在多个图形控制器中正确地分配图像数据。
另外,当在数据处理装置中执行多个应用时,CPU 50或MCH 10计算每单位时间由每个应用创建的图像数据量。由创建大量图像数据的应用创建的图像数据被发送给第二图形控制器20,而由创建相对小量的图像数据的应用创建的图像数据被发送给第一图形控制器10a。这里,每单位时间创建的图像数据的大量或小量可相对地确定或基于预定值确定。
另外,如上所述分配给第一和第二图形控制器10a和20的图像数据分别由第一和第二图形控制器10a和20处理并被输出到显示器80上。
下文中,将参照图2-6详细描述根据本发明具体实施例的数据处理方法。
图2是示出使用设有多个图形控制器的数据处理装置的自适应性图形数据处理方法的流程图。图3是逐步地示出根据本发明具体实施例的数据处理方法的流程图。图4是逐步地示出根据前述步骤中本发明的第一实施例的数据处理方法的流程图。图5是逐步地示出根据前述步骤中本发明的第二实施例的数据处理方法的流程图。图6是逐步地示出根据前述步骤中本发明的第三实施例的数据处理方法的流程图。
在描述根据本发明具体实施例的数据处理方法前,首先描述考虑例如根据本发明的数据处理装置的设有多个图形控制器终端中的系统状态和图像数据处理量来自适应地改变处于工作状态的图形控制器的数目和类型的方法。
如图2所示,在设有多个图形控制器的数据处理装置中,第一图形控制器10a优选地处理图像数据。
然而,如果每单位时间由第一图形控制器10a处理的图像数据量大于预定值(步骤S20),则将图像数据发送给第二图形控制器20处理(步骤S30)。
如果由第一图形控制器10a处理的图像数据量小于预定值,则图像数据由第一图形控制器10a处理。
同时,即使当步骤S30中图像数据由第二图形控制器处理,仍连续监测每单位时间由第二图形控制器处理的图像数据量是否大于预定值(步骤S40)。
这里,步骤S40中的预定值大于步骤S20中的预定值。然而,这是基于第二图形控制器20的性能优于第一图形控制器10a的假设。
同时,如果每单位时间由第二图形控制器处理的图像数据量大于步骤S40中的预定值,则在处理图像数据时使用第一和第二图形控制器10a和20两者(步骤S50)。
然后,通过连续监控每单位时间由处于工作状态的图形控制器处理的图像数据量的操作,将每单位时间处理的图像数据量与预定值比较并且反复改变处于工作状态的图形控制器的数目和类型。
这里,在步骤S50中同时运作第一和第二图形控制器10a和20的情形将作为双模式在下文中予以描述。
如图3所示,根据本发明具体实施例的数据处理方法开始于进入其中第一和第二图形控制器10a和20同时工作的双模式的步骤(步骤S100)。
然后,如果在步骤S100进入双模式,则执行将图像数据分类成针对第一图形控制器10a的图像数据和针对第二图形控制器20的图像数据并发送所分类的图像数据的步骤(步骤S200)。
这里,尽管可运用多种标准来分类图像数据,然而优选地考虑第一和第二图形控制器10a和20的数据处理能力来分类图像数据,以将大量图像数据分配给具有更优数据处理能力的图形控制器。
下面参照图4-6描述分类图像数据的详细标准。
然后,接收在步骤S200分类和发送的图像数据的第一和第二图形控制器10a和20分别处理图像数据(步骤S300)并将处理结果输出到显示器80。
同时,可以多种方法完成数据处理方法的步骤S200。
如图4所示,步骤S200首先开始于通过CPU 50或MCH 10确定图像数据类型的步骤(S210)。
如果在步骤S210中确定图像数据为运动图像数据(步骤S212),则将该图像数据发送给第二图形控制器20(步骤S216)。
然而,如果步骤S210的确定结果是图像数据被确定为不是运动图像数据,则CPU 50或MCH 10将图像数据发送给第一图形控制器10a(步骤S214)。
然后,如图5所示,步骤S200开始于通过CPU 50或MCH 10确定图像数据类型的步骤(步骤S230)。
如果在步骤S230确定图像数据为3D数据(步骤S232),则CPU 50或MCH10将该图像数据发送给第二图形控制器20(步骤S236)。
然而,如果在步骤S230中确定图像数据不是3D数据(步骤S232),CPU 50或MCH 10将该图像数据发送给第一图形控制器10a(步骤S234)。
另外,如图6所示,根据本发明具体实施例的数据处理方法的步骤S200开始于通过CPU 50或MCH 10确定创建图像数据的应用的类型的步骤(步骤S250)。
然后,执行确认事先设定以处理由步骤S250中确定的应用创建的图像数据的图形控制器的步骤(S252)。
如果步骤S252中的确认结果认为事先设定以处理相应应用的图像数据的图形控制器是第一图形控制器(步骤S254),CPU 50或MCH 10将图像数据发送给第一图形控制器10a(步骤S256)。
另一方面,如果事先设定为处理相应应用的图像数据的图形控制器不是第一图形控制器(步骤S254),则CPU 50或MCH 10将图像数据发送给第二图形控制器20(步骤S258)。
例如,当图像数据由文档程序创建时,在步骤S250图像数据被确定为已由文档程序创建,并在步骤S252确认由文档程序创建的数据被设为由第一图形控制器10a处理。然后,通过将图像数据发送给第一图形控制器10a而完成步骤S200。
除了这些,如上所述,可配置数据处理方法的步骤S200,以在检测第一和第二存储单元30a和40中至少一个加载的图像数据量后不将图像数据发送给其中图像数据量大于基准值的图形控制器,以在计算当前加载的图像数据量与第一和第二存储单元30a和40的存储容量之比后将图像数据发送给比值较低的图形控制器。
本发明的范围不局限于上述实施例而是由所附权利要求界定。显然本领域内技术人员可在本发明由权利要求定义的范围内对其作出各种修正和改变。
Claims (12)
1.一种数据处理装置,包括:
第一图形控制器和第二图形控制器,用于处理和显示所输入的图像数据;以及
控制单元,所述控制单元考虑第一和第二图形控制器的数据处理能力来分配图像数据,
其中,所述第一图形控制器和第二图形控制器同时工作,
其中,所述控制单元将运动图像数据以外的图像数据或3D数据以外的图像数据发送给第一图形控制器,而将运动图像数据或3D数据发送给第二图形控制器。
2.如权利要求1所述的装置,其特征在于,所述第一图形控制器包括存储由第一图形控制器处理的图像数据的第一存储单元,而所述第二图形控制器包括存储由第二图形控制器处理的图像数据的第二存储单元。
3.一种数据处理装置,包括:
第一图形控制器和第二图形控制器,用于处理和显示所输入的图像数据;以及
控制单元,所述控制单元考虑第一和第二图形控制器的数据处理能力来分配图像数据,
其中,所述第一图形控制器和第二图形控制器同时工作,
其中,所述第一图形控制器包括存储由第一图形控制器处理的图像数据的第一存储单元,而所述第二图形控制器包括存储由第二图形控制器处理的图像数据的第二存储单元,
其中,所述控制单元将通过执行一应用创建的图像数据根据应用类型发送给第一和第二图形控制器中预定的图形控制器。
4.如权利要求3所述的装置,其特征在于,所述控制单元计算执行每个应用时处理图像数据所需的平均速度,如果所需的平均处理速度低于一基准值,则将通过相应应用创建的图像数据发送至的图形控制器设为第一图形控制器,并且如果所需的平均处理速度高于所述基准值,则将通过相应应用创建的图像数据发送至的图形控制器设为第二图形控制器。
5.如权利要求3所述的装置,其特征在于,所述控制单元考虑要被处理的图 像数据量和系统工作状态中的至少一个自适应地改变处于工作状态的图形控制器的数目和类型。
6.一种数据处理装置,包括:
第一图形控制器和第二图形控制器,用于处理和显示所输入的图像数据;以及
控制单元,所述控制单元考虑第一和第二图形控制器的数据处理能力来分配图像数据,
其中,所述第一图形控制器和第二图形控制器同时工作,
其中,所述控制单元根据加载至第一和第二存储单元的数据量分配图像数据。
7.一种在数据处理装置中的数据处理方法,所述数据处理装置设有包括第一图形控制器和第二图形控制器的多个图形控制器,所述方法包括步骤:
(A)产生图像数据;
(B)考虑每个图形控制器的数据处理能力来分类图像数据;以及
(C)根据步骤(B)中的分类将图像数据发送给每个图形控制器,
其中,所述第一图形控制器和第二图形控制器同时工作,
其中,步骤(B)包括步骤:
(B1)确定图像数据是否对应于运动图像数据或3D数据;以及
(B2)如果图像数据不是运动图像数据或3D数据,则将所述图像数据分类为要被发送给第一图形控制器的数据,如果所述图像数据是运动图像数据或3D数据,则将其分类为要被发送给第二图形控制器的数据。
8.一种在数据处理装置中的数据处理方法,所述数据处理装置设有包括第一图形控制器和第二图形控制器的多个图形控制器,所述方法包括步骤:
(A)产生图像数据;
(B)考虑每个图形控制器的数据处理能力来分类图像数据;以及
(C)根据步骤(B)中的分类将图像数据发送给每个图形控制器,
其中,所述第一图形控制器和第二图形控制器同时工作,
其中,步骤(B)包括步骤:
(B5)确定产生图像数据的应用;
(B6)确认之前确定用来处理由所确定应用产生的图像数据的图形控制器;以及
(B7)将图像数据发送给之前确定的图形控制器。
9.如权利要求8所述的方法,其特征在于,还包括步骤:
(I)计算每个应用执行时的平均图像数据处理速度;以及
(II)如果在步骤(I)计算出的应用的处理速度低于一基准值,则将对其发送由相应应用产生的图像数据的图形控制器设为第一图形控制器,如果所述应用的处理速度高于所述基准值,则将对其发送由相应应用产生的图像数据的图形控制器设为第二图形控制器。
10.如权利要求8所述的方法,其特征在于,还包括步骤:
(D)考虑要被处理的图像数据量和系统工作状态中的至少一个来自适应地改变处于工作状态的图形控制器的数目和类型。
11.如权利要求10所述的方法,其特征在于,
当已工作的图形控制器转变为非工作状态以自适应地改变处于工作状态的图形控制器的数目或类型时,步骤(D)包括:
(D1)将已发送给已工作的图形控制器的图像数据发送给另一图形控制器;以及
(D2)在处理完暂存于存储单元的图像数据后,减少或阻断对已工作的图形控制器的供电,所述存储单元存储由已工作的图形控制器处理的图像数据。
12.一种在数据处理装置中的数据处理方法,所述数据处理装置设有包括第一图形控制器和第二图形控制器的多个图形控制器,所述方法包括步骤:
(A)产生图像数据;
(B)考虑每个图形控制器的数据处理能力来分类图像数据;以及
(C)根据步骤(B)中的分类将图像数据发送给每个图形控制器,
其中,所述第一图形控制器和第二图形控制器同时工作,
其中,步骤(B)包括步骤:
(B8)确认加载至存储单元的图像数据量,所述存储单元分别被设置在多个图形控制器中并存储要由这些图形控制器处理的数据;以及
(B9)根据加载至存储单元的图像数据量来分类图像数据,所述图像数据量在步骤(B8)被确认。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110118144.3A CN102231098B (zh) | 2008-01-10 | 2008-07-07 | 具有多图形控制器的数据处理单元和使用其处理数据的方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080003169A KR100969322B1 (ko) | 2008-01-10 | 2008-01-10 | 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법 |
KR10-2008-0003169 | 2008-01-10 | ||
KR1020080003169 | 2008-01-10 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110118144.3A Division CN102231098B (zh) | 2008-01-10 | 2008-07-07 | 具有多图形控制器的数据处理单元和使用其处理数据的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101482804A CN101482804A (zh) | 2009-07-15 |
CN101482804B true CN101482804B (zh) | 2011-07-06 |
Family
ID=39687028
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110118144.3A Active CN102231098B (zh) | 2008-01-10 | 2008-07-07 | 具有多图形控制器的数据处理单元和使用其处理数据的方法 |
CN2008101283267A Active CN101482804B (zh) | 2008-01-10 | 2008-07-07 | 具有多图形控制器的数据处理单元和使用其处理数据的方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110118144.3A Active CN102231098B (zh) | 2008-01-10 | 2008-07-07 | 具有多图形控制器的数据处理单元和使用其处理数据的方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US8072459B2 (zh) |
EP (1) | EP2079015A1 (zh) |
KR (1) | KR100969322B1 (zh) |
CN (2) | CN102231098B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8305380B2 (en) * | 2009-09-09 | 2012-11-06 | Advanced Micro Devices, Inc. | Managing resources to facilitate altering the number of active processors |
US8943347B2 (en) | 2009-09-09 | 2015-01-27 | Advanced Micro Devices, Inc. | Controlling the power state of an idle processing device |
US8316255B2 (en) | 2009-09-09 | 2012-11-20 | Ati Technologies Ulc | Method and apparatus for responding to signals from a disabling device while in a disabled state |
US10114678B2 (en) * | 2010-03-19 | 2018-10-30 | Micro Focus Software Inc. | Techniques for managing service definitions in an intelligent workload management system |
US8799685B2 (en) * | 2010-08-25 | 2014-08-05 | Advanced Micro Devices, Inc. | Circuits and methods for providing adjustable power consumption |
US20120140121A1 (en) * | 2010-12-01 | 2012-06-07 | Giga-Byte Technology Co., Ltd. | Detection switch system for video operation modules |
KR20120069364A (ko) * | 2010-12-20 | 2012-06-28 | 삼성전자주식회사 | 멀티코어 환경에서 코어별 처리 능력 및 전력량을 고려한 프레임 처리장치 및 방법 |
JP2012256223A (ja) | 2011-06-09 | 2012-12-27 | Sony Corp | 情報処理装置および情報処理方法 |
US9390554B2 (en) * | 2011-12-29 | 2016-07-12 | Advanced Micro Devices, Inc. | Off chip memory for distributed tessellation |
CN103428228A (zh) * | 2012-05-14 | 2013-12-04 | 辉达公司 | 通过无线技术进行协同计算的图形显示卡 |
FI127221B (en) | 2014-10-17 | 2018-01-31 | Rightware Oy | Dynamic rendering of graphics |
KR102402584B1 (ko) * | 2015-08-26 | 2022-05-27 | 삼성전자주식회사 | 사용자 어플리케이션의 특성에 따른 연산 디바이스 동적 제어 기법 |
CN109167915A (zh) * | 2018-09-29 | 2019-01-08 | 南昌黑鲨科技有限公司 | 图像处理方法、系统及计算机可读存储介质 |
CN109286753A (zh) * | 2018-09-29 | 2019-01-29 | 南昌黑鲨科技有限公司 | 图像处理方法、系统及计算机可读存储介质 |
CN109167916A (zh) * | 2018-09-29 | 2019-01-08 | 南昌黑鲨科技有限公司 | 智能终端、图像处理方法及计算机可读存储介质 |
CN109242757A (zh) * | 2018-09-29 | 2019-01-18 | 南昌黑鲨科技有限公司 | 智能终端、图像处理方法及计算机可读存储介质 |
CN113849448A (zh) * | 2021-09-28 | 2021-12-28 | 联想(北京)有限公司 | 一种电子设备 |
CN116260250B (zh) * | 2023-05-16 | 2023-07-21 | 湖南诚源电器股份有限公司 | 一种高频开关直流电源智能监控系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1290363A (zh) * | 1997-12-24 | 2001-04-04 | 英特尔公司 | 分析图形控制器性能的系统 |
CN1828479A (zh) * | 2005-03-01 | 2006-09-06 | 联想(北京)有限公司 | 一种切换显卡工作频率的方法及装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6624816B1 (en) * | 1999-09-10 | 2003-09-23 | Intel Corporation | Method and apparatus for scalable image processing |
US6760031B1 (en) | 1999-12-31 | 2004-07-06 | Intel Corporation | Upgrading an integrated graphics subsystem |
US7075541B2 (en) * | 2003-08-18 | 2006-07-11 | Nvidia Corporation | Adaptive load balancing in a multi-processor graphics processing system |
TWM261751U (en) * | 2004-07-09 | 2005-04-11 | Uniwill Comp Corp | Switching display processing architecture for information device |
US7721118B1 (en) * | 2004-09-27 | 2010-05-18 | Nvidia Corporation | Optimizing power and performance for multi-processor graphics processing |
US7466316B1 (en) * | 2004-12-14 | 2008-12-16 | Nvidia Corporation | Apparatus, system, and method for distributing work to integrated heterogeneous processors |
CA2595085A1 (en) | 2005-01-25 | 2006-11-09 | Lucid Information Technology, Ltd. | Graphics processing and display system employing multiple graphics cores on a silicon chip of monolithic construction |
US7730336B2 (en) | 2006-05-30 | 2010-06-01 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
US20070075541A1 (en) * | 2005-10-03 | 2007-04-05 | James Wu | Connection assembly for showerhead |
US20070086528A1 (en) | 2005-10-18 | 2007-04-19 | Mauchly J W | Video encoder with multiple processors |
US7768517B2 (en) * | 2006-02-21 | 2010-08-03 | Nvidia Corporation | Asymmetric multi-GPU processing |
US20070285428A1 (en) * | 2006-03-23 | 2007-12-13 | One Laptop Per Child Association, Inc. | Self-refreshing display controller for a display device in a computational unit |
US8555099B2 (en) * | 2006-05-30 | 2013-10-08 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
US7698579B2 (en) * | 2006-08-03 | 2010-04-13 | Apple Inc. | Multiplexed graphics architecture for graphics power management |
US8199155B2 (en) * | 2006-11-22 | 2012-06-12 | Nvidia Corporation | System, method, and computer program product for saving power in a multi-graphics processor environment |
US8458497B2 (en) * | 2007-10-11 | 2013-06-04 | Qualcomm Incorporated | Demand based power control in a graphics processing unit |
-
2008
- 2008-01-10 KR KR1020080003169A patent/KR100969322B1/ko active IP Right Grant
- 2008-06-19 US US12/142,504 patent/US8072459B2/en active Active
- 2008-06-30 EP EP08159307A patent/EP2079015A1/en not_active Ceased
- 2008-07-07 CN CN201110118144.3A patent/CN102231098B/zh active Active
- 2008-07-07 CN CN2008101283267A patent/CN101482804B/zh active Active
-
2011
- 2011-10-19 US US13/277,001 patent/US8199159B2/en active Active
-
2012
- 2012-05-21 US US13/476,805 patent/US8624905B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1290363A (zh) * | 1997-12-24 | 2001-04-04 | 英特尔公司 | 分析图形控制器性能的系统 |
CN1828479A (zh) * | 2005-03-01 | 2006-09-06 | 联想(北京)有限公司 | 一种切换显卡工作频率的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102231098B (zh) | 2016-04-20 |
KR100969322B1 (ko) | 2010-07-09 |
US20120229479A1 (en) | 2012-09-13 |
US8199159B2 (en) | 2012-06-12 |
CN102231098A (zh) | 2011-11-02 |
US8072459B2 (en) | 2011-12-06 |
US8624905B2 (en) | 2014-01-07 |
KR20090077312A (ko) | 2009-07-15 |
CN101482804A (zh) | 2009-07-15 |
US20120032957A1 (en) | 2012-02-09 |
EP2079015A1 (en) | 2009-07-15 |
US20090179903A1 (en) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101482804B (zh) | 具有多图形控制器的数据处理单元和使用其处理数据的方法 | |
US7925900B2 (en) | I/O co-processor coupled hybrid computing device | |
US8411095B2 (en) | Performance allocation method and apparatus | |
TWI569202B (zh) | 用於基於網路負載來調整處理器電力使用之設備及方法 | |
US10528119B2 (en) | Dynamic power routing to hardware accelerators | |
US10466729B2 (en) | Power supply system, power management, apparatus, power management method, and power management program | |
US9824615B2 (en) | Load adaptive power management for a display panel | |
US9164931B2 (en) | Clamping of dynamic capacitance for graphics | |
US9071080B2 (en) | Power supply unit, processing system, and control method | |
JP3966873B2 (ja) | 論理回路装置、動作電圧変更方法 | |
CN117377925B (zh) | 基于空闲持续时间历史的低功率状态选择 | |
US20160094768A1 (en) | Systems and methods of selective output for reducing power | |
CN111625080A (zh) | 一种服务器节能方法、装置及电子设备和存储介质 | |
CN111190739A (zh) | 一种资源分配方法、装置、电子设备及存储介质 | |
WO2021135050A1 (zh) | 充电桩测试方法、装置、系统、存储介质及处理器 | |
US10451681B2 (en) | Method and apparatus for testing battery conditions | |
JP6474091B2 (ja) | サーバシステム、その制御方法および制御プログラム | |
CN102841808B (zh) | 电脑系统的效能提升方法及其电脑系统 | |
US8352304B2 (en) | System and method for allocating jobs to an agent | |
JP6253111B2 (ja) | 電力管理装置、電力管理方法および電力管理プログラム | |
WO2024021657A1 (zh) | 存储控制方法、装置、设备、存储介质、芯片及存储器 | |
CN117318224A (zh) | 一种基于功耗调节的电池防过放方法、装置、设备及介质 | |
CN107710543A (zh) | 一种多设备供电的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |