KR20090077312A - 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법 - Google Patents

멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법 Download PDF

Info

Publication number
KR20090077312A
KR20090077312A KR1020080003169A KR20080003169A KR20090077312A KR 20090077312 A KR20090077312 A KR 20090077312A KR 1020080003169 A KR1020080003169 A KR 1020080003169A KR 20080003169 A KR20080003169 A KR 20080003169A KR 20090077312 A KR20090077312 A KR 20090077312A
Authority
KR
South Korea
Prior art keywords
image data
graphic controller
data
controller
graphic
Prior art date
Application number
KR1020080003169A
Other languages
English (en)
Other versions
KR100969322B1 (ko
Inventor
이진석
김양기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080003169A priority Critical patent/KR100969322B1/ko
Priority to US12/142,504 priority patent/US8072459B2/en
Priority to EP08159307A priority patent/EP2079015A1/en
Priority to CN201110118144.3A priority patent/CN102231098B/zh
Priority to CN2008101283267A priority patent/CN101482804B/zh
Publication of KR20090077312A publication Critical patent/KR20090077312A/ko
Application granted granted Critical
Publication of KR100969322B1 publication Critical patent/KR100969322B1/ko
Priority to US13/277,001 priority patent/US8199159B2/en
Priority to US13/476,805 priority patent/US8624905B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를 이용한 데이터 처리 방법에 관한 것이다. 본 발명은 입력받은 영상 데이터를 처리하여 디스플레이하는 제1그래픽 컨트롤러(10a)와 제2그래픽 컨트롤러(20); 그리고 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20) 각각의 데이터 처리능력을 고려하여 영상 데이터를 분배하는 제어부(50)를 포함하여 구성된다. 이와 같은 본 발명에 의하면, 다수의 그래픽 컨트롤러를 동시에 사용할 수 있는 데이터 처리 장치 및 방법을 제공함으로써 데이터 처리속도를 향상시킬 수 있고, 영상 데이터를 적절히 분배함으로써 데이터 처리의 효율성을 증가시킬 수 있으며, 시스템의 상태 및 데이터 처리량에 따라 동작하는 그래픽 컨트롤러의 수 또는 종류를 적응적으로 변경함으로써 데이터 처리의 효율성과 동시에 전원소모방지를 도모할 수 있다는 장점이 있다.
그래픽 컨트롤러, MCH, ASPM

Description

멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를 이용한 데이터 처리 방법{Data processing unit with multi-graphic controller and Method for processing data using the same}
본 발명은 데이터 처리 장치 및 방법에 관한 것으로, 보다 상세하게는 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를 이용하여 데이터를 처리하기 위하여 데이터를 분배하는 방법에 관한 것이다.
최근에는 컴퓨터 및 멀티미디어 플레이어 기능을 갖는 각종 단말기에서 고용량, 고화질의 영상을 디스플레이하는 기능을 제공하게 됨에 따라 디스플레이 품질과 속도의 향상을 위하여 컴퓨터 및 각종 단말기에 다수의 그래픽 컨트롤러가 구비되는 것이 일반적이다.
특히 컴퓨터에서는 MCH(Memory Control Hub) 내에 기본적으로 구비되는 내부 그래픽 컨트롤러와, 상기 MCH 외부에 별도로 구비되는 외부 그래픽 컨트롤러가 함께 구비되는 경우가 많고, 그 외에도 멀티 코어를 갖는 그래픽 컨트롤러가 사용되는 경우도 있다.
이와 같이 다수의 그래픽 컨트롤러를 사용하는 경우, 종래에는 이들을 선택 적으로 사용하였으나, 다수의 그래픽 컨트롤러를 동시에 동작하도록 함으로써 영상 데이터의 처리속도를 증가시킬 수 있으므로, 다수의 그래픽 컨트롤러에 영상 데이터를 적절히 배분함으로써 이들을 동시에 사용하도록 하는 것이 보다 바람직하다.
즉, 종래에는 다수의 그래픽 컨트롤러가 구비된 경우에도 이들을 선택적으로 사용함으로써 구비된 그래픽 컨트롤러를 충분히 활용할 수 없다는 단점이 있었다.
또한 다수의 그래픽 컨트롤러를 동시에 사용하는 경우, 영상 데이터의 처리속도를 보다 증가시킬 수 있음에도 불구하고 하나의 그래픽 컨트롤러만을 선택적으로 사용함으로써 영상 데이터 처리속도에 한계가 있다는 문제점이 있었다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 다수의 그래픽 컨트롤러를 동시에 사용할 수 있는 데이터 처리 장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은, 다수의 그래픽 컨트롤러를 동시에 사용하면서 영상 데이터를 적절히 분배함으로써 데이터 처리의 효율성을 증가시킬 수 있는 데이터 처리 장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 시스템의 상태 및 데이터 처리량에 따라 동작하는 그래픽 컨트롤러의 수 또는 종류를 적응적으로 변경함으로써 데이터 처리의 효율성과 동시에 전원소모방지를 도모할 수 있는 데이터 처리 장치 및 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 입력받은 영상 데이터를 처리하여 디스플레이하는 제1그래픽 컨트롤러와 제2그래픽 컨트롤러; 그리고 상기 제1그래픽 컨트롤러와 상기 제2그래픽 컨트롤러 각각의 데이터 처리능력을 고려하여 영상 데이터를 분배하는 제어부를 포함하여 구성된다.
그리고 상기 제1그래픽 컨트롤러는, 상기 제1그래픽 컨트롤러가 처리할 영상 데이터가 저장되는 제1메모리부를 포함하여 구성되고; 상기 제2그래픽 컨트롤러는, 상기 제2그래픽 컨트롤러가 처리할 영상 데이터가 저장되는 제2메모리부를 포함할 수 있다.
이때 상기 제어부는, 동영상 데이터를 제외한 나머지 영상 데이터는 상기 제1그래픽 컨트롤러로 전송하고; 동영상 데이터는 상기 제2그래픽 컨트롤러로 전송할 수 있다.
또한 상기 제어부는, 3D데이터를 제외한 나머지 영상 데이터는 상기 제1그래픽 컨트롤러로 전송하고; 3D데이터는 상기 제2그래픽 컨트롤러로 전송할 수도 있다.
그리고 상기 제어부는, 동일한 어플리케이션으로부터 생성된 영상 데이터는 동일한 그래픽 컨트롤러로 전송할 수 있다.
또한 상기 제어부는, 어플리케이션의 실행에 따라 생성된 영상 데이터를 상기 제1그래픽 컨트롤러와 상기 제2그래픽 컨트롤러 중 상기 어플리케이션의 종류에 따라 미리 설정된 그래픽 컨트롤러로 전송할 수도 있다.
그리고 상기 제어부는, 각 어플리케이션의 실행시 평균적으로 요구되는 영상 데이터 처리속도를 계산하여, 평균적으로 요구되는 상기 처리속도가 기준값 미만이면 해당 어플리케이션에 의해 생성된 영상 데이터를 전송할 그래픽 컨트롤러를 상기 제1그래픽 컨트롤러로 설정하고; 평균적으로 요구되는 상기 처리속도가 기준값 이상이면 해당 어플리케이션에 의해 생성된 영상 데이터를 전송할 그래픽 컨트롤러를 상기 제2그래픽 컨트롤러로 설정할 수도 있다.
또한 상기 제어부는, 상기 제1메모리부와 상기 제2메모리부에 로드된 데이터 의 양에 따라 영상 데이터를 분배할 수도 있다.
그리고 상기 제어부는, 상기 제1그래픽 컨트롤러에서 처리되는 영상 데이터를 생성한 어플리케이션의 실행 단위가 미리 설정된 수를 초과하지 않도록 영상 데이터를 분배할 수도 있다.
이때 상기 제어부는, 각 어플리케이션의 데이터 처리 요구량을 고려하여 상기 어플리케이션의 종류에 따라 상기 실행 단위를 달리 기산할 수 있다.
그리고 상기 제어부는, 처리할 영상 데이터의 양 또는 시스템의 동작상태를 적어도 하나 이상 고려하여, 동작되는 그래픽 컨트롤러의 종류 또는 개수를 적응적으로 변경할 수도 있다.
한편 본 발명은 제1그래픽 컨트롤러와 제2그래픽 컨트롤러를 포함하는 복수의 그래픽 컨트롤러가 구비된 데이터 처리 장치에 있어서, (A) 영상 데이터 처리 명령이 발생하는 단계와; (B) 상기 영상 데이터를 각 그래픽 컨트롤러의 데이터 처리능력을 고려하여 분류하는 단계와; (C) 상기 영상 데이터를 상기 (B)단계에서 분류된 바에 따라 각 그래픽 컨트롤러에 전송하는 단계를 포함하여 수행될 수 있다.
이때 상기 (B)단계는, (B1) 상기 영상 데이터가 동영상 데이터에 해당하는지 여부를 판별하는 단계와; (B2) 상기 영상 데이터가 동영상 데이터가 아니면, 상기 영상 데이터를 상기 제1그래픽 컨트롤러로 전송할 데이터로 분류하고; 상기 영상 데이터가 동영상 데이터이면, 상기 영상 데이터를 상기 제2그래픽 컨트롤러로 전송할 데이터로 분류하는 단계를 포함하여 수행될 수 있다.
또한 상기 (B)단계는, (B3) 상기 영상 데이터가 3D데이터에 해당하는지 여부 를 판별하는 단계와; (B4) 상기 영상 데이터가 3D데이터가 아니면, 상기 영상 데이터를 상기 제1그래픽 컨트롤러로 전송할 데이터로 분류하고; 상기 영상 데이터가 3D데이터이면, 상기 영상 데이터를 상기 제2그래픽 컨트롤러로 전송할 데이터로 분류하는 단계를 포함하여 수행될 수도 있다.
그리고 상기 (B)단계는. (B5) 상기 영상 데이터를 발생시킨 어플리케이션을 판별하는 단계와; (B6) 판별된 상기 어플리케이션에서 발생된 영상 데이터를 처리하도록 미리 설정된 그래픽 컨트롤러를 확인하는 단계; 그리고 (B7) 미리 설정된 그래픽 컨트롤러에 상기 영상 데이터를 전송하는 단계를 포함하여 수행될 수도 있다.
여기서 상기 데이터 처리 방법은, (I)각 어플리케이션 실행시의 평균적인 영상 데이터 처리속도를 계산하는 단계와; (II) 상기 (I)단계에서 계산된 상기 어플리케이션의 처리속도가 기준값 미만이면 해당 어플리케이션에 의해 생성된 영상 데이터를 전송할 그래픽 컨트롤러를 상기 제1그래픽 컨트롤러로 설정하고, 기준값 이상이면 해당 어플리케이션에 의해 생성된 영상 데이터를 전송할 그래픽 컨트롤러를 상기 제2그래픽 컨트롤러로 설정하는 단계를 더 포함하여 수행될 수 있다.
또한 상기 (B)단계는, (B8) 상기 복수의 그래픽 컨트롤러에 각각 구비되고, 각 그래픽 컨트롤러에서 처리될 데이터가 저장되는 각각의 메모리부에 로드된 영상 데이터의 양을 확인하는 단계와; (B9) 상기 (B8)단계에서 확인된 각각의 메모리부에 로드된 영상 데이터의 양에 따라 영상데이터를 분류하는 단계를 포함하여 수행될 수 있다.
상기 (B)단계는, 동일한 어플리케이션에서 발생한 영상 데이터는 동일한 그래픽 컨트롤러로 전송하도록 분류함으로써 수행될 수 있다.
또한 상기 (B)단계는, (B10) 처리중인 영상 데이터를 발생시킨 어플리케이션의 실행 단위를 각각의 그래픽 컨트롤러에 대하여 별도로 계산하는 단계; 그리고 (B11) 상기 (B10)단계에서 계산된 각각의 그래픽 컨트롤러에서의 어플리케이션 실행 단위가 각각의 그래픽 컨트롤러에 대해 미리 설정된 수를 넘지 않도록 영상 데이터를 분류하는 단계를 포함하여 수행될 수도 있다.
여기서 상기 실행 단위는, 실행되고 있는 어플리케이션의 수와 종류에 따라 기산될 수 있다.
이때 상기 데이터 처리 방법은, (D) 처리할 영상 데이터의 양 또는 시스템의 동작상태를 적어도 하나 이상 고려하여, 동작되는 그래픽 컨트롤러의 종류 또는 개수를 적응적으로 변경하는 단계를 더 포함하여 수행될 수 있다.
그리고 동작되는 그래픽 컨트롤러의 종류 또는 개수를 적응적으로 변경하기 위해 동작하던 하나의 그래픽 컨트롤러를 동작하지 않는 상태로 변경하는 경우, 상기 (D)단계는, (D1) 동작하던 그래픽 컨트롤러에 전송되던 영상 데이터를 다른 그래픽 컨트롤러로 전송하는 단계; 그리고 (D2) 동작하던 그래픽 컨트롤러에서 처리해야할 데이터가 저장되는 메모리부에 임시 저장되었던 영상 데이터가 모두 처리된 후, 상기 동작하던 그래픽 컨트롤러로 공급되는 전원을 감소시키거나 차단하는 단계를 포함하여 수행될 수 있다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 컴퓨터의 데이터 처리 장치와, 이를 이용한 데이터 처리 방법에서는 다음과 같은 효과를 기대할 수 있다.
즉, 다수의 그래픽 컨트롤러를 동시에 사용할 수 있는 데이터 처리 장치 및 방법을 제공함으로써 데이터 처리속도를 향상시킬 수 있다는 장점이 있다.
또한 본 발명에 의한 컴퓨터의 데이터 처리 장치와 이를 이용한 데이터 처리 방법에서는 다수의 그래픽 컨트롤러를 동시에 사용하면서 영상 데이터를 적절히 분배함으로써 데이터 처리의 효율성을 증가시킬 수 있다는 장점이 있다.
그리고 본 발명에 의한 컴퓨터의 데이터 처리 장치와 이를 이용한 데이터 처리 방법에서는 시스템의 상태 및 데이터 처리량에 따라 동작하는 그래픽 컨트롤러의 수 또는 종류를 적응적으로 변경함으로써 데이터 처리의 효율성과 동시에 전원소모방지를 도모할 수 있다는 장점이 있다.
이하에서는 상기한 바와 같은 본 발명에 의한 데이터 처리 장치 및 데이터 처리 방법의 구체적인 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 1은 본 발명의 구체적인 실시예에 의한 데이터 처리 장치의 구성을 보인 블럭도이다.
이때 상기 데이터 처리 장치는 컴퓨터뿐만 아니라 그 밖의 데이터 처리를 위한 Processing Unit이 구비된 각종 단말기를 포함한다.
도 1에 도시된 바와 같이, 본 발명의 구체적인 실시예에 의한 데이터 처리 장치에는 MCH(Memory Control Hub)(10)가 구비될 수 있다. MCH(10)는 컴퓨터에 일 반적으로 구비되는 칩셋으로 데이터의 통로 역할 및 각종 메모리 소자와 그래픽 소자를 연결하고 제어하는 역할을 한다.
그리고 상기 MCH(10)에는 일반적으로 내부 그래픽 컨트롤러(Internal Graphic Controller, 이하 제1그래픽 컨트롤러라고 한다)(10a)가 포함된다.
상기 제1그래픽 컨트롤러(10a)는 영상 데이터를 처리하여 모니터와 같은 영상표시장치에 디스플레이하는 역할을 한다.
이때 상기 제1그래픽 컨트롤러(10a)는 도면에 도시된 바와 같이, 상기 MCH(10) 내에 구비될 수 있으나, 상기 MCH(10)와는 별도의 구성으로 구비될 수 있고, 상기 MCH(10)가 구비되지 않는 경우 독립적인 하나의 칩셋으로 구비될 수도 있다.
또한 본 발명에서는 상기 제1그래픽 컨트롤러(10a)와는 별도로 외부 그래픽 컨트롤러(External Graphic Controller, 이하 제2그래픽 컨트롤러라고 한다)(20)가 구비된다.
상기 제2그래픽 컨트롤러(20)는 상기 MCH(10)에 연결되어 이를 통해 데이터를 입력받고 제어될 수도 있다. 그리고 상기 제2그래픽 컨트롤러(20)는 입력받은 영상 데이터를 처리하여 모니터와 같은 영상표시장치에 디스플레이하는 역할을 한다.
도 1에는 설명한 바와 같이 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20) 등 두 개의 그래픽 컨트롤러가 구비되는 구성을 도시하였으나, 그 이상의 다수의 그래픽 컨트롤러가 상기 데이터 처리 장치에 구성될 수 있다.
또는 하나의 그래픽 컨트롤러가 구성되더라도 멀티 코어 그래픽 컨트롤러로 구성될 수도 있다. 이 경우 이하에서 설명하는 제1그래픽 컨트롤러(10a)와 제2그래픽 컨트롤러(20)는 하나의 그래픽 컨트롤러에 구비된 별도의 코어를 지칭하는 것으로 한다.
한편 상기 데이터 처리 장치에는 시스템 메모리(30)가 구비될 수 있다. 상기 시스템 메모리(30)는 상기 데이터 처리 장치의 주기억장치로서 일반적으로 RAM(Rnadom Access Memory)으로 구성된다.
그리고 상기 시스템 메모리(30)의 저장영역 일부에는 상기 제1그래픽 컨트롤러(10a)에서 처리될 영상 데이터를 포함한 데이터가 저장되는 비디오 메모리(이하, 제1메모리부라고 한다)(30a)가 구비될 수 있다.
이때 상기 제1메모리부(30a)는 이미 설명한 바와 같이 상기 시스템 메모리(30)에 구비될 수 있고, 또한 별도의 저장장치로 구비될 수도 있다.
또한 상기 제2그래픽 컨트롤러(20)에도 비디오 메모리(이하, 제2메모리부라고 한다)(40)가 구비될 수 있다.
상기 제2메모리부(40)는 상기 제2그래픽 컨트롤러(20)에서 처리될 영상 데이터를 포함한 데이터가 저장된다. 이때 상기 제2메모리부(40)는 다양한 저장장치로 구비될 수 있으며, 특히 RAM으로 구성될 수 있다.
한편, 본 발명의 구체적인 실시예에 의한 데이터 처리 장치에는 CPU(Central Processing Unit)(50)가 구비된다. 상기 CPU(50)는 상기 데이터 처리 장치의 시스템 전체의 작동을 통제하고 프로그램의 연산을 수행하는 핵심적인 장치로서 제어 장치와 연산 장치로 이루어질 수 있다.
상기 CPU(50)에서 실행되는 어플리케이션(application)과 각종 프로그램 등에 의해 발생하는 영상 데이터는 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)로 전송되어 처리된다.
그리고 상기 데이터 처리 장치에는 ICH(Input/output Control Hub)(60)가 구비될 수 있다. 상기 ICH(60)는 각종 데이터가 저장되는 HDD(70)와 플래쉬 메모리(Flash memory), 각종 하드웨어 등이 연결되고, 이들을 제어하는 역할을 한다.
여기서 상기 HDD(Hard Disk Drive)(70)에는 상기 CPU(50)에서 실행되는 각종 프로그램이나 어플리케이션 뿐 아니라 각종 프로그램이나 어플리케이션을 통해 생성 또는 수정되고, 디스플레이되거나 재생되는 각종 문서, 멀티미디어 데이터 등이 저장된다.
그리고 상기 CPU(50)는 상기 HDD(90)로부터 이와 같은 데이터들을 상기 RAM(30)에 로드하여 처리하고, 그 처리결과에 따라 사용자에게 디스플레이될 영상 데이터를 생성하여 상기 제1그래픽 컨트롤러(10a) 또는 상기 제2그래픽 컨트롤러(20)로 전송한다.
이때 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)로 전송된 영상 데이터는 상기 제1메모리(30a)와 상기 제2메모리(40)에 각각 저장될 수 있다.
여기서 상기 CPU(50) 또는 상기 MCH(10)는 시스템의 상태나 처리해야할 영상 데이터의 양을 고려하여 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤 러(20) 중 동작되는 컨트롤러의 종류나 수를 적응적으로 조절할 수 있다.
일반적으로, 시스템 내부에 기본적으로 구성되는 상기 제1그래픽 컨트롤러(10a)는 외부에 별도 모듈로 구성되는 상기 제2그래픽 컨트롤러(20)보다 그 데이터 처리능력이 부족할 수 있다.
따라서 상기 CPU(50) 또는 상기 MCH(10)는 처리해야할 영상 데이터의 양이 적을 때에는 상기 제1그래픽 컨트롤러(10a)만을 동작시키고, 영상 데이터의 처리량이 증가하면, 상기 제2그래픽 컨트롤러(20)로 데이터 처리 수단을 전환할 수 있다.
또한 영상 데이터 처리량이 상기 제2그래픽 컨트롤러(20)만의 동작으로도 부족한 경우에는 시스템 퍼포먼스를 향상시키기 위하여 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)를 동시에 동작시킴으로써 영상 데이터의 처리속도를 향상시킬 수 있다.
그리고 상기 CPU(50) 또는 상기 MCH(10)는 이와 같이 동작하는 그래픽 컨트롤러의 수 또는 종류를 적응적으로 변경함에 있어서, 동작하지 않는 그래픽 컨트롤러로 공급되는 전원을 차단하거나 줄임으로써 전원소모를 방지할 수 있다.
이때 위에서 설명한 것은 하나의 예시에 불과하고, 상기 CPU(50) 또는 상기 MCH(10)에서 동작하는 그래픽 컨트롤러의 수 또는 종류를 적응적으로 변경함에 있어서, 각 그래픽 컨트롤러의 데이터 처리능력을 고려하여 그 수 또는 종류를 다양하게 변경할 수 있다.
그리고 상기 CPU(50) 또는 상기 MCH(10)가 동작하는 그래픽 컨트롤러의 수 또는 종류를 변경하는데 필요한 각종 설정 및 로직을 포함하는 별도의 프로그램이 나 운영체제가 상기 데이터 처리 장치의 상기 시스템 메모리(30)나 상기 HDD(70) 등의 기억소자나 저장소자에 저장될 수 있다.
상기 CPU(50) 또는 상기 MCH(10)가 그래픽 컨트롤러의 수나 종류를 변경하기 위한 기준은 이미 설명한 바와 같이, 시스템의 상태나 처리해야할 영상 데이터의 양이 될 수 있다.
이때 상기 시스템 상태는, 상기 데이터 처리 장치가 휴대장치인 경우, 배터리 잔량이 일정량 이하로 감소하였는지 여부, AC전원이 공급되는지 여부 등이 될 수 있다. 여기서 배터리 잔량이 일정량 이하로 감소하면, 배터리 전원 소모를 방지하기 위해 전원소모가 가장 적은 그래픽 컨트롤러만을 동작시키도록 제어할 수 있다.
그리고 상기 처리해야할 영상 데이터의 양은, 데이터의 비트 수 등을 측정하여 계산할 수도 있고, 요구되는 영상 데이터의 처리속도, 상기 제1메모리(30a) 또는 상기 제2메모리(40) 등에 저장된 영상 데이터의 양 등에 의해 알 수 있다.
또한 상기 처리해야할 영상 데이터의 양은, 위와 같이 구체적으로 계산되지 않고 실행중인 어플리케이션의 수 또는 종류에 의해 결정될 수도 있다.
즉, 실행중인 어플리케이션의 수가 일정수 이상이거나, 실행중인 어플리케이션이 동영상 재생 프로그램인 경우, 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)를 동시에 동작시키는 등의 실시예가 있을 수 있다.
그러나 위와 같은 실시예는 다양한 실시예 중 일부에 불과하고, 보다 다양한 기준에 의하여 복수의 그래픽 컨트롤러의 수 또는 종류를 적응적으로 변경하면서 영상 데이터를 처리할 수 있다.
한편, 상기 제1그래픽 컨트롤러(10a)만이 동작되던 상태에서 상기 제2그래픽 컨트롤러(20)만이 동작되는 상태로 시스템 상태가 변경되는 경우, 상기 CPU(50) 또는 상기 MCH(10)는 상기 제1그래픽 컨트롤러(10a)를 향해 전송하던 영상 데이터를 상기 제2그래픽 컨트롤러(20)를 향해 전송한다.
이때 상기 제1그래픽 컨트롤러(10a)에서의 처리를 기다리던 상기 제1메모리부(30a)에 저장된 데이터가 상기 제1그래픽 컨트롤러(10a)에서 모두 처리될 때까지 상기 CPU(50) 또는 상기 MCH(10)는 상기 제1그래픽 컨트롤러(10a)로 공급되던 구동전원을 차단하거나 감소시키지 않는다.
그리고 상기 CPU(50) 또는 상기 MCH(10)에서 영상 데이터를 상기 제2그래픽 컨트롤러(20)로 전송하기 전에 상기 제1메모리부(30a)로 전송되어 저장되어있던 영상 데이터를 상기 제1그래픽 컨트롤러(10a)에서 모두 처리한 후에 상기 CPU(50) 또는 상기 MCH(10)는 상기 제1그래픽 컨트롤러(10a)로 공급되는 전원을 차단하거나 감소시킨다.
또한 상기 제2그래픽 컨트롤러(20)만이 동작하던 상태에서 상기 제2메모리부(40)의 사용량이 소정량 이상으로 증가하거나, 상기 제2메모리부(40)에 저장되는 데이터의 순간변화량이 일정량 이상이 되는 등, 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)를 동시에 구동하는 모드(듀얼모드)로 변경하여야 하는 경우, 상기 CPU(50) 또는 상기 MCH(10)는 우선 상기 제1그래픽 컨트롤러(10a)로의 구동전원 공급을 재개한다.
그리하여 상기 제1그래픽 컨트롤러(10a)의 구동을 재개하고, 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)로 영상 데이터를 적절히 분배하여 전송한다. 그에 따라 처리해야할 영상 데이터를 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)가 나누어 처리하게 된다.
또한, 상기 듀얼모드에서 처리해야할 데이터의 양이 감소함으로써 상기 제2그래픽 컨트롤러(20)만이 구동되도록 변경되는 경우, 우선 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)로 분산되어 전송되던 영상 데이터를 상기 제2그래픽 컨트롤러(20) 측으로만 전송한다.
그리고 상기 제1그래픽 컨트롤러(10a)에서 상기 제1메모리부(30a)에 저장되어 있던 영상 데이터를 모두 처리하고나면, 상기 제1그래픽 컨트롤러(10a)로 공급되던 구동전원을 감소시켜 대기하도록 하거나, 전원을 차단하여 상기 제2그래픽 컨트롤러(20)만이 데이터를 처리하는 상태가 되도록 한다.
그리고 상기 제2그래픽 컨트롤러(20)만 동작하던 상태에서 상기 제2메모리부(40)의 사용량이 일정량 이하로 감소하거나 단위시간당 요구되는 데이터 처리량이 일정량 이상으로 감소하여 상기 제1그래픽 컨트롤러(10a)만이 동작하는 상태로 변환될 때에도, 상기 제2메모리부(40)에 저장되어있던 데이터가 상기 제2그래픽 컨트롤러(20)에서 모두 처리된 후에야 상기 제2그래픽 컨트롤러(20)로 공급되는 전원을 차단시키거나 감소시킨다.
이때 상기 제1그래픽 컨트롤러(10a) 또는 상기 제2그래픽 컨트롤러(20)로 공급되는 전원의 조절은 상기 제1그래픽 컨트롤러(10a) 또는 상기 제2그래픽 컨트롤 러(20)와 상기 MCH(10)가 연결되는 인터페이스를 통해 이루어질 수 있다.
일반적으로 상기 인터페이스는 PCI-Express(이하, 'PCI-E'라고 한다.)가 될 수 있다. PCI-E에서는 링크 전원 관리 상태(Link power management states)를 정의하고 있다.
상기 링크 전원 관리 상태는 칩셋과 PCI-E 인터페이스로 연결된 디바이스 사이의 링크를 위한 전원관리 표준인 ASPM(Active State Power Management)에 의한다.
ASPM에 의하면, 전원관리상태를 L0, L0s, L1, L2, L3 상태로 나눌 수 있으며, 시스템이 동작중에는 L0, L0s, L1 상태로의 진입이 가능하다.
각 상태에 대하여 간단히 설명하면, 우선 L0상태는 정상동작상태를 나타낸다. 모든 신호의 송수신과 그 밖의 동작이 가능하다.
그리고 L0s상태는 저 재진입 대기시간의 전력절감 대기상태이다. 모든 주 전원공급 및 구성요소 기준 클럭(reference clock), 그리고 구성요소들의 내부 PLL(Phase Lock Loop)이 L0s상태에서는 모든 시간 동안 활성화된다.
또한 PCI-E의 물리계층은 L0s상태에서 L0상태로의 빠른 진입을 위한 메커니즘을 제공한다.
한편 L1상태는 고 재진입 대기시간의 저전원 대기상태이다. 주전원공급과 구성요소의 기준 클럭이 제공되는 모든 플랫폼이 L1상태에서는 모든 시간 동안 활성화 된다. 그러나 구성요소들의 내부 PLL은 L1상태에서 차단된다. 이에 따라 보다 큰 전력 절감효과를 얻게된다.
그리고 L1상태에서 L0상태로 복귀하는데는 일반적으로 수 마이크로초가 소요된다.
한편 L2상태는 보조 전원 링크 딥(deep) 전력절감 상태를 나타낸다. L2상태에서는 구성요소로 공급되는 주전원과 기준클럭 입력이 차단된다. L2상태에서 링크를 재활성화하기 위한 로직은 보조전원에 의한다.
마지막으로 L3상태는 링크차단상태를 나타내고, 이때에는 모든 전원의 공급이 차단된다.
따라서, 상기 제1그래픽 컨트롤러(10a) 또는 상기 제2그래픽 컨트롤러(20)가 상기 MCH(10)나 그 밖의 제어장치와 PCI-E를 통해 연결된 경우, 상기 제1그래픽 컨트롤러(10a) 또는 상기 제2그래픽 컨트롤러(20)를 정상동작시키기 위해서는 링크전원관리상태를 L0상태로 제어한다.
그리고 상기 제1그래픽 컨트롤러(10a) 또는 상기 제2그래픽 컨트롤러(20) 중 어느 하나만을 동작시키는 경우, 다른 하나의 링크는 L0s, L1, L2, L3 중 어느 하나의 상태로 제어한다.
다만, 적응적으로 그래픽 컨트롤러의 동작을 제어하는 것이 용이하기 위해서는 L0상태로의 복귀가 용이해야하므로, L0s 상태 또는 L1 상태로 전환하는 것이 바람직하다.
한편, 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)가 모두 동작하는 상태(듀얼모드)에서는, 상기 CPU(50)에서 실행되는 어플리케이션이나 프로그램 등에 의해 생성되는 영상 데이터를 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)에 적절하게 분배하여, 두 개의 그래픽 컨트롤러에서 동시에 처리되도록 한다.
이때 상술한 바와 같은 영상 데이터의 분배는 상기 CPU(50)에 의해 수행될 수도 있고, 상기 MCH(10)에 의해 수행될 수도 있다. 또한 그 밖의 별도의 컨트롤러가 구비되어 그에 의하여 영상 데이터가 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)에 분배될 수도 있다.
다만, 이하에서는 상기 CPU(50)가 이와 같은 기능을 수행하는 것으로 설명한다.
상기 CPU(50)는 생성되는 영상 데이터를 분배함에 있어서, 다양한 기준에 의하여 영상 데이터 분류하여 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)로 전송하는데, 그 기준은 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)의 성능의 차이를 고려하여 결정된다.
즉, 이미 설명한 바와 같이 컴퓨터 내부 칩셋에 기본적으로 구성되는 내부 그래픽 컨트롤러에 비하여 별도로 구비되는 외부 그래픽 컨트롤러의 성능이 더 우수한 경우가 일반적이며, 이처럼 복수의 그래픽 컨트롤러 각각은 데이터 처리능력에 차이가 있을 수 있다. 따라서 이를 고려하여 보다 많은 데이터를 보다 성능이 우수한 그래픽 컨트롤러로 전송하여 처리되도록 하기 위한 다양한 기준이 제시된다.
우선, 상기 CPU(50)는 상기 영상 데이터를 동영상 데이터와 그 밖의 데이터로 분류하여, 상기 동영상 데이터는 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래 픽 컨트롤러(20) 중 데이터 처리능력이 좋은 그래픽 컨트롤러에 전송한다.
이때 상기 제2그래픽 컨트롤러(20)가 상기 제1그래픽 컨트롤러(10a)보다 데이터 처리속도가 빠르다고 가정하고 서술한다. 그러나 상기 데이터 처리 장치의 종류 및 용도, 설계에 따라 이는 다를 수 있으며, 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)가 성능이 동일한 그래픽 컨트롤러로 구성될 수도 있다.
여기서 상기 동영상 데이터는 상기 제2그래픽 컨트롤러(20)로 전송하여 처리하고, 상기 동영상 데이터를 제외한 나머지 데이터는 상기 제1그래픽 컨트롤러(10a)로 전송하여 처리되도록 한다.
한편, 상기 CPU(50)는 상기 영상 데이터를 3D(3-dimensional) 데이터와 그 밖의 데이터로 구분하고, 상기 3D데이터는 상기 제2그래픽 컨트롤러(20)로 전송하여 처리하고, 상기 3D데이터를 제외한 나머지 데이터는 상기 제1그래픽 컨트롤러(10a)로 전송하여 처리되도록 한다.
또한 다른 기준으로, 하나의 어플리케이션에서 생성되는 영상 데이터는 동일한 그래픽 컨트롤러로 전송되도록 하는 경우, 각 어플리케이션 종류마다 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20) 중 어느 그래픽 컨트롤러로 전송할지 미리 설정된 바에 따라 영상 데이터를 분류하여 전송할 수 있다.
예를 들어, 문서작성과 관련된 어플리케이션은 상기 제1그래픽 컨트롤러(10a)로 전송하고, 동영상 재생과 관련된 어플리케이션은 상기 제2그래픽 컨트롤러(20)로 전송하도록, 모든 어플리케이션 별로 어떠한 그래픽 컨트롤러를 통해 영 상 데이터를 처리할 것인지 미리 설정할 수 있다.
그리고, 또는 상기 데이터 처리 장치의 상기 CPU(50)에서 모든 어플리케이션의 실행시의 평균적인 영상 데이터 처리속도를 연산하여, 상기 처리속도가 기준값 이상인 어플리케이션에 의해 생성된 영상 데이터는 상기 제2그래픽 컨트롤러(20)로 전송하도록 자동설정하고, 상기 처리속도가 기준값 미만인 어플리케이션에 의해 생성된 영상 데이터는 상기 제1그래픽 컨트롤러(10a)로 전송하도록 자동설정할 수 있다.
즉, 상기 CPU(50)는 각 어플리케이션의 실행시, 구동되는 모든 그래픽 컨트롤러에서의 해당 어플리케이션 실행에 의하여 발생한 영상 데이터에 대한 데이터처리량을 해당 어플리케이션의 전체 실행시간으로 나누어 단위시간당 데이터처리량을 연산하여 저장한다.
그리고 이를 해당 어플리케이션 실행시마다 누적하여 평균함으로써 모든 어플리케이션에 대하여 어플리케이션 실행시의 영상 데이터의 평균처리속도 정보를 갖게 된다.
그리고 이러한 정보를 이용하여, 특정 어플리케이션에 대한 평균적인 영상 데이터 처리속도를 상기 기준값과 비교하여 어느 그래픽 컨트롤러에서 처리하도록 할지 결정한다.
또한, 상기 CPU(50) 또는 상기 MCH(10)는 상기 제1그래픽 컨트롤러(10a) 또는 상기 제2그래픽 컨트롤러(20)에서 처리되는 영상 데이터를 발생시킨 어플리케이션의 수를 제한하여 영상 데이터를 분류할 수 있다.
예를 들어 제1그래픽 컨트롤러(10a)에서는 동시에 5개의 어플리케이션에 대한 영상 데이터만을 처리하도록 설정할 수 있다. 이 경우 이를 초과하여 실행되는 어플리케이션에서 발생한 영상 데이터는 상기 제2그래픽 컨트롤러(20)로 전송할 수 있다.
하나의 예로, 운영체제상에서 동일한 문서작성 프로그램이 2개의 창에서 실행중이고, 인터넷 브라우저가 3개의 창에서 실행중이며, 동영상 재생 프로그램 1개가 실행중인 경우, 문서작성 프로그램 2개와 인터넷 브라우저 3개에서 발생한 영상 데이터를 상기 제1그래픽 컨트롤러(10a)로 전송하고, 나머지 1개의 동영상 재생 프로그램에 의해 발생한 영상 데이터를 상기 제2그래픽 컨트롤러(20)로 전송하는 방법으로, 상기 제1그래픽 컨트롤러(10a)에서 처리되는 영상 데이터를 생성한 어플리케이션의 수를 제한할 수 있다.
이때 각 어플리케이션마다 처리해야할 영상 데이터의 양에 차이가 있으므로, 각 어플리케이션의 실행 단위를 재설정할 수 있다.
예를 들면, 문서작성 프로그램 한 개가 실행 중인 경우, 이를 하나의 실행 단위로 보고, 인터넷 브라우저는 문서작성 프로그램에 비하여 처리해야할 영상 데이터 양이 많으므로 하나의 인터넷 브라우저를 2개의 실행단위로 볼 수 있다. 이와 마찬가지로 동영상 재생 프로그램의 경우 4개의 실행단위로 미리 설정할 수 있다.
이와 같은 경우, 위의 예에서 문서작성 프로그램 2단위와 인터넷 브라우저 6단위, 동영상 재생 프로그램 4단위가 동시 실행중인 경우가 된다.
이때 상기 제1그래픽 컨트롤러(10a)에서 동시에 처리할 수 있는 어플리케이 션 실행단위를 5개의 실행 단위로 설정하면, 상기 CPU(50) 또는 상기 MCH(10)는 설정에 맞추어 상기 제1그래픽 컨트롤러(10a)로 문서작성 프로그램 1단위와 인터넷 브라우저 4단위 또는 문서작성 프로그램 1단위와 동영상 재생 프로그램 4단위 등을 조합하여 영상 데이터를 분배할 수 있다.
그래픽 컨트롤러가 위에 예시한 바와 달리 3개 이상 구비되는 경우에도 각 그래픽 컨트롤러마다 동시에 처리할 수 있는 어플리케이션의 실행단위를 미리 설정하여 그에 따라 영상 데이터를 분배할 수 있다.
또한 상기 CPU(50) 또는 상기 MCH(10)는 상기 제1메모리부(30a) 또는 상기 제2메모리부(40)에 로드된 영상 데이터의 양을 감지하여 그에 따라 영상 데이터를 분배할 수도 있다.
상기 제1메모리부(30a)와 상기 제2메모리부(40)에는 각각 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)에서 처리될 영상 데이터가 저장되고, 상기 제1메모리부(30a)와 상기 제2메모리부(40)에 저장되는 영상 데이터는 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)에서 처리되고, 처리된 후 삭제되며, 다시 상기 CPU(50) 또는 상기 MCH(10) 등으로부터 분배된 영상 데이터가 저장되는 것이 반복된다.
따라서 상기 CPU(50) 또는 상기 MCH(10) 등은 상기 제1메모리부(30a)와 상기 제2메모리부(40)에 각각 저장된 영상 데이터의 양을 감지하여, 로드된 영상 데이터의 양이 적은 쪽으로 영상 데이터를 분배할 수 있다.
그 밖에도 상기 CPU(50) 또는 상기 MCH(10)는 각 그래픽 컨트롤러의 특성 및 처리능력과, 각 영상 데이터 또는 각 어플리케이션의 특성을 고려하여, 영상 데이터를 복수의 그래픽 컨트롤러로 적절하게 분배한다.
그리고 상기 데이터 처리 장치에서 다수의 어플리케이션이 실행될 때 상기 CPU(50) 또는 상기 MCH(10)는 각 어플리케이션에서 단위시간당 생성되는 영상 데이터의 양을 계산하여 그 양이 많은 어플리케이션에서 생성되는 영상 데이터는 상기 제2그래픽 컨트롤러(20)로 전송하고, 상대적으로 적은 양의 어플리케이션에서 생성되는 영상 데이터는 상기 제1그래픽 컨트롤러(10a)로 전송할 수 있으며, 이때 단위시간당 생성되는 영상 데이터의 양의 대소는 상대적으로 결정할 수 있을 뿐 아니라 기설정된 값을 기준으로 결정할 수도 있다.
그리고 위에 설명한 바와 같이 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)로 분배된 영상 데이터는 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)는 각각 처리되어 상기 디스플레이(80)에서 출력된다.
이하에서는, 본 발명의 구체적인 실시예에 의한 데이터 처리 방법을 도 2 내지 도 6을 참조하여 상세하게 설명한다.
도 2는 다수의 그래픽 컨트롤러를 구비한 데이터 처리 장치를 이용한 적응적인 그래픽 데이터 처리 방법을 보인 흐름도, 도 3은 본 발명의 구체적인 실시예에 의한 데이터 처리 방법을 단계적으로 도시한 흐름도이고, 도 4는 본 발명의 제1실시예에 의한 데이터 처리 방법을 단계적으로 도시한 흐름도이며, 도 5는 본 발명의 제2실시예에 의한 데이터 처리 방법을 단계적으로 도시한 흐름도, 도 6은 본 발명의 제3실시예에 의한 데이터 처리 방법을 단계적으로 도시한 흐름도이다.
우선 본 발명의 구체적인 실시예에 의한 데이터 처리 방법을 설명하기에 앞서, 본 발명에 의한 데이터 처리 장치와 같이 다수의 그래픽 컨트롤러를 구비한 단말기에서 시스템 상태 및 영상 데이터 처리량 등을 고려하여 동작하는 그래픽 컨트롤러의 수 또는 종류를 적응적으로 변경하는 방법에 대하여 설명한다.
도 2에 도시된 바와 같이, 다수의 그래픽 컨트롤러를 구비한 데이터 처리 장치에서는, 우선적으로 상기 제1그래픽 컨트롤러(10a)에 의해 영상 데이터를 처리하도록 한다(S10).
그러나 단위시간당 상기 제1그래픽 컨트롤러(10a)에서 처리되는 영상 데이터의 양이 미리 정한 값 이상인 경우(S20), 상기 제2그래픽 컨트롤러(20)에서 영상 데이터를 처리하도록 전환한다(S30).
그러나 상기 제1그래픽 컨트롤러(10a)에서 처리되는 영상 데이터의 양이 미리 정한 값 미만인 경우에는 상기 제1그래픽 컨트롤러(10a)를 통해 영상 데이터를 처리한다.
한편, 상기 제30단계에서 상기 제2그래픽 컨트롤러에 의해 영상 데이터를 처리하는 동안에도, 단위시간당 상기 제2그래픽 컨트롤러를 통해 처리되는 영상 데이터의 양이 미리 정한 값 이상인지 지속적으로 감시한다(S40).
이때 상기 제20단계에서와, 상기 제40단계에서의 상기 미리 정한 값은, 제40단계에서의 값이 더 크다. 다만 이는 상기 제1그래픽 컨트롤러(10a)보다 상기 제2그래픽 컨트롤러(20)의 성능이 높은 경우를 가정한 것이다.
한편, 상기 제40단계에서의 감지 결과 단위시간당 상기 제2그래픽 컨트롤러 를 통해 처리되는 영상 데이터의 양이 미리 정한 값 이상이 되면, 영상 데이터를 처리함에 있어서 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)를 모두 이용한다(S50).
그리고 위와 같이 동작중인 그래픽 컨트롤러에서의 단위시간당 영상 데이터 처리량을 지속적으로 감시하여, 미리 정해진 값과 비교하고 동작중인 그래픽 컨트롤러의 수 또는 종류를 변경하는 동작을 지속적으로 반복한다.
이때 상기 제50단계에서 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)를 동시에 동작시키는 경우를 이하에서는 듀얼모드로 설명한다.
도 3에 도시된 바와 같이, 본 발명의 구체적인 실시예에 따른 데이터 처리 방법은 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)가 동시에 동작되는 듀얼모드에 진입하는 단계로부터 시작된다(S100).
그리고 상기 제100단계에서 듀얼모드에 진입하면 영상 데이터를 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)로 분류하여 전송하는 단계가 수행된다(S200).
이때 영상 데이터의 분류 기준은 다양한 기준에 의할 수 있으나, 우선적으로 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)의 데이터 처리능력을 고려하여 보다 데이터 처리능력이 우수한 그래픽 컨트롤러로 영상 데이터가 더 많이 분배되도록 영상 데이터를 분류할 수 있다.
상세한 영상 데이터의 분류 기준은 도 4 내지 도 6을 참조하여 추후에 설명한다.
그리고 상기 제200단계에서 분류되어 전송된 영상 데이터를 입력받은 상기 제1그래픽 컨트롤러(10a)와 상기 제2그래픽 컨트롤러(20)는 각각 영상 데이터를 처리하여(S300), 그 처리 결과를 상기 디스플레이(80)에 출력한다(S400).
한편, 상기 데이터 처리 방법에서의 상기 제200단계는 다양한 방식에 의하여 이루어질 수 있다.
우선 도 4에 도시된 바와 같이, 상기 제200단계는 상기 CPU(50) 또는 상기 MCH(10)에서 영상 데이터의 종류를 판별하는 단계로부터 시작된다(S210).
그리고 상기 제210단계에서 판별된 영상 데이터가 동영상 데이터인 것으로 판단되면(S212), 상기 영상 데이터를 상기 제2그래픽 컨트롤러(20)로 전송한다(S216).
그러나 상기 제210단계에서의 판별 결과 상기 영상 데이터가 동영상 데이터에 해당하지 않으면, 상기 CPU(50) 또는 상기 MCH(10)는 상기 영상 데이터를 상기 제1그래픽 컨트롤러(10a)로 전송한다(S214).
그리고 상기 제200단계는 도 5에 도시된 바와 같이, 상기 CPU(50) 또는 상기 MCH(10)에서 영상 데이터의 종류를 판별하는 단계로부터 시작된다(S230).
상기 제230단계에서 상기 영상 데이터가 3D데이터로 판별되면(S232), 상기 CPU(50) 또는 상기 MCH(10)는 상기 영상 데이터를 상기 제2그래픽 컨트롤러(20)로 전송한다(S236).
그러나 상기 제230단계에서 상기 영상 데이터가 3D데이터에 해당하지 않는 것으로 판별되면(S232), 상기 CPU(50) 또는 상기 MCH(10)는 상기 영상 데이터를 상 기 제1그래픽 컨트롤러(10a)로 전송한다(S234).
또한 본 발명의 구체적인 실시예에 의한 데이터 처리 방법에서의 상기 제200단계는 도 6에 도시된 바와 같이, 우선 상기 CPU(50) 또는 상기 MCH(10)에서 영상 데이터를 생성한 어플리케이션의 종류를 판별하는 단계로부터 시작된다(S250).
그리고 상기 제250단계에서 판별된 어플리케이션에서 생성된 영상 데이터를 처리하도록 미리 설정된 그래픽 컨트롤러가 무엇인지 확인하는 단계를 거친다(S252).
그리고 상기 제252단계에서 확인된 결과, 해당 어플리케이션의 영상 데이터를 처리하도록 미리 설정된 그래픽 컨트롤러가 상기 제1그래픽 컨트롤러이면(S254), 상기 CPU(50) 또는 상기 MCH(10)는 상기 영상 데이터를 상기 제1그래픽 컨트롤러(10a)로 상기 영상 데이터를 전송한다(S256).
한편, 해당 어플리케이션의 영상 데이터를 처리하도록 미리 설정된 그래픽 컨트롤러가 상기 제1그래픽 컨트롤러가 아니면(S254), 상기 CPU(50) 또는 상기 MCH(10)는 상기 영상 데이터를 상기 제2그래픽 컨트롤러(20)로 전송한다(S258).
예를 들어, 상기 영상 데이터가 문서작성 프로그램에 의해 생성된 데이터인 경우, 상기 제250단계에서 상기 영상 데이터가 문서작성 프로그램에 의해 생성된 것임을 판별하고, 상기 제252단계에서 상기 문서작성 프로그램에서 생성된 데이터가 제1그래픽 컨트롤러(10a)에 의해 처리되도록 설정되었음을 확인한다. 그리고 제1그래픽 컨트롤러(10a)로 상기 영상 데이터를 전송함으로써 제200단계가 완료된다.
그 밖에도 상기 데이터 처리 방법의 상기 제200단계는 이미 설명한 바와 같 이, 상기 제1메모리부(30a)와 상기 제2메모리부(40) 중 적어도 어느 하나에 로드된 영상 데이터 양을 감지하여, 그 양이 기준값 이상인 그래픽 컨트롤러로는 영상 데이터를 전송하지 않거나, 또는 상기 제1메모리부(30a)와 상기 제2메모리부(40)의 저장가능용량 대비 현재 로드된 영상 데이터 양을 각각 비율로 산출하여, 그 비율이 적은 측의 그래픽 컨트롤러로 영상 데이터를 전송하도록 할 수도 있다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
도 1은 본 발명의 구체적인 실시예에 의한 데이터 처리 장치의 구성을 보인 블럭도.
도 2는 다수의 그래픽 컨트롤러를 구비한 데이터 처리 장치를 이용한 적응적인 그래픽 데이터 처리 방법을 보인 흐름도.
도 3은 본 발명의 구체적인 실시예에 의한 데이터 처리 방법을 단계적으로 도시한 흐름도.
도 4는 본 발명의 제1실시예에 의한 데이터 처리 방법을 단계적으로 도시한 흐름도.
도 5는 본 발명의 제2실시예에 의한 데이터 처리 방법을 단계적으로 도시한 흐름도.
도 6은 본 발명의 제3실시예에 의한 데이터 처리 방법을 단계적으로 도시한 흐름도.

Claims (22)

  1. 입력받은 영상 데이터를 처리하여 디스플레이하는 제1그래픽 컨트롤러와 제2그래픽 컨트롤러; 그리고
    상기 제1그래픽 컨트롤러와 상기 제2그래픽 컨트롤러 각각의 데이터 처리능력을 고려하여 영상 데이터를 분배하는 제어부를 포함하여 구성됨을 특징으로 하는 데이터 처리 장치.
  2. 제1항에 있어서,
    상기 제1그래픽 컨트롤러는,
    상기 제1그래픽 컨트롤러가 처리할 영상 데이터가 저장되는 제1메모리부를 포함하여 구성되고;
    상기 제2그래픽 컨트롤러는,
    상기 제2그래픽 컨트롤러가 처리할 영상 데이터가 저장되는 제2메모리부를 포함하여 구성됨을 특징으로 하는 데이터 처리 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제어부는,
    동영상 데이터를 제외한 나머지 영상 데이터는 상기 제1그래픽 컨트롤러로 전송하고;
    동영상 데이터는 상기 제2그래픽 컨트롤러로 전송함을 특징으로 하는 데이터 처리 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 제어부는,
    3D데이터를 제외한 나머지 영상 데이터는 상기 제1그래픽 컨트롤러로 전송하고;
    3D데이터는 상기 제2그래픽 컨트롤러로 전송함을 특징으로 하는 데이터 처리 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 제어부는,
    동일한 어플리케이션으로부터 생성된 영상 데이터는 동일한 그래픽 컨트롤러로 전송함을 특징으로 하는 데이터 처리 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 제어부는,
    어플리케이션의 실행에 따라 생성된 영상 데이터를 상기 제1그래픽 컨트롤러와 상기 제2그래픽 컨트롤러 중 상기 어플리케이션의 종류에 따라 미리 설정된 그래픽 컨트롤러로 전송함을 특징으로 하는 데이터 처리 장치.
  7. 제6항에 있어서,
    상기 제어부는,
    각 어플리케이션의 실행시 평균적으로 요구되는 영상 데이터 처리속도를 계산하여,
    평균적으로 요구되는 상기 처리속도가 기준값 미만이면 해당 어플리케이션에 의해 생성된 영상 데이터를 전송할 그래픽 컨트롤러를 상기 제1그래픽 컨트롤러로 설정하고;
    평균적으로 요구되는 상기 처리속도가 기준값 이상이면 해당 어플리케이션에 의해 생성된 영상 데이터를 전송할 그래픽 컨트롤러를 상기 제2그래픽 컨트롤러로 설정함을 특징으로 하는 데이터 처리 장치.
  8. 제2항에 있어서,
    상기 제어부는,
    상기 제1메모리부와 상기 제2메모리부에 로드된 데이터의 양에 따라 영상 데이터를 분배함을 특징으로 하는 데이터 처리 장치.
  9. 제5항에 있어서,
    상기 제어부는,
    상기 제1그래픽 컨트롤러에서 처리되는 영상 데이터를 생성한 어플리케이션 의 실행 단위가 미리 설정된 수를 초과하지 않도록 영상 데이터를 분배함을 특징으로 하는 데이터 처리 장치.
  10. 제9항에 있어서,
    상기 제어부는,
    각 어플리케이션의 데이터 처리 요구량을 고려하여 상기 어플리케이션의 종류에 따라 상기 실행 단위를 달리 기산함을 특징으로 하는 데이터 처리 장치.
  11. 제1항 또는 제2항에 있어서,
    상기 제어부는,
    처리할 영상 데이터의 양 또는 시스템의 동작상태를 적어도 하나 이상 고려하여, 동작되는 그래픽 컨트롤러의 종류 또는 개수를 적응적으로 변경함을 특징으로 하는 데이터 처리 장치.
  12. 제1그래픽 컨트롤러와 제2그래픽 컨트롤러를 포함하는 복수의 그래픽 컨트롤러가 구비된 데이터 처리 장치에 있어서,
    (A) 영상 데이터가 발생되는 단계와;
    (B) 상기 영상 데이터를 각 그래픽 컨트롤러의 데이터 처리능력을 고려하여 분류하는 단계와;
    (C) 상기 영상 데이터를 상기 (B)단계에서 분류된 바에 따라 각 그래픽 컨트 롤러에 전송하는 단계를 포함하여 수행됨을 특징으로 하는 데이터 처리 방법.
  13. 제12항에 있어서,
    상기 (B)단계는,
    (B1) 상기 영상 데이터가 동영상 데이터에 해당하는지 여부를 판별하는 단계와;
    (B2) 상기 영상 데이터가 동영상 데이터가 아니면, 상기 영상 데이터를 상기 제1그래픽 컨트롤러로 전송할 데이터로 분류하고;
    상기 영상 데이터가 동영상 데이터이면, 상기 영상 데이터를 상기 제2그래픽 컨트롤러로 전송할 데이터로 분류하는 단계를 포함하여 수행됨을 특징으로 하는 데이터 처리 방법.
  14. 제12항에 있어서,
    상기 (B)단계는,
    (B3) 상기 영상 데이터가 3D데이터에 해당하는지 여부를 판별하는 단계와;
    (B4) 상기 영상 데이터가 3D데이터가 아니면, 상기 영상 데이터를 상기 제1그래픽 컨트롤러로 전송할 데이터로 분류하고;
    상기 영상 데이터가 3D데이터이면, 상기 영상 데이터를 상기 제2그래픽 컨트롤러로 전송할 데이터로 분류하는 단계를 포함하여 수행됨을 특징으로 하는 데이터 처리 방법.
  15. 제12항에 있어서,
    상기 (B)단계는.
    (B5) 상기 영상 데이터를 발생시킨 어플리케이션을 판별하는 단계와;
    (B6) 판별된 상기 어플리케이션에서 발생된 영상 데이터를 처리하도록 미리 설정된 그래픽 컨트롤러를 확인하는 단계; 그리고
    (B7) 미리 설정된 그래픽 컨트롤러에 상기 영상 데이터를 전송하는 단계를 포함하여 수행됨을 특징으로 하는 데이터 처리 방법.
  16. 제15항에 있어서,
    상기 데이터 처리 방법은,
    (I)각 어플리케이션 실행시의 평균적인 영상 데이터 처리속도를 계산하는 단계와;
    (II) 상기 (I)단계에서 계산된 상기 어플리케이션의 처리속도가 기준값 미만이면 해당 어플리케이션에 의해 생성된 영상 데이터를 전송할 그래픽 컨트롤러를 상기 제1그래픽 컨트롤러로 설정하고, 기준값 이상이면 해당 어플리케이션에 의해 생성된 영상 데이터를 전송할 그래픽 컨트롤러를 상기 제2그래픽 컨트롤러로 설정하는 단계를 더 포함하여 수행됨을 특징으로 하는 데이터 처리 방법.
  17. 제12항에 있어서,
    상기 (B)단계는,
    (B8) 상기 복수의 그래픽 컨트롤러에 각각 구비되고, 각 그래픽 컨트롤러에서 처리될 데이터가 저장되는 각각의 메모리부에 로드된 영상 데이터의 양을 확인하는 단계와;
    (B9) 상기 (B8)단계에서 확인된 각각의 메모리부에 로드된 영상 데이터의 양에 따라 영상데이터를 분류하는 단계를 포함하여 수행됨을 특징으로 하는 데이터 처리 방법.
  18. 제12항에 있어서,
    상기 (B)단계는,
    동일한 어플리케이션에서 발생한 영상 데이터는 동일한 그래픽 컨트롤러로 전송하도록 분류됨을 특징으로 하는 데이터 처리 방법.
  19. 제18항에 있어서,
    상기 (B)단계는,
    (B10) 처리중인 영상 데이터를 발생시킨 어플리케이션의 실행 단위를 각각의 그래픽 컨트롤러에 대하여 별도로 계산하는 단계; 그리고
    (B11) 상기 (B10)단계에서 계산된 각각의 그래픽 컨트롤러에서의 어플리케이션 실행 단위가 각각의 그래픽 컨트롤러에 대해 미리 설정된 수를 넘지 않도록 영상 데이터를 분류하는 단계를 포함하여 수행됨을 특징으로 하는 데이터 처리 방법.
  20. 제19항에 있어서,
    상기 실행 단위는,
    실행되고 있는 어플리케이션의 수와 종류에 따라 기산됨을 특징으로 하는 데이터 처리 방법.
  21. 제12항 내지 제20항 중 어느 한 항에 있어서,
    상기 데이터 처리 방법은,
    (D) 처리할 영상 데이터의 양 또는 시스템의 동작상태를 적어도 하나 이상 고려하여, 동작되는 그래픽 컨트롤러의 종류 또는 개수를 적응적으로 변경하는 단계를 더 포함하여 수행됨을 특징으로 하는 데이터 처리 방법.
  22. 제21항에 있어서,
    동작되는 그래픽 컨트롤러의 종류 또는 개수를 적응적으로 변경하기 위해 동작하던 하나의 그래픽 컨트롤러를 동작하지 않는 상태로 변경하는 경우,
    상기 (D)단계는,
    (D1) 동작하던 그래픽 컨트롤러에 전송되던 영상 데이터를 다른 그래픽 컨트롤러로 전송하는 단계; 그리고
    (D2) 동작하던 그래픽 컨트롤러에서 처리해야할 데이터가 저장되는 메모리부에 임시 저장되었던 영상 데이터가 모두 처리된 후, 상기 동작하던 그래픽 컨트롤 러로 공급되는 전원을 감소시키거나 차단하는 단계를 포함하여 수행됨을 특징으로 하는 데이터 처리 방법.
KR1020080003169A 2008-01-10 2008-01-10 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법 KR100969322B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020080003169A KR100969322B1 (ko) 2008-01-10 2008-01-10 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법
US12/142,504 US8072459B2 (en) 2008-01-10 2008-06-19 Data processing unit with multi-graphic controller and method for processing data using the same
EP08159307A EP2079015A1 (en) 2008-01-10 2008-06-30 Data processing unit with multi-graphic controller and method for processing data using the same
CN201110118144.3A CN102231098B (zh) 2008-01-10 2008-07-07 具有多图形控制器的数据处理单元和使用其处理数据的方法
CN2008101283267A CN101482804B (zh) 2008-01-10 2008-07-07 具有多图形控制器的数据处理单元和使用其处理数据的方法
US13/277,001 US8199159B2 (en) 2008-01-10 2011-10-19 Data processing unit with multi-graphic controller and method for processing data using the same
US13/476,805 US8624905B2 (en) 2008-01-10 2012-05-21 Data processing unit with multi-graphic controller and method for processing data using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080003169A KR100969322B1 (ko) 2008-01-10 2008-01-10 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법

Publications (2)

Publication Number Publication Date
KR20090077312A true KR20090077312A (ko) 2009-07-15
KR100969322B1 KR100969322B1 (ko) 2010-07-09

Family

ID=39687028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080003169A KR100969322B1 (ko) 2008-01-10 2008-01-10 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법

Country Status (4)

Country Link
US (3) US8072459B2 (ko)
EP (1) EP2079015A1 (ko)
KR (1) KR100969322B1 (ko)
CN (2) CN101482804B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120083365A (ko) * 2009-09-09 2012-07-25 에이티아이 테크놀로지스 유엘씨 디바이스를 디스에이블시키는 방법 및 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8943347B2 (en) 2009-09-09 2015-01-27 Advanced Micro Devices, Inc. Controlling the power state of an idle processing device
US8305380B2 (en) * 2009-09-09 2012-11-06 Advanced Micro Devices, Inc. Managing resources to facilitate altering the number of active processors
US10114678B2 (en) * 2010-03-19 2018-10-30 Micro Focus Software Inc. Techniques for managing service definitions in an intelligent workload management system
US8799685B2 (en) * 2010-08-25 2014-08-05 Advanced Micro Devices, Inc. Circuits and methods for providing adjustable power consumption
US20120140121A1 (en) * 2010-12-01 2012-06-07 Giga-Byte Technology Co., Ltd. Detection switch system for video operation modules
KR20120069364A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 멀티코어 환경에서 코어별 처리 능력 및 전력량을 고려한 프레임 처리장치 및 방법
JP2012256223A (ja) * 2011-06-09 2012-12-27 Sony Corp 情報処理装置および情報処理方法
US9390554B2 (en) * 2011-12-29 2016-07-12 Advanced Micro Devices, Inc. Off chip memory for distributed tessellation
CN103428228A (zh) * 2012-05-14 2013-12-04 辉达公司 通过无线技术进行协同计算的图形显示卡
FI127221B (en) 2014-10-17 2018-01-31 Rightware Oy Dynamic rendering of graphics
KR102402584B1 (ko) * 2015-08-26 2022-05-27 삼성전자주식회사 사용자 어플리케이션의 특성에 따른 연산 디바이스 동적 제어 기법
CN109167915A (zh) * 2018-09-29 2019-01-08 南昌黑鲨科技有限公司 图像处理方法、系统及计算机可读存储介质
CN109167916A (zh) * 2018-09-29 2019-01-08 南昌黑鲨科技有限公司 智能终端、图像处理方法及计算机可读存储介质
CN109242757A (zh) * 2018-09-29 2019-01-18 南昌黑鲨科技有限公司 智能终端、图像处理方法及计算机可读存储介质
CN109286753A (zh) * 2018-09-29 2019-01-29 南昌黑鲨科技有限公司 图像处理方法、系统及计算机可读存储介质
CN113849448A (zh) * 2021-09-28 2021-12-28 联想(北京)有限公司 一种电子设备
CN116260250B (zh) * 2023-05-16 2023-07-21 湖南诚源电器股份有限公司 一种高频开关直流电源智能监控系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067643A (en) * 1997-12-24 2000-05-23 Intel Corporation Programmable observation system for monitoring the performance of a graphics controller
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6760031B1 (en) 1999-12-31 2004-07-06 Intel Corporation Upgrading an integrated graphics subsystem
US7075541B2 (en) * 2003-08-18 2006-07-11 Nvidia Corporation Adaptive load balancing in a multi-processor graphics processing system
TWM261751U (en) * 2004-07-09 2005-04-11 Uniwill Comp Corp Switching display processing architecture for information device
US7721118B1 (en) * 2004-09-27 2010-05-18 Nvidia Corporation Optimizing power and performance for multi-processor graphics processing
US7466316B1 (en) * 2004-12-14 2008-12-16 Nvidia Corporation Apparatus, system, and method for distributing work to integrated heterogeneous processors
JP2008538620A (ja) 2005-01-25 2008-10-30 ルーシッド インフォメイション テクノロジー リミテッド モノリシック構成のシリコン・チップ上に多数のグラフィックス・コアを用いるグラフィック処理及び表示システム
CN100374984C (zh) * 2005-03-01 2008-03-12 联想(北京)有限公司 一种切换显卡工作频率的方法及装置
US7730336B2 (en) 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US20070075541A1 (en) * 2005-10-03 2007-04-05 James Wu Connection assembly for showerhead
US20070086528A1 (en) 2005-10-18 2007-04-19 Mauchly J W Video encoder with multiple processors
US7768517B2 (en) * 2006-02-21 2010-08-03 Nvidia Corporation Asymmetric multi-GPU processing
US20070285428A1 (en) * 2006-03-23 2007-12-13 One Laptop Per Child Association, Inc. Self-refreshing display controller for a display device in a computational unit
US8555099B2 (en) 2006-05-30 2013-10-08 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US7698579B2 (en) * 2006-08-03 2010-04-13 Apple Inc. Multiplexed graphics architecture for graphics power management
US8199155B2 (en) * 2006-11-22 2012-06-12 Nvidia Corporation System, method, and computer program product for saving power in a multi-graphics processor environment
US8458497B2 (en) * 2007-10-11 2013-06-04 Qualcomm Incorporated Demand based power control in a graphics processing unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120083365A (ko) * 2009-09-09 2012-07-25 에이티아이 테크놀로지스 유엘씨 디바이스를 디스에이블시키는 방법 및 장치
KR101627303B1 (ko) * 2009-09-09 2016-06-03 어드밴스드 마이크로 디바이시즈, 인코포레이티드 디바이스를 디스에이블시키는 방법 및 장치

Also Published As

Publication number Publication date
US8072459B2 (en) 2011-12-06
US8199159B2 (en) 2012-06-12
US8624905B2 (en) 2014-01-07
US20120032957A1 (en) 2012-02-09
CN101482804B (zh) 2011-07-06
CN102231098A (zh) 2011-11-02
CN101482804A (zh) 2009-07-15
US20120229479A1 (en) 2012-09-13
CN102231098B (zh) 2016-04-20
EP2079015A1 (en) 2009-07-15
US20090179903A1 (en) 2009-07-16
KR100969322B1 (ko) 2010-07-09

Similar Documents

Publication Publication Date Title
KR100969322B1 (ko) 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법
US6950105B2 (en) Power consumption management in a video graphics accelerator
US9772967B2 (en) I/O co-processor coupled hybrid computing device
US8006108B2 (en) Dynamic selection of group and device power limits
US6850240B1 (en) Method and apparatus for scalable image processing
US7971087B2 (en) Dynamic clock control circuit and method
US9311152B2 (en) Methods and apparatuses for load balancing between multiple processing units
US6657634B1 (en) Dynamic graphics and/or video memory power reducing circuit and method
US6442699B1 (en) Power control method and apparatus therefor
US6820209B1 (en) Power managed graphics controller
US20110047316A1 (en) Solid state memory device power optimization
US10528119B2 (en) Dynamic power routing to hardware accelerators
US7257721B2 (en) System and method of power management
US8717371B1 (en) Transitioning between operational modes in a hybrid graphics system
US8717372B1 (en) Transitioning between operational modes in a hybrid graphics system
US8751840B2 (en) Computer providing motion picture mode and method of setting up system-mode while playing motion pictures
US20220206850A1 (en) Method and apparatus for providing non-compute unit power control in integrated circuits
US20230205306A1 (en) Default Boost Mode State for Devices
KR20090100959A (ko) 미디어파일재생장치 및 방법
CN110809754A (zh) 用于计算设备中的动态缓冲器大小设定的系统和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170623

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 10