CN101479711A - 用于在总线上共享公共地址的装置的方法和配置 - Google Patents

用于在总线上共享公共地址的装置的方法和配置 Download PDF

Info

Publication number
CN101479711A
CN101479711A CNA2007800244292A CN200780024429A CN101479711A CN 101479711 A CN101479711 A CN 101479711A CN A2007800244292 A CNA2007800244292 A CN A2007800244292A CN 200780024429 A CN200780024429 A CN 200780024429A CN 101479711 A CN101479711 A CN 101479711A
Authority
CN
China
Prior art keywords
order
interface
value
bus
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800244292A
Other languages
English (en)
Other versions
CN101479711B (zh
Inventor
R·A·邓斯坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101479711A publication Critical patent/CN101479711A/zh
Application granted granted Critical
Publication of CN101479711B publication Critical patent/CN101479711B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Abstract

公开了用于在总线上共享公共地址的装置的方法和配置。实施例可以包括用于媒体管理的主机和一个或多个与通信媒体相耦合的客户端装置。所述主机和/或一个或多个所述客户端装置可以包括能够在通信媒体上发起通信的装置,也称为发起装置。此外,所述主机和/或一个或多个客户端装置可包括能够经过通信媒体接收通信的装置,也称为接收装置。应用能够传送命令以请求由共享公共地址的两个或两个以上的装置中的一个装置所作的响应。特别地,发起装置的驱动器可以从该应用接收指令以向该装置发送命令,且该装置可以基于与该命令相关联的值来识别此命令。

Description

用于在总线上共享公共地址的装置的方法和配置
技术领域
[0001]本发明属于装置之间的通信的领域。尤其是,本发明涉及用于在总线上共享公共地址的装置的方法和配置。
背景技术
[0002]在几乎所有的计算机和基于处理器的装置中建立数据总线以使各种组件之间的通信便利。例如,数据总线可以使处理器和随机存取存储器、其它特定用途集成电路(ASIC)以及外围装置之间的通信便利。但是某些总线需要协调用的复杂逻辑、高速和多线以供海量数据传输,其它数据总线是具有相对简单逻辑的单线、低速总线。单线和二线数据总线避免了更复杂的总线所面临的许多问题,例如多迹线(trace)、多引线(pin)和门数高,在硬件和空间的要求方面使此类总线显著地减少成本。
[0003]当前的二线总线、比如由Philips电子N.V.所开发的I2C总线支持多个装置之间的通信,对各个客户端装置分别寻址。由于将多个装置包括在单个封装中的趋势,对各个装置分别寻址是有问题的。特别地,多数芯片封装在封装内包括多个管芯(die),并且每个管芯可包括可分别寻址的装置,这显著增加了实现数据总线所必需的地址的数量。
[0004]更多的地址数量增加了实现此类总线所必需的寻址逻辑的复杂性。此外,对于该总线,所述增加的复杂性增加单线和二线数据总线的复杂性,因而增加与单线和二线数据总线关联的开销、例如由总线接口所占用的硅区域。
发明内容
附图说明
[0005]通过阅读如下详细说明并参考附图本发明的各方面就将显而易见了,附图中相同的参考标号可指示相同单元:
图1描述了包括处理器、温度传感器、存储控制器中心、存储器以及具有平台温度控制器的输入/输出(I/O)控制器中心的系统的实施例;
图2描述了具有两个不同装置的可寻址插槽(socket)的实施例;
图3描述了共享公共地址的装置的总线接口的实施例的流程图;以及
图4描述了从共享公共地址的装置检索数据的应用(application)的实施例的流程图。
具体实施方式
[0006]以下为附图中所述的本发明的实施例的详细说明。实施例如此详细以清楚地传达本发明。然而,所提供的细节的数量并非要限制实施例的预期变型,相反,其意图是要覆盖落入如随附权利要求书所定义的本发明的精神和范围的所有修改、等效和替代。设计以下详细说明以使这样的实施例对本领域普通技术人员而言显而易见。
[0007]一般而言,预期用于在总线上共享公共地址的装置的方法和配置方法和配置。实施例可以包括用于媒介管理的主机装置以及一个或多个与通信媒介耦合的客户端装置。主机装置和/或客户端装置的一个或多个可以包括能够在通信媒介上发起通信或消息的、和/或能够经由通信媒介接收通信的装置。在随后的说明中,为了从接收通信的装置中区别出发起通信的装置,发起通信的装置通常称为发起装置,而接收通信的装置通常称为接收装置。在多数实施例中,通信媒介可以是例如简单串行传输(simple serial transport:SST)总线等的单线总线。
[0008]在一种实施例中,发起装置能够传输命令以请求共享公共地址的两个或两个以上装置之一的响应。特别地,发起装置的驱动器可以从例如软件应用程序或者其它代码接收指令以从每个装置采集温度数据。软件应用程序可以指示驱动器传输命令,该命令具有与多于一个的装置中的第一装置相关联的值。驱动器可以使发起装置在通信、或者消息中用与第一装置和其它装置相关联的地址传输该命令。在消息的持续时间内,第一装置可以用温度数据响应而其它装置不再参与。
[0009]在某些实施例中,该值是命令值,且共享公共地址的装置忽略具有与共享该公共地址的其它装置相关联的命令值的通信。在这些实施例的多数实施例中,发起装置可用的命令中多于一个的命令可以从共享公共地址的装置引起相同的响应。在这样的实施例中,装置可都以基本相同的方式用基本相同的定时响应那些命令,以致所述装置可能不知道共享同一地址的其它装置基本同时响应所述命令。
[0010]作为进一步的说明,多于一个的装置可以驻留于同一模块,且可给该模块分配单个地址。在至少一种实施例中,在装置之间总线的使用可以经过比特(bit)争用来裁定。在这些实施例的某些实施例中,当装置与该装置尝试向总线写相比较而从该总线读到不同比特时,该装置可以识别比特争用。例如,可把连接到总线的每个装置设计成根据在写逻辑0以后读到逻辑1(或者反之亦然)而终止参与信息。在这样的实施例中,发起装置可传送具有实质上从全部装置引起相同响应的值的命令,而比特争用可以确定装置中仅一个装置还是多个装置实际响应该命令。
[0011]虽然以下详细论述的各部分根据总线、硬件、软件以及其它逻辑的具体配置和协议描述实施例,但是本领域普通技术人员要认识到可以其它配置和其它协议实施实施例以基本实现相同功能。
[0012]现在转到附图,图1图解了系统100的实施例。系统100是比如个人电脑、膝上型电脑、工作站以及服务器的计算机系统。把类似实施例实现为例如便携式音乐播放器、便携式视频播放器、智能电话或者其他蜂窝电话、数字视频摄像机、数字照相机、个人数字助理(PDA)、外部存储装置等。另外的实施例实现更大规模的服务器配置,例如实现系统管理总线(system management bus:SMBus)的服务器系统。在此类实施例中,微控制器可以用作简单串行传输(SST)主机以及SMBus到SST(SMBus-to-SST)的接口。
[0013]系统100包括处理器140、与动态随机存取存储器(DRAM)模块180耦合的存储控制器中心150以及输入/输出(I/O)控制器中心160。处理器140代表一个或多个用于系统的处理器,比如Intel
Figure A200780024429D0008172410QIETU
的Pentium
Figure A200780024429D0008172410QIETU
处理器、Xeon
Figure A200780024429D0008172410QIETU
处理器、Itanium
Figure A200780024429D0008172410QIETU
处理器、Celeron
Figure A200780024429D0008172410QIETU
处理器等。存储控制器中心150和I/O控制器中心160代表芯片组,比如Intel
Figure A200780024429D0008172410QIETU
的975X急速芯片组(Express Chipset)、865P芯片组、845G芯片组、855GM芯片组、E7525芯片组、E8870芯片组、852GME芯片组、537EP芯片组、854芯片组等。DRAM模块180可为通过储存数据和指令支持处理器140的指令的执行的系统存储器,所述数据和指令与例如应用(application)逻辑181、诸如驱动器(driver)逻辑182的驱动器以及其它代码的应用有关。
[0014]本实施例可以实现三条分离总线:由I/O控制器中心160所服务的SST总线170和总线190以及由存储控制器中心150所服务的总线195。具体而言,I/O控制器中心160包括主机、管理并桥接SST总线170和总线190之间的通信的平台温度控制器162。在某些实施例中,I/O控制器中心160可包括分离的用于SST总线170和用于总线190的主机,带有或者没有桥接器(bridge)166,而在其它实施例中,I/O控制器中心160可仅包括用于SST总线170或总线190的主机。在另外的实施例中,总线主机的一个或两者和/或桥接器166可设置在分离的集成电路封装中。
[0015]平台温度控制器162可以控制系统100内的温度和气流。例如,平台温度控制器160可从与系统100有关的装置读取温度数据,并且调整工作量、强制通风驱动器、排气风门等以在系统100内部维持指定的工作条件。在其它实施例中,平台温度控制器160可以控制例如只是工作量或者装置的过热保护的附加和/或其它功能。
[0016]平台温度控制器162包括桥接器164和冷却系统接口166。桥接器164可以使在比如SST总线170和总线190的一个以上总线的命令的传输以及收集温度数据便利。在另外的实施例中,平台温度控制器162可以经由存储控制器中心150或者经由与DRAM模块180的直接连接从DRAM模块180存取温度数据。
[0017]冷却系统接口166可包括一个或多个在系统100的各个区域控制热散逸的控制接口。例如,由在系统100上执行的应用逻辑181中的指令和/或数据所表征的操作系统可以经由驱动器182以及冷却系统接口166与平台温度控制器162接口,以从处理器140的核0总线接口142和核1总线接口146检索当前温度数据。基于来自核的温度读数,根据这两个核的温度的较高温度,操作系统可在核0和1之间转移处理工作量,或者,冷却接口166例如通过调整风扇速率调整气流。举例来说,如果当前在核0和1之间的工作量分配是各为百分之五十,那么,如果核1的温度数据显示核1运行得比核0更热,则操作系统可以把工作量分配改为核0百分之七十而核1百分之三十。在其它实施例中,冷却系统接口166可以增加风扇的风扇速率以在核1周围施加气流从而增加从核1的热散逸。
[0018]图1示出了经由SST总线170和总线190与平台温度控制器162耦合的三个温度传感器。DRAM模块180也可包括由装置0到N的一个或多个装置所表征的温度传感器。多数实施例可以包括与平台温度控制器162耦合的多于或少于三个的温度传感器。
[0019]平台温度控制器162可以向温度传感器110传送请求温度数据的命令。在若干实施例中,因为温度传感器110具有与给温度传感器110所分配的地址相关联的单个装置,所以温度传感器110的总线接口110可从平台温度控制器162识别温度读取请求,而不管与该温度读取请求相关联的命令值。在其它实施例中,总线接口112可以只响应具有与温度传感器110相关联的命令值的命令。
[0020]另一方面,处理器140包括两个各自包括温度传感器和总线接口的客户端装置:带有核0总线接口142的核0温度传感器和带有核1总线接口146的核1温度传感器。可给处理器140分配单个地址以减少由平台温度控制器162所处理的地址的总量。当操作系统请求来自处理器140的核的温度数据的检索时,驱动器逻辑182的指令可以指示平台温度控制器162经由总线190向给处理器140所分配的地址传送两个命令:有命令值0的温度读取请求和有命令值1的温度读取请求。举例来说,平台温度控制器162可首先传送具有命令值0的温度请求。核0总线接口144识别该地址为给处理器140所分配的地址,并且包括命令逻辑144以识别具有命令值0的命令。这样,核0总线接口142响应具有命令值0的温度读取请求,读取与核0相关联的温度数据并返回该温度数据。
[0021]核1总线接口146的命令逻辑148也识别该地址为给处理器140所分配的地址,但不响应该命令,因为该命令具有不是命令逻辑148被设计来响应的1或者其它值的命令值。在若干实施例中,命令逻辑148在终止参与通信之前,可用响应于报头信息的帧校验序列(framechech sequence:FCS)校验和(其与来自核0总线接口的FCS基本相同)或者该FCS的至少一部分、例如最初的3个比特来响应。在某些实施例中,核1总线接口146可以根据确定该命令具有0的命令值而忽略该命令。在另外的实施例中,核1总线接口146可以不识别该命令因为该命令值为0,并因而可忽略该命令。
[0022]一旦把核0的温度数据返回到平台温度控制器162,平台温度控制器162就可以传送具有命令值1的第二温度读取请求。以类似方式,核0总线接口142可以识别该命令的地址为处理器140的地址,并且可以不响应或者可以用响应于报头信息的FCS校验和应答(其与来自核1总线接口的FCS基本相同)或者该FCS的至少一部分响应。然后,核0总线接口142可以根据具有命令值1的命令的收到而终止总线活动。基本上同时地,核1总线接口146的命令逻辑148可以识别所述具有命令值1的温度读取请求,确定该命令为温度读取请求,并且通过经由总线190向平台温度控制器162传送核1的温度数据响应该温度读取请求。
[0023]存储控制器中心150可以包括用于总线195的主机。虽然总线195可以具有与SST总线170或者总线190相同或者相似的规范,但是可把总线195设计成对DRAM模块180的DRAM单元进行读和/或写。在本实施例中,DRAM模块180可以包括一个或多个双列直插存储器模块(dual-inline memory module:DIMM),每个模块具有高达32个客户端装置或由装置0总线接口183到装置N总线接口188所表征的总线接口。
[0024]可给每个模块分配单个地址以减少与总线195相关联的地址的数量,并且DIMM上的32个装置的每个装置可以与0到31之间的某个值相关联。此外,DIMM上的每个总线接口可被设计成识别与0到31之间的某个不同值相关联的命令。这样,存储控制器中心150可以通过用与值0相关联的命令传送被寻址到第一DIMM的读命令,从DRAM模块180的该第一DIMM的装置0读。同样,存储控制器中心150可以通过把与值1相关联的写命令寻址到第三DIMM来对DRAM模块180的第三DIMM的装置1写。
[0025]在若干实施例中,某些命令可以由所有装置识别并响应。举例来说,命令逻辑184到189中的每个命令逻辑可以识别具有十六进制命令值0xFF的命令。举例说明,写命令可以具有十六进制命令值0xFF,并且存储控制器中心150能够通过把0xFF的写命令寻址到第一DIMM而把第一DIMM上的全部存储器单元置零。此外,读命令可以包括十六进制命令值0xFF。如果总线结构包括用于逻辑1的强上拉(pull up)和用于逻辑0的弱下拉(pull down),那么存储控制器中心150可以经由读取命令从DIMM上的各个装置请求来自单元的读取,以试图确定是否任何单元读为逻辑1。如果全部响应都是逻辑0,那么存储控制器中心50可以从全部装置接收逻辑0的响应。另一方面,所述装置的一个或多个装置可用逻辑1响应,且比特争用裁定可以终止来自试图以逻辑0响应的装置的数据的传输。注意,在本实施例中,装置仅需要维持(assert)用于逻辑1的强上拉而不管逻辑0,因为消息的始发者将维持弱下拉。在其它实施例中,用于逻辑1的强上拉必须相对于弱下拉足够强,以使强上拉可以胜过多个装置的弱下拉,并还能在总线上维持有效的逻辑1。
[0026]图2示出了具有两个不同装置、与装置0总线接口210耦合的装置0和与装置1总线接口230相耦合的装置1的可寻址插槽200的实施例200。举例来说,装置0和装置1可以包括被包括在单片封装内并被插入到插槽200的装置。
[0027]插槽200可以是在例如图1的系统100的系统中的插槽,并且可以与总线290耦合以把装置0和装置1与总线290上的其它装置耦合。在本实施例中,在总线290上给插槽200分配单个地址。为了使来自装置0和装置1的唯一响应的传输便利,装置0总线接口210可以只响应具有命令值的第一集合的命令,而装置1总线接口230可以只响应具有命令值的第二集合的命令。在某些实施例中,第一集合和第二集合可以包括相同命令值的某些命令值,例如这样的命令,对于该命令来自装置0和装置1的响应将要基本相同。
[0028]装置0总线接口210可以包括地址逻辑212、命令逻辑214、答复逻辑220以及争用裁定器222。地址逻辑212可以确定总线290上的通信是否被定向到给插槽200所分配的地址。当地址逻辑212确定通信不被寻址到插槽200时,装置0总线接口可以不响应此通信。另一方面,当地址逻辑212确定通信被寻址到插槽210时,命令逻辑214可以对在该通信中所收到的命令进行评估。
[0029]命令逻辑214可以为确定是否要响应此通信中的命令以及如何响应的逻辑。命令逻辑214包括命令值比较器216和命令解释器(interpreter)218。命令值比较器216可以将在该通信中所收到的命令的命令值和与装置0相关联的命令值的第一集合中的值进行比较。如果命令值包括在该集合中,那么命令解释器218可以确定该命令。举例来说,如果命令是读温度数据,那么答复逻辑220可以读取温度传感器的数据并经由总线290传送该温度数据。另一方面,如果命令解释器218确定该命令是复位(reset)温度传感器装置的命令,那么答复逻辑220可以复位温度装置并且可以用确认答复或者不答复。
[0030]争用裁定器222可以是基于比特争用实现总线290的总线裁定的比特裁定器。举例来说,如果答复逻辑220响应命令试图向总线290写入逻辑0,但是在写入的确认期间从总线290读回了逻辑1,那么争用裁定器222可以停止对总线290的写入直到收到后来的消息。
[0031]类似于装置0总线接口210,装置1总线接口230包括地址逻辑232、命令逻辑234、答复逻辑240以及争用裁定器250。不同于装置0总线接口210,装置1总线接口230响应具有命令值的第二集合中的命令值的命令。举例来说,在收到通信时,地址逻辑232可以确定该通信的地址是否与插槽200相关联,命令逻辑234将确定该通信中的命令的命令值是否在命令值的第二集合中,并且,如果该命令值是,那么答复逻辑240可以通过传送数据和/或执行别的动作响应该命令。争用裁定器250监视比特争用,并且根据探测比特争用终止来自装置1总线接口230的对通信的响应。
[0032]图3示出共享公共地址的装置A和B的总线接口的实施例的流程图300。具体而言,流程图300示出了通过装置A总线接口与装置B总线接口的消息的逻辑流程。注意,对通过总线接口的消息进行并行评估。
[0033]流程图300始于接收具有命令的消息(单元305)。举例来说,装置A和装置B可以驻留在相同的可寻址位置或者可以驻留在分配有同一地址的不同的可寻址位置以达到总线上的通信目的。装置A接口可以确定与该消息相关联的地址是否是装置A总线接口的正确地址,或者是装置A总线接口将对其响应的地址(单元315)。如果该地址不是装置A接口设计来对其响应的地址,则对该通信的评价结束。
[0034]另一方面,如果该消息的地址是装置A总线接口设计来对其响应的一个地址,那么装置A总线接口可以确定该命令是否是这样的命令,装置A总线接口对该命令的响应与装置B总线接口的对应响应相同(单元320)。在多数实施例中,由来自该通信的命令值与装置A总线接口被设计来响应的命令的值的一系列比较完成单元320。例如,装置A总线接口可以适合用与装置B总线接口大致相同的响应响应三个命令。在这样的实施例中,单元320可以连续地把与该通信相关联的命令值与这三个命令的值进行比较。如果该通信的命令值与这三个命令的任何命令匹配,那么装置A总线接口将解释并响应来自该通信的命令(单元330)。
[0035]类似地,装置A总线接口以及装置B接口可对可确定为错误的或不可识别的命令作出相同响应。如果该命令是可确定为错误的或者不可识别的,那么装置A总线接口可以解释来自该通信的命令并以可包括具有一个或多个反转比特的FCS的不良写FCS(bad WriteFCS)对其进行响应(单元330)。在单元380,装置B总线接口可以大致相同的方法响应。
[0036]另一方面,在单元320如果与该通信相关联的命令值与命令值不匹配并且不是可确定为错误的或者不可识别的,那么可把与该通信相关联的命令值和与装置A相关联的一个或多个命令值进行比较(单元325)。可把这些命令值分配给装置A,因此装置A可用对该命令的唯一响应来响应。举例来说,如果装置A包括DRAM模块上的温度传感器,那么具有与装置A相关联的命令值的命令可以发起包括来自该温度传感器的温度读数的响应(单元330)。
[0037]在其它实施例中,超过两个的装置可以共享同一地址。在这样的实施例中,可把命令值与两个或两个以上的装置的组相关联,因此装置的子集响应某些命令。例如,装置的第一子集可以响应具有第一命令值的第一复位命令,而装置的第二子集可以响应具有第二命令值的第二复位命令。
[0038]装置B总线接口的命令评估路线可与装置A总线接口类似。特别地,在单元360,装置B接口可以确定与通信相关联的地址是否是装置B接口被设计来响应的一个地址。如果装置B接口不被设计来响应该地址,那么装置B接口可以终止对该通信的评估。
[0039]在单元370,装置B接口可以将与该通信相关联的命令值和将从装置A接口和装置B接口引起基本相同的响应的一个或多个命令值进行比较。如果匹配,则装置B接口解释并且响应该命令(单元380)。如果该命令是可确定为错误的或者不可识别的,那么装置B接口可用对应答复响应该命令(单元380)。否则,装置B接口将该通信的命令值和与装置B相关联的一个或多个命令值进行比较。如果不匹配,则装置B总线接口可什么也不做。另一方面,如果匹配,则装置B接口可以解释该命令并作出相应响应(单元380)。
[0040]图4示出了从共享公共地址的装置检索数据的应用(application)的实施例的流程图400。在某些实施例中,该应用可以与例如驱动器(driver)的其它代码交互以实现以下功能。例如,该应用可注意可收集或者写入数据的装置,并且该驱动器可以把来自应用的装置描述关联到具体命令。
[0041]流程图400始于选择装置作为消息的目标(单元410)。例如,该应用可以选择处理器作为消息的目标以检索温度数据。在多数实施例中,该应用可以知道该处理器具有两个核并且每个核中有一个集成的温度传感器。因此,该应用可以经过驱动器从每个核请求温度数据。该应用可用第一指示识别第一个核和用第二指示识别第二个核。然后,驱动器可以确定给处理器所分配的地址(单元415)。根据系统的配置,给处理器所分配的地址可为固定地址或者动态分配的地址。驱动器可具有对地址表中的该地址的访问并且由该应用基于处理器的指示选择该地址。
[0042]依据确定处理器的地址,驱动器可以产生具有与第一指示相关联的命令的消息和具有与第二指示相关联的命令的消息。为了产生第一消息,驱动器可以从由第一指示所引用的命令的表中选择命令。然后,驱动器可以向SST总线的主机的命令队列传送第一消息。类似地,驱动器可以产生第二消息并且向该队列传送第二消息。然后,该主机可以向该处理器连续传送所述消息(单元430)。
[0043]在传送第一消息之后,该应用可以从该处理器接收包括第一个核的温度读数的答复(单元435)。以类似方式,该应用可以响应第二消息接收第二个核的温度读数(单元435)。
[0044]把本发明的另一实施例实现为与执行例如结合图1所示的系统100所述过程的过程的系统或者图2-4所述的其它实施例配合使用的程序产品。该程序产品的程序定义所述实施例的功能(包括本文所述的方法),并且能够被包括在各种数据和/或信号承载媒介上。示例性的数据和/或信号承载媒介包括、但是不限制于:(i)永久存储在不可写存储媒介(例如,在计算机内部的只读存储器装置,比如由CD-ROM驱动器可读的CD-ROM盘)上的消息;(ii)存储在可写存储媒介(例如,通用串行总线(USB)闪存驱动器或者硬盘驱动器)上的可变信息;以及(iii)例如经过计算机或者包括无线通信的电话网由通信媒体交付给计算机的信息。后一实施例明确包括从因特网和其他网络所下载的信息。此类数据和/或信号承载媒介在承载指引本发明的功能的计算机可读指令时,代表本发明的实施例。
[0045]通常,实现本发明的实施例所执行的例行事务(routine),可以是操作系统的部分或者特定应用、组件、程序、模块、对象或指令序列。本发明的计算机程序一般包括将被计算机翻译为机器可读格式和因此成为可执行指令的指令中的多数指令。同样,程序包括对程序而言驻留在本地或者在存储器中或在存储装置上找到的变量和数据结构。另外,下文所述的各种程序可以根据在本发明的具体实施例中实现的应用来识别。然而,要理解,使用随后的任何特定程序命名仅为方便起见,因此本发明将不限于在由此类命名所确定和/或所暗示的任何具体应用中单独使用。
[0046]对受益于本公开的本领域技术人员而言显而易见,本发明预期用于共享公共地址的装置的系统和配置。可理解,要把详细说明和附图中所示和所述的本发明的形式仅视为示例。意图是宽泛解释随附权利要求书以涵盖所公开的实施例的全部变型。
[0047]虽然已经详细描述了本发明的某些实施例,但是应理解,在没有脱离由随附权利要求书所定义的本发明的精神和范围的条件下,可进行各种变化、替换和更改。虽然本发明的实施例可以达到多个目的,但不是每个落入随附权利要求书的范围内的实施例都会实现每个目的。此外,并非想把本申请的范围限制到说明书中所说明的所述过程、机器、产品、物质的组合、装置、方法和步骤的特定实施例。因为,本领域普通技术人员将从本发明的公开轻易理解,依照本发明可使用目前存在的或者以后要被开发的、基本执行与本文所述的相应实施例相同的功能或者基本达到与本文所述的相应实施例相同的结果的过程、机器、产品、物质的组合、装置、方法或者步骤。所以,随附权利要求书旨在把此类过程、机器、产品、物质的组合、装置、方法或者步骤包括其范围内。

Claims (29)

1.一种识别被定向到第一装置的命令的设备,所述设备包括:
命令比较器,根据与所述命令关联的值将所述命令与所述第一装置关联,其中,所述第一装置和第二装置以所述命令共享地址;以及
所述第一装置的命令解释器,响应所述命令与所述第一装置的关联接收所述命令以供执行。
2.如权利要求1所述的设备,还包括确定所述地址与所述第一装置和所述第二装置关联的地址比较器。
3.如权利要求1所述的设备,还包括基于所述命令解释器的解释响应所述命令的答复逻辑。
4.如权利要求3所述的设备,其中,所述答复逻辑要通过向发起装置的数据的传送响应所述命令,其中,所述发起装置传送所述命令。
5.如权利要求1所述的设备,还包括响应所述总线上的比特争用终止对所述命令的答复的传输的争用裁定器。
6.如权利要求1所述的设备,还包括把所述命令比较器与串行总线耦合的串行总线接口。
7.如权利要求1所述的设备,其中,所述命令比较器包括忽略具有与所述命令所关联的值不同的命令值的其它命令的逻辑。
8.如权利要求1所述的设备,其中,所述命令比较器包括拒绝具有和与所述命令关联的值不同的命令值的其它命令的逻辑。
9.一种用一个以上装置中的第一装置识别命令的方法,所述方法包括:
接收具有地址的信息命令以把所述命令与所述一个以上装置关联;
确定与所述命令关联的第一值;
将所述第一值与所述一个以上装置的所述第一装置所关联的第二值进行比较;以及
如果所述第一值与所述第二值匹配就响应所述命令。
10.如权利要求9所述的方法,还包括响应所述命令的传输由所述第一装置和第二装置传送校验和。
11.如权利要求9所述的方法,其中,确定所述第一值包括确定所述命令的命令值。
12.如权利要求9所述的方法,其中,比较所述第一值包括把所述第一值与所述第一装置的管芯数进行比较。
13.如权利要求9所述的方法,其中,响应所述命令包括响应所述命令传送数据。
14.如权利要求9所述的方法,其中,响应所述命令包括如果所述第一值与所述第二值不匹配则终止参与所述消息。
15.一种通过命令从一个以上接口中进行选择的系统,所述系统包括:
所述一个以上接口的第一接口,响应所述命令的命令值和与所述第一接口关联的装置值的匹配而响应具有与所述一个以上接口的所述第一接口和第二接口关联的地址的消息;以及
与所述第一接口耦合的动态随机存取存储器。
16.如权利要求15所述的系统,其中,所述第二接口包括根据比特争用裁定总线的使用的争用裁定器。
17.如权利要求15所述的系统,其中,所述第一接口包括将所述命令的命令值与所述第一接口的所述装置值进行比较的命令比较器。
18.如权利要求15所述的系统,其中,所述命令解释器包括确定对所述命令的响应的逻辑。
19.如权利要求18所述的系统,还包括经过总线传送数据以响应所述命令的答复逻辑。
20.如权利要求15所述的系统,其中,所述第一接口包括用于处理器的一个以上管芯的第一管芯的总线接口。
21.如权利要求15所述的系统,其中,所述第一接口包括用于存储器模块上的一个以上存储器芯片的第一存储器芯片的总线接口。
22.如权利要求21所述的系统,其中,所述动态随机存取存储器包括所述存储器模块上的存储器芯片,且所述存储器模块包括所述第一接口。
23.如权利要求15所述的系统,其中,所述动态随机存取存储器经由存储控制器中心与所述第一接口耦合。
24.一种包含指令的机器可访问媒介,所述指令在被存储装置执行时,引起所述存储装置执行操作,所述操作包括:
产生具有地址的消息以把命令与一个以上装置关联,其中,所述命令与命令值关联以识别所述一个以上装置的第一装置;以及
向所述第一装置传送所述消息。
25.如权利要求24所述的机器可访问媒介,其中,所述操作还包括选择所述第一装置作为所述命令的目标。
26.如权利要求24所述的机器可访问媒介,其中,选择所述第一装置作为所述命令的所述目标包括确定所述装置的地址,并根据所述命令值选择所述命令以从与所述地址关联的所述一个以上装置的其它装置中区分所述第一装置。
27.如权利要求24所述的机器可访问媒介,其中,产生所述消息包括从一个以上命令中选择所述命令,其中,所述一个以上命令包括具有用于所述一个以上装置的每个装置的命令值的命令。
28.如权利要求24所述的机器可访问媒介,其中,产生所述消息包括产生具有所述命令值的所述命令。
29.如权利要求24所述的机器可访问媒介,其中,传送所述消息包括经驱动器传送所述消息。
CN2007800244292A 2006-06-30 2007-06-29 供装置在总线上共享公共地址的设备、方法和系统 Expired - Fee Related CN101479711B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/479,787 US7533191B2 (en) 2006-06-30 2006-06-30 Methods and arrangements for devices to share a common address on a bus
US11/479,787 2006-06-30
PCT/US2007/072596 WO2008005900A2 (en) 2006-06-30 2007-06-29 Methods and arrangements for devices to share a common address on a bus

Publications (2)

Publication Number Publication Date
CN101479711A true CN101479711A (zh) 2009-07-08
CN101479711B CN101479711B (zh) 2011-12-14

Family

ID=38895393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800244292A Expired - Fee Related CN101479711B (zh) 2006-06-30 2007-06-29 供装置在总线上共享公共地址的设备、方法和系统

Country Status (4)

Country Link
US (1) US7533191B2 (zh)
CN (1) CN101479711B (zh)
DE (1) DE112007001561T5 (zh)
WO (1) WO2008005900A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7533191B2 (en) * 2006-06-30 2009-05-12 Intel Corporation Methods and arrangements for devices to share a common address on a bus
KR101364443B1 (ko) * 2007-01-31 2014-02-17 삼성전자주식회사 메모리 시스템, 이 시스템을 위한 메모리 제어기와 메모리,이 시스템의 신호 구성 방법
US8332557B2 (en) * 2008-12-12 2012-12-11 Qualcomm, Incorporated System, apparatus, and method for broadcasting USB data streams
JP5863085B2 (ja) * 2012-09-21 2016-02-16 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 動的アドレス割り当てのための方法及び装置
JP6512134B2 (ja) * 2016-02-26 2019-05-15 株式会社デンソー データ処理装置およびデータ処理システム
US20230244624A1 (en) * 2022-01-28 2023-08-03 Texas Instruments Incorporated Methods and apparatus to preform inter-integrated circuit address modification

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912627A (en) * 1985-08-14 1990-03-27 Apple Computer, Inc. Method for storing a second number as a command address of a first peripheral device and a third number as a command address of a second peripheral device
US5261097A (en) * 1991-03-11 1993-11-09 Digital Equipment Corporation Computer system and method for executing command scripts using multiple synchronized threads
US5317693A (en) * 1991-04-04 1994-05-31 Digital Equipment Corporation Computer peripheral device network with peripheral address resetting capabilities
US5596727A (en) * 1993-06-02 1997-01-21 Lucent Technologies Inc. Arrangement for expanding the device capacity of a bus
US5742843A (en) * 1994-07-20 1998-04-21 Fujitsu Limited Control system for access between processing elements in a parallel computer
JP3919224B2 (ja) * 1996-01-25 2007-05-23 ユニシス・コーポレイション マルチレベル分散データ処理システムにおいて読出コマンドを実行しデータ語を変更するための方法および回路
US7171461B2 (en) * 1996-07-23 2007-01-30 Server Technology, Inc. Network remote power management outlet strip
US6173349B1 (en) * 1996-10-18 2001-01-09 Samsung Electronics Co., Ltd. Shared bus system with transaction and destination ID
US6178517B1 (en) * 1998-07-24 2001-01-23 International Business Machines Corporation High bandwidth DRAM with low operating power modes
DE19955306C1 (de) * 1999-11-17 2001-06-28 Siemens Ag Kommunikationsteilnehmer bzw. Kommunikationsverfahren
JP2001229115A (ja) * 2000-02-17 2001-08-24 Matsushita Electric Ind Co Ltd Atapiコマンド処理方式
US6981087B1 (en) * 2001-01-02 2005-12-27 Juniper Networks, Inc. Multi-master and diverse serial bus in a complex electrical system
US6931468B2 (en) * 2002-02-06 2005-08-16 Hewlett-Packard Development Company, L.P. Method and apparatus for addressing multiple devices simultaneously over a data bus
US6848032B2 (en) * 2002-09-27 2005-01-25 Apple Computer, Inc. Pipelining cache-coherence operations in a shared-memory multiprocessing system
US7464241B2 (en) * 2004-11-22 2008-12-09 Intel Corporation Memory transaction burst operation and memory components supporting temporally multiplexed error correction coding
US7444453B2 (en) * 2006-01-03 2008-10-28 International Business Machines Corporation Address translation device
US7502992B2 (en) * 2006-03-31 2009-03-10 Emc Corporation Method and apparatus for detecting presence of errors in data transmitted between components in a data storage system using an I2C protocol
US7533191B2 (en) * 2006-06-30 2009-05-12 Intel Corporation Methods and arrangements for devices to share a common address on a bus

Also Published As

Publication number Publication date
DE112007001561T5 (de) 2009-04-30
US20080126633A1 (en) 2008-05-29
US7533191B2 (en) 2009-05-12
WO2008005900A3 (en) 2008-02-14
WO2008005900A2 (en) 2008-01-10
CN101479711B (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
EP1155370B1 (en) Method and apparatus for extending the range of the universal serial bus protocol
CN101479711B (zh) 供装置在总线上共享公共地址的设备、方法和系统
US8347008B2 (en) Method and system for hardware based implementation of USB 1.1 over a high speed link
US6954806B2 (en) Data transfer apparatus and method
US20050027918A1 (en) Automatically establishing a wireless connection between adapters
US20160077986A1 (en) Electronic apparatus providing real-time switching and sharing of usb electronic devices among hosts
WO2016119623A1 (zh) 一种网络分享的实现方法和装置
US6728793B1 (en) System management bus address resolution protocol proxy device
JP4920036B2 (ja) メモリチャネル上の応答のスケジューリング
JP2017520052A (ja) ユニバーサルシリアルバス(usb)通信システムおよび方法
CN104461978A (zh) 单向数据传输的方法及装置
KR102303424B1 (ko) 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치
US11265807B2 (en) Method for network sharing on a terminal, apparatus, air conditioner and storage medium
CN105204888B (zh) 硬件功能更新方法及动态更新硬件功能的装置
WO2008065740A1 (fr) Système d'interface de dispositifs de communication
US10986040B2 (en) Network communication apparatus and method of the same
US20220286502A1 (en) Communication control device, communication system, communication control method, and recording medium
CN215494988U (zh) 人工智能加速卡和电子装置
KR20110001628A (ko) 제어 패킷 수신 장치 및 방법
CN114860152A (zh) 监控管理系统及方法
CN114817098A (zh) 一种感知数据处理系统及方法
EP2587760A1 (en) Response device, integrated circuit of same, response method, and response system
CN117118858A (zh) 一种基于网络协议的数据采集方法、装置及采集卡
JP2003348097A (ja) 無線lan装置
CA2269961C (en) Method and apparatus for extending the range of the universal serial bus protocol as it applies to asynchronous transfers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111214

Termination date: 20190629

CF01 Termination of patent right due to non-payment of annual fee