CN101478633B - Cmos图像传感器模拟输出合并电路、图像传感器及电子设备 - Google Patents

Abstract

一种CMOS图像传感器，包括像素阵列、奇数列信号列处理电路、偶数列信号列处理电路、模拟数字转换电路及数字处理电路；其中，奇数列信号列处理电路和偶数列信号列处理电路分别用于接收并处理奇数列和偶数列像素阵列像素的复位信号和转移信号，并分别处理为参考信号和光强信号，然后分别将参考信号和光强信号串行输出；还包括合并电路；所述合并电路用于将奇数列信号列处理电路和偶数列信号列处理电路输出参考信号和光强信号分别交替输出至模拟数字转换电路；所述模拟数字转换电路将合并电路输出的信号进行模数转换后，输出至数字处理电路。本发明还提供一种合并电路及电子设备。本发明可节省一个模拟数字转换电路，从而节省布线空间。

Description

CMOS图像传感器模拟输出合并电路、图像传感器及电子设备

技术领域

本发明涉及图像传感器技术领域，特别涉及一种CMOS图像传感器模拟输出合并电路、图像传感器及电子设备。

背景技术

CMOS图像传感器具有高分辨率、高动态范围、高灵敏度、超微型化等特点，被广泛应用于数码相机、摄像机、移动通讯等领域。CMOS图像传感器一般包括感光像素阵列、列处理电路、模拟数字转换电路及数字处理电路。

图1为现有的一种单边输出的CMOS图像传感器的结构示意图。如图1所示，CMOS图像传感器包括有像素阵列10、列处理电路12、模拟数字转换电路14及数字处理电路16。

在工作时，镜头将空间的图像聚焦到像素阵列10上。像素阵列10中的每一个像素对应在空间中感知到的一个点区域的光强。通过像素阵列10中的像素将收集到的光强信号都转化为电压信号，并通过控制逐行输出给列处理电路12；列处理电路12对收到的每一行像素的电压信号按列进行处理，并将处理后的电压信号R0和S0(其中R0与S0之差即为像素信号)串行输出给模拟数字转换电路14；随后模拟数字转换电路14把列处理电路的输出转化成数字信号，再传输给数字处理电路16进行处理。

图2显示了一个典型的列处理电路的其中一个列处理单元的基本结构。如图2所示，在每一个像素单元101中，包括光电二极管20和晶体管T1、T2、T3和T4，其连接方式如图2中所示，其中复位电平RST和转移电平TRANSFER分别施加于晶体管T2和T1，使能信号X施加于晶体管T4。列处理单元电路包括缓冲器(buffer)12a和12b，所述缓冲器12a和12b通过开关元件K1和K2分别与列公用信号线22连接。列处理电路包括多个上述的列处理单元(像素阵列有多少列，就有多少个列处理单元与之对应)和用于将多个缓冲器处理的信号多选一输出的数据选择器(图未示)。

工作时，首先复位电平RST和转移电平TRANSFER同时为高，将光电二极管20充满电荷；随后在曝光时间内，光电二极管20上的电压逐渐降低，降低的幅度与光强成正比。在使能信号(行选通信号)X变高后，复位电平RST再次拉高，通过控制开关K2闭合，将高电平采样到电容C2上，作为复位信号RES。随后转移电平TRANSFER变高，使得列公用信号线22上的电压取决于光电二极管20上的电压，这个电压通过闭合开关K1采集到电容C1上，作为转移信号SIG。复位信号RES与转移信号SIG之间的电压差就反映了光强的大小。

电容C1、C2用于所述复位信号RES与转移信号SIG，。缓冲器用于将每一列的复位信号RES与转移信号SIG没有损失的、串行化的读出。现有的一种方法中，如图2所示，用电压源极跟随器作为缓冲器，其具体电路图如图2中的电压源极跟随器12a和12b所示。通过所述的缓冲器12a和12b可以对转移信号SIG与复位信号RES进行处理后，由VOUTR_L2与VOUTS_L2输出，经VOUTR_L2输出为参考信号R0，经VOUTS_L2输出的为光强信号S0。

对应于一列的处理，每一列都需要如图2中所示的两个缓冲器来把电压值输出。这样就需要把列处理电路都设计在这一列相应的空间内，以免和其他列冲突。也就是说，每一个像素输出两个信号(包括转移信号SIG与复位信号RES)给列处理电路，列处理电路处理后，成为参考信号R0和光强信号S0，并将R0和S0由两路输出端口同时输出，同一行不同像素的所述两个信号分别串行输出。

随着像素的尺寸越来越小，例如，从5.15um×5.15um逐渐向1.75um×1.75um发展，列处理电路的空间也越来越小，作为改进，CMOS图像传感器把列处理电路分为两部分，如图3所示。列处理电路12d处理偶数列的信号，列处理电路12c处理奇数列的信号，然后分别通过一个模拟数字转换电路14a和14b进行模数转换，并将转换后的信号输出给数字处理电路16，由数字处理电路16再将两部分的输出合并并处理。这样一列的处理电路就可以有两部分的空间来进行摆放，可以降低干扰和减小负载，但是这样就需要两个模拟数字转换电路来处理模拟信号，且会浪费布线空间。

发明内容

本发明提供一种CMOS图像传感器模拟输出合并电路、图像传感器及电子设备，以解决现有CMOS图像传感器结构浪费布线空间的问题。

本发明提供的一种CMOS图像传感器，包括像素阵列、奇数列信号列处理电路、偶数列信号列处理电路、模拟数字转换电路及数字处理电路；

其中，奇数列信号列处理电路用于接收并处理像素阵列的奇数列像素的复位信号和转移信号，并分别处理为参考信号和光强信号，然后分别将参考信号和光强信号串行输出；

偶数列信号列处理电路用于接收并处理像素阵列的偶数列像素的复位信号和转移信号，并分别处理为参考信号和光强信号，然后分别将参考信号和光强信号串行输出；

其中，还包括合并电路；所述合并电路用于将奇数列信号列处理电路和偶数列信号列处理电路输出参考信号和光强信号分别交替输出至模拟数字转换电路；

所述模拟数字转换电路将合并电路输出的信号进行模数转换后，输出至数字处理电路。

可选的，所述合并电路包括：

采样模块、保持模块和差分运算放大器；

其中，所述采样模块用于对偶数列信号列处理电路输出的参考信号、光强信号和奇数列信号处理电路输出的参考信号、光强信号交替进行采样；

所述差分运算放大器用于对采样后的参考信号和光强信号进行差分运算；

所述保持模块用于将经差分运算放大器差分运算后的参考信号和参考信号输出。

可选的，所述采样模块包括第一参考信号采样电容、第一光强信号采样电容、第二参考信号采样电容、第二光强信号采样电容；

所述保持模块包括第一参考信号保持电容、第一光强信号保持电容、第二参考信号保持电容和第二光强信号保持电容；

其中，所述第一参考信号采样电容和第一光强信号采样电容一端分别与奇数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对奇数列信号列处理电路输出的参考信号和光强信号进行采样；

所述第一参考信号采样电容的另一端与第一参考信号保持电容的一端连接，并同时与所述差分运算放大器的第一输入端连接；

所述第一光强信号采样电容的另一端与第一光强信号保持电容的一端连接，并同时与所述差分运算放大器的第二输入端连接；

所述第一参考信号保持电容的另一端通过第一开关元件与所述差分运算放大器的第一输出端连接；

所述第一光强信号保持电容的另一端通过第二开关元件与所述差分运算放大器的第二输出端连接；

所述第二参考信号采样电容和第二光强信号采样电容的一端分别与偶数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对偶数列信号列处理电路输出的参考信号和光强信号进行采样；

所述第二参考信号采样电容的另一端与第二参考信号保持电容的一端连接，并同时与所述差分运算放大器的第三输入端连接；

所述第二光强信号采样电容的另一端与第二光强信号保持电容的一端连接，并同时与所述差分运算放大器的第四输入端连接；

所述第二参考信号保持电容的另一端通过第三开关元件与所述差分运算放大器的第一输出端连接；

所述第二光强信号保持电容的另一端通过第四开关元件与所述差分运算放大器的第二输出端连接。

可选的，所述运算放大器的第一输入端和第二输入端通过第五开关元件连接；

所述运算放大器的第三输入端和第四输入端通过第六开关元件连接。

可选的，所述第一开关元件、第二开关元件、第三开关元件、第四开关元件、第五开关元件和第六开关元件为脉冲控制单向开关。

可选的，所述采样模块包括参考信号采样电容和光强信号采样电容；

所述保持模块包括参考信号保持电容和光强信号保持电容；

所述参考信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的参考信号输出端连接，用于对奇数列和偶数列像素的参考信号交替进行采样；

所述光强信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的光强信号输出端连接，用于对奇数列和偶数列像素的光强信号交替进行采样；

所述参考信号采样电容的另一端与参考信号保持电容的一端连接，并同时与所述差分运算放大器的第一输入端连接；

所述光强信号采样电容的另一端与光强信号保持电容的一端连接，并同时与所述差分运算放大器的第二输入端连接；

所述参考信号保持电容的另一端与所述差分运算放大器的第一输出端连接；

所述光强信号保持电容的另一端与所述差分运算放大器的第二输出端连接。

可选的，所述采样模块包括：第一参考信号采样电容、第一光强信号采样电容、第二参考信号采样电容和第二光强信号采样电容；

所述保持模块包括第一参考信号保持电容、第一光强信号保持电容、第二参考信号保持电容和第二光强信号保持电容；

所述差分运算放大器包括第一差分运算放大器和第二差分运算放大器；

其中，所述第一参考信号采样电容和第一光强信号采样电容一端分别与奇数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对奇数列信号列处理电路输出的参考信号和光强信号进行采样；

所述第一参考信号采样电容的另一端与第一参考信号保持电容的一端连接，并同时与所述第一差分运算放大器的第一输入端连接；

所述第一光强信号采样电容的另一端与第一光强信号保持电容的一端连接，并同时与所述第一差分运算放大器的第二输入端连接；

所述第一参考信号保持电容的另一端与所述第一差分运算放大器的第一输出端连接；

所述第一光强信号保持电容的另一端与所述第一差分运算放大器的第二输出端连接；

所述第二参考信号采样电容和第二光强信号采样电容的一端分别与偶数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对偶数列信号列处理电路的输出参考信号和光强信号进行采样；

所述第二参考信号采样电容的另一端与第二参考信号保持电容的一端连接，并同时与所述第二差分运算放大器的第一输入端连接；

所述第二光强信号采样电容的另一端与第二光强信号保持电容的一端连接，并同时与所述第二差分运算放大器的第二输入端连接；

所述第二参考信号保持电容的另一端与所述第二差分运算放大器的第一输出端连接；

所述第二光强信号保持电容的另一端与所述第二差分运算放大器的第二输出端连接。

所述第一差分运算放大器和第二差分运算放大器的第一输出端分别通过开关元件与所述合并电路的第一输出端连接；

所述第一差分运算放大器和第二差分运算放大器的第二输出端分别通过开关元件与所述合并电路的第二输出端连接。

可选的，所述采样模块包括参考信号采样电容和光强信号采样电容；

所述保持模块包括参考信号保持电容和光强信号保持电容；

所述差分运算放大器包括第一差分运算放大器和第二差分运算放大器；

其中，所述参考信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的参考信号输出端连接，用于对奇数列和偶数列像素的参考信号交替进行采样；

所述光强信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的光强信号输出端连接，用于对奇数列和偶数列像素的光强信号交替进行采样；

所述参考信号采样电容的另一端与参考信号保持电容的一端连接，并分别通过开关元件与所述第一差分运算放大器的第一输入端和第二差分运算放大器的第一输入端连接；

所述光强信号采样电容的另一端与光强信号保持电容的一端连接，并分别通过开关元件与所述第一差分运算放大器的第二输入端和第二差分运算放大器的第二输入端连接；

所述参考信号保持电容的另一端与所述第一差分运算放大器和第二差分放大器的第一输出端连接；

所述光强信号保持电容的另一端与所述第一差分运算放大器和第二差分运算放大器的第二输出端连接。

本发明还提供一种电子设备，该电子设备包括上述技术方案中任一技术方案所述的图像传感器。

本发明还提供一种CMOS图像传感器模拟输出合并电路，用于将图像传感器的奇数列信号列处理电路和偶数列信号列处理电路输出的信号交替输出至该图像传感器的模拟数字转换电路，包括：

采样模块、保持模块和差分运算放大器；

其中，所述采样模块用于对偶数列信号列处理电路输出的参考信号、光强信号和奇数列信号处理电路输出的参考信号、光强信号交替进行采样；

所述差分运算放大器用于对采样后的参考信号和光强信号进行差分运算；

所述保持模块用于将经差分运算放大器差分运算后的参考信号和参考信号输出。

可选的，所述采样模块包括第一参考信号采样电容、第一光强信号采样电容、第二参考信号采样电容、第二光强信号采样电容；

所述保持模块包括第一参考信号保持电容、第一光强信号保持电容、第二参考信号保持电容和第二光强信号保持电容；

其中，所述第一参考信号采样电容和第一光强信号采样电容一端分别与奇数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对奇数列信号列处理电路输出的参考信号和光强信号进行采样；

所述第一参考信号采样电容的另一端与第一参考信号保持电容的一端连接，并同时与所述差分运算放大器的第一输入端连接；

所述第一光强信号采样电容的另一端与第一光强信号保持电容的一端连接，并同时与所述差分运算放大器的第二输入端连接；

所述第一参考信号保持电容的另一端通过第一开关元件与所述差分运算放大器的第一输出端连接；

所述第一光强信号保持电容的另一端通过第二开关元件与所述差分运算放大器的第二输出端连接；

所述第二参考信号采样电容和第二光强信号采样电容的一端分别与偶数列信号列处理电路的参考号输出端和光强信号输出端连接，用于对偶数列信号列处理电路输出的参考信号和光强信号进行采样；

所述第二参考信号采样电容的另一端与第二参考信号保持电容的一端连接，并同时与所述差分运算放大器的第三输入端连接；

所述第二光强信号采样电容的另一端与第二光强信号保持电容的一端连接，并同时与所述差分运算放大器的第四输入端连接；

所述第二参考信号保持电容的另一端通过第三开关元件与所述差分运算放大器的第一输出端连接；

所述第二光强信号保持电容的另一端通过第四开关元件与所述差分运算放大器的第二输出端连接。

可选的，所述采样模块包括参考信号采样电容和光强信号采样电容；

所述保持模块包括参考信号保持电容和光强信号保持电容；

所述参考信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的参考信号输出端连接，用于对奇数列和偶数列像素的参考信号交替进行采样；

所述光强信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的光强信号输出端连接，用于对奇数列和偶数列像素的光强信号交替进行采样；

所述参考信号采样电容的另一端与参考信号保持电容的一端连接，并同时与所述差分运算放大器的第一输入端连接；

所述光强信号采样电容的另一端与光强信号保持电容的一端连接，并同时与所述差分运算放大器的第二输入端连接；

所述参考信号保持电容的另一端与所述差分运算放大器的第一输出端连接；

所述光强信号保持电容的另一端与所述差分运算放大器的第二输出端连接。

可选的，所述采样模块包括第一参考信号采样电容、第一光强信号采样电容、第二参考信号采样电容和第二光强信号采样电容；

所述保持模块包括第一参考信号保持电容、第一光强信号保持电容、第二参考信号保持电容和第二光强信号保持电容；

所述差分运算放大器包括第一差分运算放大器和第二差分运算放大器；

其中，所述第一参考信号采样电容和第一光强信号采样电容一端分别与奇数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对奇数列信号列处理电路输出的参考信号和光强信号进行采样；

所述第一参考信号采样电容的另一端与第一参考信号保持电容的一端连接，并同时与所述第一差分运算放大器的第一输入端连接；

所述第一光强信号采样电容的另一端与第一光强信号保持电容的一端连接，并同时与所述第一差分运算放大器的第二输入端连接；

所述第一参考信号保持电容的另一端与所述第一差分运算放大器的第一输出端连接；

所述第一光强信号保持电容的另一端与所述第一差分运算放大器的第二输出端连接；

所述第二参考信号采样电容和第二光强信号采样电容的一端分别与偶数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对偶数列信号列处理电路的输出参考信号和光强信号进行采样；

所述第二参考信号采样电容的另一端与第二参考信号保持电容的一端连接，并同时与所述第二差分运算放大器的第一输入端连接；

所述第二光强信号采样电容的另一端与第二光强信号保持电容的一端连接，并同时与所述第二差分运算放大器的第二输入端连接；

所述第二参考信号保持电容的另一端与所述第二差分运算放大器的第一输出端连接；

所述第二光强信号保持电容的另一端与所述第二差分运算放大器的第二输出端连接。

所述第一差分运算放大器和第二差分运算放大器的第一输出端分别通过开关元件与所述合并电路的第一输出端连接；

所述第一差分运算放大器和第二差分运算放大器的第二输出端分别通过开关元件与所述合并电路的第二输出端连接。

可选的，所述采样模块包括参考信号采样电容和光强信号采样电容；

所述保持模块包括参考信号保持电容和光强信号保持电容；

所述差分运算放大器包括第一差分运算放大器和第二差分运算放大器；

其中，所述参考信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的参考信号输出端连接，用于对奇数列和偶数列像素的参考信号交替进行采样；

所述光强信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的光强信号输出端连接，用于对奇数列和偶数列像素的光强信号交替进行采样；

所述参考信号采样电容的另一端与参考信号保持电容的一端连接，并分别通过开关元件与所述第一差分运算放大器的第一输入端和第二差分运算放大器的第一输入端连接；

所述光强信号采样电容的另一端与光强信号保持电容的一端连接，并分别通过开关元件与所述第一差分运算放大器的第二输入端和第二差分运算放大器的第二输入端连接；

所述参考信号保持电容的另一端与所述第一差分运算放大器和第二差分放大器的第一输出端连接；

所述光强信号保持电容的另一端与所述第一差分运算放大器和第二差分运算放大器的第二输出端连接。

与现有技术相比，上述技术方案的其中一个至少具有以下优点：

通过合并电路将两个列处理电路输出的两组模拟信号输出合并成一组模拟电压信号，将该模拟电压信号通过一个模拟数字转换电路进行处理。使得在使用双边输出时，可节省一个模拟数字转换电路，从而节省布线空间；而且可减轻列处理电路在狭小空间中的工作负担；同时使用一个模拟数字转换电路不存在输出偏差与放大倍数不相同的问题，有利于提高电路性能。

附图说明

图1为现有的一种单边输出的CMOS图像传感器的结构示意图；

图2为一个现有的一种列处理电路的基本结构；

图3为现有的一种双边输出的CMOS图像传感器的结构示意图；

图4为本发明的CMOS图像传感器的实施例的结构示意图；

图5为本发明的CMOS图像传感器的合并电路的第一实施例的示意图；

图6为本发明的CMOS图像传感器的实施例工作时的时序图；

图7为本发明的CMOS图像传感器的实施例中一种差分运算放大器的结构示意图；

图8为本发明的CMOS图像传感器的实施例中另一种差分运算放大器的结构示意图；

图9为本发明的CMOS图像传感器的合并电路的第二实施例的示意图；

图10为本发明的CMOS图像传感器的合并电路的第三实施例的示意图；

图11为本发明的CMOS图像传感器的合并电路的第四实施例的示意图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

本发明的CMOS图像传感器，至少包括像素阵列、奇数列信号列处理电路、偶数列信号列处理电路、合并电路、模拟数字转换电路及数字处理电路；

其中，像素阵列用于接收光信号并将光信号转化成电信号，奇数列信号列处理电路和偶数列信号列处理电路分别用于接收并处理像素阵列的奇数列和偶数列的像素的复位信号和转移信号，然后分别将处理后的信号输出；所述合并电路用于将奇数列信号列处理电路和偶数列信号列处理电路输出的信号交替输出至模拟数字转换电路；所述模拟数字转换电路将合并电路输出的信号进行模数转换后，输出至数字处理电路。

本发明的CMOS图像传感器中，通过合并电路将上述两个列处理电路输出的两组模拟信号输出合并成一组模拟电压信号，将该模拟电压信号通过一个模拟数字转换电路进行处理。使得在使用双边输出时，可节省一个模拟数字转换电路，从而节省布线空间；而且可减轻列处理电路在狭小空间中的工作负担；同时使用一个模拟数字转换电路不存在(两个列处理电路)输出偏差与放大倍数不相同的问题，有利于提高电路性能。

下面结合实施例进行详细描述，需要说明的是，下面的实施例中对一些细节的描述仅仅是示意性的，其不应当不当的限制权利要求的保护范围，本领域技术人员在不脱离本发明的精神和实质的情况下可以做出相应的修改、删除和替换。

图4是本发明的CMOS图像传感器的实施例的结构示意图。请参考图4，CMOS图像传感器包括像素阵列(Pixel Array)10、列处理电路12c、列处理电路12d、合并电路13、模拟数字转换电路14和数字处理电路16。

其中，所述像素阵列10用于将接收到的光信号转换为电信号。像素阵列10中每一像素单元包括MOS晶体管和光电二极管，像素单元的电路可以如图2中的像素单元电路所示；此外，像素单元的电路也可以有其它形式，例如对数响应式的像素单元电路。这里不再一一描述。每一像素单元均可以输出两个电压信号，包括复位信号RES和转移信号SIG。

列处理电路12d与所述像素阵列10的偶数列像素连接，用于处理偶数列信号；列处理电路12c与所述像素单元10的奇数列像素单元连接，用于处理奇数列信号。因而，列处理电路12d也称为偶数列信号列处理电路，列处理电路12c也称为奇数列信号列处理电路。

列处理电路12c和列处理电路12d的具体电路结构也可以如图2中除像素单元电路以外的电路所示。每一列像素对应两个电容和两个电压源极跟随器。其中，所述两个电容分别用于存储复位信号RES和转移信号SIG，所述两个电压源极跟随器作为缓冲器分别用于处理所述的复位信号和转移信号。

此外，所述的复位信号和转移信号所对应的缓冲器可以分别有两个或多个，缓冲器也可以采用其它电路，例如运算放大器电路，这里不再详细描述。

所述的列处理电路12d和12c分别将偶数列和奇数列的复位信号RES和转移信号SIG处理后，通过多路选择器选择，分别串行输出至合并电路。其中参考信号R0和光强信号S0分别为串行输出的偶数列中某一个像素的复位信号和转移信号；参考信号R1和光强信号S1分别为串行输出的奇数列中某一个像素的复位信号和转移信号。所述的R0、S0和R1、S1分别输出至所述合并电路后，由所述合并电路根据一定的时序控制合并为一路，输出给模拟数字转换电路，由所述模拟数字转换电路转换后，形成数字信号，然后由数字处理电路进行处理。

其中，所述合并电路包括：采样模块、保持模块和差分运算放大器；

所述采样模块用于对偶数列信号列处理电路输出的参考信号、光强信号和奇数列信号处理电路输出的参考信号、光强信号交替进行采样；所述差分运算放大器用于对采样后的参考信号和光强信号进行差分运算；所述保持模块用于将经差分运算放大器差分运算后的参考信号和参考信号输出。

所述合并电路可以有多种结构，下面结合具体例子分别进行详细说明。

实施例一

图5为本发明的CMOS图像传感器的合并电路的第一实施例的示意图。请参考图5，该合并电路包括第一参考信号采样电容C111、第一参考信号保持电容C112、第一光强信号采样电容C121、第一光强信号保持电容C122、第二参考信号采样电容C011、第二参考信号保持电容C012、第二参考信号采样电容C021、第二参考信号保持电容C022和差分运算放大器30。

其中，所述第一参考信号采样电容C111和第一光强信号采样电容C121一端分别与奇数列信号列处理电路的参考信号(R1)输出端和光线信号(S1)输出端连接，用于对奇数列信号列处理电路输出的复位信号和转移信号进行采样。

所述第一参考信号采样电容C111的另一端与第一参考信号保持电容C112的一端连接，并同时与所述差分运算放大器30的第一输入端vip1连接。

所述第一光强信号采样电容C121的另一端与第一光强信号保持电容C122的一端连接，并同时与所述差分运算放大器30的第二输入端Vin1连接。

所述第一参考信号保持电容C112的另一端通过第一开关元件K1与所述差分运算放大器30的第一输出端von连接。此外，该端也通过一开关元件与一公共电平vcm连接，用于稳定输出。

所述第一光强信号保持电容C122的另一端通过第二开关元件K2与所述差分运算放大器30的第二输出端vop连接。此外，该端也通过一开关元件与一公共电平vcm连接，用于稳定输出。

所述第二参考信号采样电容C011和第二光强信号采样电容C021的一端分别与偶数列信号列处理电路的复位信号输出端(R0)和转移信号输出端(S0)连接，用于对偶数列信号列处理电路的输出复位信号和转移信号进行采样。

所述第二参考信号采样电容C011的另一端与第二参考信号保持电容C012的一端连接，并同时与所述差分运算放大器30的第三输入端vip0连接。

所述第二光强信号采样电容C021的另一端与第二光强信号保持电容C022的一端连接，并同时与所述差分运算放大器30的第四输入端vin0连接；

所述第二参考信号保持电容C012的另一端通过第三开关元件K3与所述差分运算放大器30的第一输出端von连接。此外，该端也通过一开关元件与一公共电平vcm连接，用于稳定输出。

所述第二光强信号保持电容C022的另一端通过第四开关元件K3与所述差分运算放大器30的第二输出端vop连接。此外，该端也通过一开关元件与一公共电平vcm连接，用于稳定输出。

此外，所述运算放大器的第一输入端vip1和第二输入端vin1可以通过第五开关元件K5连接。所述运算放大器的第三输入端vip0和第四输入端vin0可以通过第六开关元件K6连接。

此外，所述差分运算放大器30的还具有两个使能端en0和en1。

此外，所述第一开关元件K1、第二开关元件K2、第三开关元件K3、第四开关元件K4、第五开关元件K5和第六开关元件K6可以是脉冲控制单向开关。例如金属氧化物半导体晶体管。

作为具体的实施例，上述的开关元件在脉冲为高电平时导通，在低电平时断开。

在应用上述的合并电路工作时，向所述第一开关元件K1、第二开关元件K2和第六开关元件K6施加如图6中所示的时序为ph1的脉冲，向所述第三开关元件K3、第四开关元件K4、第五开关元件K5施加如图6所示的时序为ph0的脉冲。其中，ph0和ph1为共模反相脉冲信号。同时向运算放大器使能端en0施加ph0脉冲，向其使能端en1施加ph1脉冲。

请参考图5和图6，列处理电路12d的输出与时钟ph1同步，ph1为高、ph0为低时，第三开关元件K3、第四开关元件K4断开，第六开关元件K6导通，通过第二参考信号采样电容C011和第二光强信号采样电容C021对R0和S0采样，其中R0和S0输出的电压差代表偶数列中某一像素光强，R0/S0时序如图6所示。

ph1为低时，第六开关元件K6断开，同时，第三开关元件K3和第四开关元件K4导通；与此同时，图2中的Z信号将复位信号RES和转移信号SIG信号短接在一起。相应的R0＝S0。第二参考信号保持电容C012和运算放大器的输出第一输出端von输出R0的电压信号；同时，第二光强信号保持电容C022和运算放大器的第二输出端vop输出S0的电压信号。同理，R1/S1与ph0同步。

也就是说，合并电路在ph1为高时对R0，S0进行采样，ph1为低时运算放大器和保持电容输出R0和S0的电压；合并电路在ph0高时对R1、S1进行采样，ph0为低时运算放大器和保持电容输出R1和S1的电压。这样两路模拟电平量在一路输出中交替得到体现，从而实现偶数列像素信号和奇数列像素信号的合并输出，如图6的时序图中的VADP/VADN所示。其中，Sample_clock是模拟数字转换电路的采样时钟，它的频率是ph1和ph0的两倍。

所述的合并电路中，所述第五开关元件K5和第六开关元件K6可以作为合并电路的一部分，也可以单独设置，即独立于合并电路之外。

此外，施加于上述开关元件的时钟信号可以是与图像传感器共用的时钟信号，也可以由单独的时钟信号发生器产生，这里不再详细说明。

此外，所述开关元件也可以低电平导通、高电平断开，本领域技术人员在不脱离上述实施例教导的精神实质的范围内可以做出相应的修改、替换和变更。

此外，所述差分运算放大器30电路可以如图7所示，使能MOS晶体管M3、M4、M7和M8分别与放大MOS晶体管M1、M2、M5和M6串联，该差分运算放大器电路第一、二输出端为von和vop。此外，该差分运算放大器还包括MOS晶体管MP1、MP2、M11、M12和M9和M10，连接关系如图7所示，这里不再详细描述。

此外，使能MOS晶体管M3、M4、M7和M8可以和与其分别串联的放大MOS晶体管M1、M2、M5和M6交换相互位置，如图8所示。但是图7所示的结构更有利于减小电路的噪声。

此外，所述差分运算放大器电路也可以有其它形式，这里不再一一列举。

实施例二

图9为本发明的CMOS图像传感器的合并电路的第二实施例的示意图。

请参考图2，所述合并电路包括参考信号采样电容C1、参考信号保持电容C2、光强信号采样电容C3、光强信号保持电容C4以及差分运算放大器30。

所述参考信号采样电容C1的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的参考信号(R1/R0)输出端连接，用于对奇数列和偶数列像素的复位信号交替进行采样。

所述光强信号采样电容C3的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的光强信号(S1/S0)输出端连接，用于对奇数列和偶数列像素的转移信号交替进行采样。

所述参考信号采样电容C1的另一端与参考信号保持电容C2的一端连接，并同时与所述差分运算放大器30的第一输入端vip1连接。

所述光强信号采样电容C3的另一端与光强信号保持电容C4的一端连接，并同时与所述差分运算放大器30的第二输入端vin连接。

所述参考信号保持电容C2的另一端与所述差分运算放大器30的第一输出端von连接。

所述光强信号保持电容C4的另一端与所述差分运算放大器30的第二输出端vop连接。

其中，本实施例中的差分运算放大器30可以与实施例一中所描述的差分运算放大器30相同，也可以是其它的差分运算放大器。

应用本实施例的合并电路，可以交替对CMOS图像传感器的奇数列信号和偶数列信号进行采用并处理，从而可实现将两个列处理电路的两组模拟电压信号R0/S0、R1/S1输出合并为一组模拟电压信号。其具体工作原理可以及其它方面参考对实施例一的描述，需要注意的是，本实施例中，由于复用采样电容C1和C3以及保持电容C2和C4，因而在对奇数列和偶数列信号采样时，需要错开一个时序，本领域技术人员可以根据其技术常识以及本发明的实施例的教导做出相应的变更，这里不在赘述。

本实施例的合并电路中复用参考信号采样电容C1、参考信号保持电容C2、光强信号采样电容C3以及光强信号保持电容C4，可进一步节省元器件的数目，从而可进一步减小布线空间。

实施例三

图10为本发明的CMOS图像传感器的合并电路的第二实施例的示意图。

请参考图10，该合并电路包括：第一参考信号采样电容C1、第一参考信号保持电容C2、第一光强信号采样电容C3、第一光强信号保持电容C4、第二参考信号采样电容C5、第二参考信号保持电容C6、第二参考信号采样电容C7、第二参考信号保持电容C8、第一差分运算放大器30a、第二差分运算放大器30b。

其中，所述第一参考信号采样电容C1和第一光强信号采样电容C3一端分别与奇数列信号列处理电路的参考信号R1输出端和光强信号输出端S1连接，用于对奇数列信号列处理电路输出的参考信号和光强信号进行采样。

所述第一参考信号采样电容C1的另一端与第一参考信号保持电容C2的一端连接，并同时与所述第一差分运算放大器30a的第一输入端vip1连接。

所述第一光强信号采样电容C3的另一端与第一光强信号保持电容C4的一端连接，并同时与所述第一差分运算放大器30a的第二输入端vin1连接。

所述第一参考信号保持电容C2的另一端与所述第一差分运算放大器30a的第一输出端von连接。

所述第一光强信号保持电容C4的另一端与所述第一差分运算放大器30a的第二输出端vop连接。

所述第二参考信号采样电容C5和第二光强信号采样电容C7的一端分别与偶数列信号列处理电路的参考信号R0输出端和光强信号S0输出端连接，用于对偶数列信号列处理电路的输出参考信号和光强信号进行采样。

所述第二参考信号采样电容C5的另一端与第二参考信号保持电容C6的一端连接，并同时与所述第二差分运算放大器30b的第一输入端vip0连接。

所述第二光强信号采样电容C5的另一端与第二光强信号保持电容C6的一端连接，并同时与所述第二差分运算放大器30b的第二输入端vin0连接。

所述第二参考信号保持电容C6的另一端与所述第二差分运算放大器30b的第一输出端von连接。

所述第二光强信号保持电容C8的另一端与所述第二差分运算放大器30b的第二输出端vop连接。

所述第一差分运算放大器30a和第二差分运算放大器30b的第一输出端分别通过开关元件K1、K3与所述合并电路的第一输出端VON连接。

所述第一差分运算放大器30a和第二差分运算放大器30b的第二输出端分别通过开关元件K2、K4与所述合并电路的第二输出端VOP连接。

其中，所述开关元件以及第一差分运算放大器30a和第二差分运算放大器30b可以与上述的第一实施例中的开关元件、差分运算放大器相同，也可以不同。

应用本实施例的合并电路，可以对CMOS图像传感器的奇数列信号和偶数列信号进行采用并处理，从而可实现将两个列处理电路的两组模拟电压信号R0/S0、R1/S1输出合并为一组模拟电压信号。其具体工作原理和其它方面可参考对实施例一的描述，这里不在赘述。

实施例四

图11为本发明的CMOS图像传感器的合并电路的第二实施例的示意图。

参考信号采样电容C1、参考信号保持电容C2、光强信号采样电容C3、光强信号保持电容C4、第一差分运算放大器30a和第二差分运算放大器30b。

其中，所述参考信号采样电容C1的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的参考信号(R0/R1)输出端连接，用于对奇数列和偶数列像素的参考信号交替进行采样。

所述光强信号采样电容C3的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的光强信号(S0/S1)输出端连接，用于对奇数列和偶数列像素的光强信号交替进行采样。

所述参考信号采样电容C1的另一端与参考信号保持电容C2的一端连接，并分别通过开关元件K1、K2与所述第一差分运算放大器30a的第一输入端vip1和第二差分运算放大器30b的第一输入端vip0连接。

所述光强信号采样电容C3的另一端与光强信号保持电容C4的一端连接，并分别通过开关元件K3、K4与所述第一差分运算放大器30a的第二输入端vin1和第二差分运算放大器30b的第二输入端vin0连接。

所述参考信号保持电容C2的另一端与所述第一差分运算放大器30a和第二差分放大器30b的第一输出端von连接；

所述光强信号保持电容的另一端C4与所述第一差分运算放大器30a和第二差分运算放大器30b的第二输出端vop连接。

其中，本实施例所述的开关元件以及第一差分运算放大器30a和第二差分运算放大器30b可以与所述第一实施例的中的开关元件及差分运算放大器相同，也可以不同。

应用本实施例的合并电路，可以对CMOS图像传感器的奇数列信号和偶数列信号进行采用并处理，从而可实现将两个列处理电路的两组模拟电压信号R0/S0、R1/S1输出合并为一组模拟电压信号。其具体工作原理和其它方面可参考对实施例一的描述，需要注意的是，本实施例中，由于复用采样电容C1和C3以及保持电容C2和C4，因而在对奇数列和偶数列信号采样时，需要错开一个时序，本领域技术人员可以根据其技术常识以及本发明的实施例的教导做出相应的变更，这里不在赘述。

此外，上述实施例中合并电路以及包含所述合并电路的图像传感器可以应用于电子设备中，所述电子设备包括数码相机、数码摄像机、摄像头、可拍照手机等图像传感设备中，这里不再一一列举。

此外，本发明还提供一种CMOS图像传感器模拟输出合并电路，所述合并电路包括：采样模块、保持模块和差分运算放大器；其中，所述采样模块用于对偶数列信号列处理电路输出的参考信号、光强信号和奇数列信号处理电路输出的参考信号、光强信号交替进行采样；所述差分运算放大器用于对采样后的参考信号和光强信号进行差分运算；所述保持模块用于将经差分运算放大器差分运算后的参考信号和参考信号输出。具体实施例可以参考上述的CMOS图像传感器中的合并电路，这里不在重复描述。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种CMOS图像传感器，包括像素阵列、奇数列信号列处理电路、偶数列信号列处理电路、模拟数字转换电路及数字处理电路；

其中，奇数列信号列处理电路用于接收并处理像素阵列的奇数列像素的复位信号和转移信号，并分别处理为参考信号和光强信号，然后分别将参考信号和光强信号串行输出；

偶数列信号列处理电路用于接收并处理像素阵列的偶数列像素的复位信号和转移信号，并分别处理为参考信号和光强信号，然后分别将参考信号和光强信号串行输出；

其特征在于：还包括合并电路；所述合并电路用于将奇数列信号列处理电路和偶数列信号列处理电路输出参考信号和光强信号分别交替输出至模拟数字转换电路；

所述模拟数字转换电路将合并电路输出的信号进行模数转换后，输出至数字处理电路；

其中，所述合并电路包括：

采样模块、保持模块和差分运算放大器；

其中，所述采样模块用于对偶数列信号列处理电路输出的参考信号、光强信号和奇数列信号处理电路输出的参考信号、光强信号交替进行采样；

所述差分运算放大器用于对采样后的参考信号和光强信号进行差分运算；

所述保持模块用于将经差分运算放大器差分运算后的参考信号和光强信号输出；其中，

所述采样模块包括第一参考信号采样电容、第一光强信号采样电容、第二参考信号采样电容、第二光强信号采样电容；

所述保持模块包括第一参考信号保持电容、第一光强信号保持电容、第二参考信号保持电容和第二光强信号保持电容；

其中，所述第一参考信号采样电容和第一光强信号采样电容一端分别与奇数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对奇数列信号列处理电路输出的参考信号和光强信号进行采样；

所述第一参考信号采样电容的另一端与第一参考信号保持电容的一端连接，并同时与所述差分运算放大器的第一输入端连接；

所述第一光强信号采样电容的另一端与第一光强信号保持电容的一端连接，并同时与所述差分运算放大器的第二输入端连接；

所述第一参考信号保持电容的另一端通过第一开关元件与所述差分运算放大器的第一输出端连接；

所述第一光强信号保持电容的另一端通过第二开关元件与所述差分运算放大器的第二输出端连接；

所述第二参考信号采样电容和第二光强信号采样电容的一端分别与偶数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对偶数列信号列处理电路输出的参考信号和光强信号进行采样；

所述第二参考信号采样电容的另一端与第二参考信号保持电容的一端连接，并同时与所述差分运算放大器的第三输入端连接；

所述第二光强信号采样电容的另一端与第二光强信号保持电容的一端连接，并同时与所述差分运算放大器的第四输入端连接；

所述第二参考信号保持电容的另一端通过第三开关元件与所述差分运算放大器的第一输出端连接；

所述第二光强信号保持电容的另一端通过第四开关元件与所述差分运算放大器的第二输出端连接。

2.如权利要求1所述的CMOS图像传感器，其特征在于：所述运算放大器的第一输入端和第二输入端通过第五开关元件连接；

所述运算放大器的第三输入端和第四输入端通过第六开关元件连接；其中，

所述第一开关元件、第二开关元件、第三开关元件、第四开关元件、第五开关元件和第六开关元件为脉冲控制单向开关。

3.一种CMOS图像传感器，包括像素阵列、奇数列信号列处理电路、偶数列信号列处理电路、模拟数字转换电路及数字处理电路；

其中，奇数列信号列处理电路用于接收并处理像素阵列的奇数列像素的复位信号和转移信号，并分别处理为参考信号和光强信号，然后分别将参考信号和光强信号串行输出；

偶数列信号列处理电路用于接收并处理像素阵列的偶数列像素的复位信号和转移信号，并分别处理为参考信号和光强信号，然后分别将参考信号和光强信号串行输出；

还包括合并电路；所述合并电路用于将奇数列信号列处理电路和偶数列信号列处理电路输出参考信号和光强信号分别交替输出至模拟数字转换电路；

所述模拟数字转换电路将合并电路输出的信号进行模数转换后，输出至数字处理电路；

其中，所述合并电路包括：

采样模块、保持模块和差分运算放大器；

其中，所述采样模块用于对偶数列信号列处理电路输出的参考信号、光强信号和奇数列信号处理电路输出的参考信号、光强信号交替进行采样；

所述差分运算放大器用于对采样后的参考信号和光强信号进行差分运算；

所述保持模块用于将经差分运算放大器差分运算后的参考信号和光强信号输出；其特征在于，所述采样模块包括参考信号采样电容和光强信号采样电容；

所述保持模块包括参考信号保持电容和光强信号保持电容；

所述参考信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的参考信号输出端连接，用于对奇数列和偶数列像素的参考信号交替进行采样；

所述光强信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的光强信号输出端连接，用于对奇数列和偶数列像素的光强信号交替进行采样；

所述参考信号采样电容的另一端与参考信号保持电容的一端连接，并同时与所述差分运算放大器的第一输入端连接；

所述光强信号采样电容的另一端与光强信号保持电容的一端连接，并同时与所述差分运算放大器的第二输入端连接；

所述参考信号保持电容的另一端与所述差分运算放大器的第一输出端连接；

所述光强信号保持电容的另一端与所述差分运算放大器的第二输出端连接。

4.一种CMOS图像传感器，包括像素阵列、奇数列信号列处理电路、偶数列信号列处理电路、模拟数字转换电路及数字处理电路；

其中，奇数列信号列处理电路用于接收并处理像素阵列的奇数列像素的复位信号和转移信号，并分别处理为参考信号和光强信号，然后分别将参考信号和光强信号串行输出；

偶数列信号列处理电路用于接收并处理像素阵列的偶数列像素的复位信号和转移信号，并分别处理为参考信号和光强信号，然后分别将参考信号和光强信号串行输出；

还包括合并电路；所述合并电路用于将奇数列信号列处理电路和偶数列信号列处理电路输出参考信号和光强信号分别交替输出至模拟数字转换电路；

所述模拟数字转换电路将合并电路输出的信号进行模数转换后，输出至数字处理电路；

其中，所述合并电路包括：

采样模块、保持模块和差分运算放大器；

其中，所述采样模块用于对偶数列信号列处理电路输出的参考信号、光强信号和奇数列信号处理电路输出的参考信号、光强信号交替进行采样；

所述差分运算放大器用于对采样后的参考信号和光强信号进行差分运算；

所述保持模块用于将经差分运算放大器差分运算后的参考信号和光强信号输出；，其特征在于，所述采样模块包括：第一参考信号采样电容、第一光强信号采样电容、第二参考信号采样电容和第二光强信号采样电容；

所述保持模块包括第一参考信号保持电容、第一光强信号保持电容、第二参考信号保持电容和第二光强信号保持电容；

所述差分运算放大器包括第一差分运算放大器和第二差分运算放大器；

其中，所述第一参考信号采样电容和第一光强信号采样电容一端分别与奇数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对奇数列信号列处理电路输出的参考信号和光强信号进行采样；

所述第一参考信号采样电容的另一端与第一参考信号保持电容的一端连接，并同时与所述第一差分运算放大器的第一输入端连接；

所述第一光强信号采样电容的另一端与第一光强信号保持电容的一端连接，并同时与所述第一差分运算放大器的第二输入端连接；

所述第一参考信号保持电容的另一端与所述第一差分运算放大器的第一输出端连接；

所述第一光强信号保持电容的另一端与所述第一差分运算放大器的第二输出端连接；

所述第二参考信号采样电容和第二光强信号采样电容的一端分别与偶数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对偶数列信号列处理电路的输出参考信号和光强信号进行采样；

所述第二参考信号采样电容的另一端与第二参考信号保持电容的一端连接，并同时与所述第二差分运算放大器的第一输入端连接；

所述第二光强信号采样电容的另一端与第二光强信号保持电容的一端连接，并同时与所述第二差分运算放大器的第二输入端连接；

所述第二参考信号保持电容的另一端与所述第二差分运算放大器的第一输出端连接；

所述第二光强信号保持电容的另一端与所述第二差分运算放大器的第二输出端连接。

所述第一差分运算放大器的第一输出端通过第一开关元件与所述合并电路的第一输出端连接，所述第二差分运算放大器的第一输出端通过第三开关元件与所述合并电路的第一输出端连接；

所述第一差分运算放大器的第二输出端通过第二开关元件与所述合并电路的第二输出端连接，所述第二差分运算放大器的第二输出端分别通过第四开关元件与所述合并电路的第二输出端连接。

5.一种CMOS图像传感器，包括像素阵列、奇数列信号列处理电路、偶数列信号列处理电路、模拟数字转换电路及数字处理电路；

其中，奇数列信号列处理电路用于接收并处理像素阵列的奇数列像素的复位信号和转移信号，并分别处理为参考信号和光强信号，然后分别将参考信号和光强信号串行输出；

偶数列信号列处理电路用于接收并处理像素阵列的偶数列像素的复位信号和转移信号，并分别处理为参考信号和光强信号，然后分别将参考信号和光强信号串行输出；

还包括合并电路；所述合并电路用于将奇数列信号列处理电路和偶数列信号列处理电路输出参考信号和光强信号分别交替输出至模拟数字转换电路；

所述模拟数字转换电路将合并电路输出的信号进行模数转换后，输出至数字处理电路；

其中，所述合并电路包括：

采样模块、保持模块和差分运算放大器；

其中，所述采样模块用于对偶数列信号列处理电路输出的参考信号、光强信号和奇数列信号处理电路输出的参考信号、光强信号交替进行采样；

所述差分运算放大器用于对采样后的参考信号和光强信号进行差分运算；

所述保持模块用于将经差分运算放大器差分运算后的参考信号和光强信号输出；，其特征在于，所述采样模块包括参考信号采样电容和光强信号采样电容；

所述保持模块包括参考信号保持电容和光强信号保持电容；

所述差分运算放大器包括第一差分运算放大器和第二差分运算放大器；

其中，所述参考信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的参考信号输出端连接，用于对奇数列和偶数列像素的参考信号交替进行采样；

所述光强信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的光强信号输出端连接，用于对奇数列和偶数列像素的光强信号交替进行采样；

所述参考信号采样电容的另一端与参考信号保持电容的一端连接，并且，所述参考信号采样电容通过第二开关元件与所述第一差分运算放大器的第一输入端连接，所述参考信号保持电容通过第一开关元件与所述第二差分运算放大器的第一输入端连接；

所述光强信号采样电容的另一端与光强信号保持电容的一端连接，并且，所述光强信号采样电容通过第三开关元件与所述第一差分运算放大器的第二输入端连接，所述光强信号保持电容通过第四开关元件与所述第二差分运算放大器的第二输入端连接；

所述参考信号保持电容的另一端与所述第一差分运算放大器和第二差分放大器的第一输出端连接；

所述光强信号保持电容的另一端与所述第一差分运算放大器和第二差分运算放大器的第二输出端连接。

6.一种电子设备，其特征在于包括权利要求1至5任一权利要求所述的图像传感器。

7.一种CMOS图像传感器模拟输出合并电路，用于将图像传感器的奇数列信号列处理电路和偶数列信号列处理电路输出的信号交替输出至该图像传感器的模拟数字转换电路，该合并电路包括：

采样模块、保持模块和差分运算放大器；

其中，所述采样模块用于对偶数列信号列处理电路输出的参考信号、光强信号和奇数列信号处理电路输出的参考信号、光强信号交替进行采样；

所述差分运算放大器用于对采样后的参考信号和光强信号进行差分运算；

所述保持模块用于将经差分运算放大器差分运算后的参考信号和光强信号输出；其特征在于，所述采样模块包括第一参考信号采样电容、第一光强信号采样电容、第二参考信号采样电容、第二光强信号采样电容；

所述保持模块包括第一参考信号保持电容、第一光强信号保持电容、第二参考信号保持电容和第二光强信号保持电容；

其中，所述第一参考信号采样电容和第一光强信号采样电容一端分别与奇数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对奇数列信号列处理电路输出的参考信号和光强信号进行采样；

所述第一参考信号采样电容的另一端与第一参考信号保持电容的一端连接，并同时与所述差分运算放大器的第一输入端连接；

所述第一光强信号采样电容的另一端与第一光强信号保持电容的一端连接，并同时与所述差分运算放大器的第二输入端连接；

所述第一参考信号保持电容的另一端通过第一开关元件与所述差分运算放大器的第一输出端连接；

所述第一光强信号保持电容的另一端通过第二开关元件与所述差分运算放大器的第二输出端连接；

所述第二参考信号采样电容和第二光强信号采样电容的一端分别与偶数列信号列处理电路的参考号输出端和光强信号输出端连接，用于对偶数列信号列处理电路输出的参考信号和光强信号进行采样；

所述第二参考信号采样电容的另一端与第二参考信号保持电容的一端连接，并同时与所述差分运算放大器的第三输入端连接；

所述第二光强信号采样电容的另一端与第二光强信号保持电容的一端连接，并同时与所述差分运算放大器的第四输入端连接；

所述第二参考信号保持电容的另一端通过第三开关元件与所述差分运算放大器的第一输出端连接；

所述第二光强信号保持电容的另一端通过第四开关元件与所述差分运算放大器的第二输出端连接。

8.一种CMOS图像传感器模拟输出合并电路，用于将图像传感器的奇数列信号列处理电路和偶数列信号列处理电路输出的信号交替输出至该图像传感器的模拟数字转换电路，该合并电路包括：

采样模块、保持模块和差分运算放大器；

其中，所述采样模块用于对偶数列信号列处理电路输出的参考信号、光强信号和奇数列信号处理电路输出的参考信号、光强信号交替进行采样；

所述差分运算放大器用于对采样后的参考信号和光强信号进行差分运算；

所述保持模块用于将经差分运算放大器差分运算后的参考信号和光强信号输出；其特征在于，所述采样模块包括参考信号采样电容和光强信号采样电容；

所述保持模块包括参考信号保持电容和光强信号保持电容；

所述参考信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的参考信号输出端连接，用于对奇数列和偶数列像素的参考信号交替进行采样；

所述光强信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的光强信号输出端连接，用于对奇数列和偶数列像素的光强信号交替进行采样；

所述参考信号采样电容的另一端与参考信号保持电容的一端连接，并同时与所述差分运算放大器的第一输入端连接；

所述光强信号采样电容的另一端与光强信号保持电容的一端连接，并同时与所述差分运算放大器的第二输入端连接；

所述参考信号保持电容的另一端与所述差分运算放大器的第一输出端连接；

所述光强信号保持电容的另一端与所述差分运算放大器的第二输出端连接。

9.一种CMOS图像传感器模拟输出合并电路，用于将图像传感器的奇数列信号列处理电路和偶数列信号列处理电路输出的信号交替输出至该图像传感器的模拟数字转换电路，该合并电路包括：

采样模块、保持模块和差分运算放大器；

其中，所述采样模块用于对偶数列信号列处理电路输出的参考信号、光强信号和奇数列信号处理电路输出的参考信号、光强信号交替进行采样；

所述差分运算放大器用于对采样后的参考信号和光强信号进行差分运算；

所述保持模块用于将经差分运算放大器差分运算后的参考信号和光强信号输出；其特征在于，所述采样模块包括第一参考信号采样电容、第一光强信号采样电容、第二参考信号采样电容和第二光强信号采样电容；

所述保持模块包括第一参考信号保持电容、第一光强信号保持电容、第二参考信号保持电容和第二光强信号保持电容；

所述差分运算放大器包括第一差分运算放大器和第二差分运算放大器；

其中，所述第一参考信号采样电容和第一光强信号采样电容一端分别与奇数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对奇数列信号列处理电路输出的参考信号和光强信号进行采样；

所述第一参考信号采样电容的另一端与第一参考信号保持电容的一端连接，并同时与所述第一差分运算放大器的第一输入端连接；

所述第一光强信号采样电容的另一端与第一光强信号保持电容的一端连接，并同时与所述第一差分运算放大器的第二输入端连接；

所述第一参考信号保持电容的另一端与所述第一差分运算放大器的第一输出端连接；

所述第一光强信号保持电容的另一端与所述第一差分运算放大器的第二输出端连接；

所述第二参考信号采样电容和第二光强信号采样电容的一端分别与偶数列信号列处理电路的参考信号输出端和光强信号输出端连接，用于对偶数列信号列处理电路的输出参考信号和光强信号进行采样；

所述第二参考信号采样电容的另一端与第二参考信号保持电容的一端连接，并同时与所述第二差分运算放大器的第一输入端连接；

所述第二光强信号采样电容的另一端与第二光强信号保持电容的一端连接，并同时与所述第二差分运算放大器的第二输入端连接；

所述第二参考信号保持电容的另一端与所述第二差分运算放大器的第一输出端连接；

所述第二光强信号保持电容的另一端与所述第二差分运算放大器的第二输出端连接。

所述第一差分运算放大器的第一输出端通过第一开关元件与所述合并电路的第一输出端连接，所述第二差分运算放大器的第一输出端通过第三开关元件与所述合并电路的第一输出端连接；

所述第一差分运算放大器的第二输出端通过第二开关元件与所述合并电路的第二输出端连接，所述第二差分运算放大器的第二输出端分别通过第四开关元件与所述合并电路的第二输出端连接。

10.一种CMOS图像传感器模拟输出合并电路，用于将图像传感器的奇数列信号列处理电路和偶数列信号列处理电路输出的信号交替输出至该图像传感器的模拟数字转换电路，该合并电路包括：

采样模块、保持模块和差分运算放大器；

其中，所述采样模块用于对偶数列信号列处理电路输出的参考信号、光强信号和奇数列信号处理电路输出的参考信号、光强信号交替进行采样；

所述差分运算放大器用于对采样后的参考信号和光强信号进行差分运算；

所述保持模块用于将经差分运算放大器差分运算后的参考信号和光强信号输出；其特征在于：所述采样模块包括参考信号采样电容和光强信号采样电容；

所述保持模块包括参考信号保持电容和光强信号保持电容；

所述差分运算放大器包括第一差分运算放大器和第二差分运算放大器；

其中，所述参考信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的参考信号输出端连接，用于对奇数列和偶数列像素的参考信号交替进行采样；

所述光强信号采样电容的一端与所述奇数列信号列处理电路和偶数列信号列处理电路的光强信号输出端连接，用于对奇数列和偶数列像素的光强信号交替进行采样；

所述参考信号采样电容的另一端与参考信号保持电容的一端连接，并且，所述参考信号采样电容通过第二开关元件与所述第一差分运算放大器的第一输入端连接，所述参考信号保持电容通过第一开关元件与所述第二差分运算放大器的第一输入端连接；

所述光强信号采样电容的另一端与光强信号保持电容的一端连接，并且，所述光强信号采样电容通过第三开关元件与所述第一差分运算放大器的第二输入端连接，所述光强信号保持电容通过第四开关元件与所述第二差分运算放大器的第二输入端连接；

所述参考信号保持电容的另一端与所述第一差分运算放大器和第二差分放大器的第一输出端连接；

所述光强信号保持电容的另一端与所述第一差分运算放大器和第二差分运算放大器的第二输出端连接。

Images