CN101477834A

CN101477834A - 集成电路数字编码的刻录方法及系统

Info

Publication number: CN101477834A
Application number: CNA2008100022109A
Authority: CN
Inventors: 陈柏玮; 叶明升; 赵峰彬; 张明源; 刘世诚
Original assignee: Chroma Electronics Shenzhen Co Ltd
Current assignee: Chroma Electronics Shenzhen Co Ltd
Priority date: 2008-01-02
Filing date: 2008-01-02
Publication date: 2009-07-08
Anticipated expiration: 2028-01-02
Also published as: CN101477834B

Abstract

一种集成电路数字编码的刻录方法，用以将数字编码(rolling code)刻录至集成电路，刻录方法至少包括下列步骤：将一数字编码内容写入一刻录样本存储器，其中数字编码内容至少包括刻录地址(address)、数字编码值(rolling code value)及动态运算步阶数(step)。将相同的数字编码内容写入一验证样本存储器。将刻录样本存储器内的数字编码内容写入一集成电路(IC)。将集成电路内的数字编码内容与验证样本存储器内的数字编码内容相验证比较，以确认集成电路内数字编码的正确性。可动态地刻录数字编码至具有存储器的芯片、集成电路等产品，用以辨识每一个产品的产地、生产时间、流向或流水号等资料。

Description

集成电路数字编码的刻录方法及系统

技术领域

本发明是有关于一种数字编码的刻录方法，特别是关于一种在半导体测试机台自动化生产时，动态(real time)刻录数字编码(rolling code)于集成电路(IC)内的刻录方法。

背景技术

集成电路(IC)几乎已经成为所有电子设备中不可或缺的关键组件，集成电路的可靠度也无疑地决定了电子设备的可靠度。故当集成电路量产出货之前，必须进行检测程序后才能出货，以确保集成电路的可靠度。一般来说，集成电路利用半导体测试机台(ATE)来进行检测集成电路功能的程序。

由于集成电路业者希望能掌握每一个集成电路组件的出货时间、地点及批号...等信息，来作产品出货的控管。因此，在集成电路的检测过程中，会将数字编码(rolling code)刻录至集成电路内部存储器中，以通过数字编码确实追踪每个集成电路的状况、流向..等。

传统上，刻录数字编码至集成电路的程序是利用人工操作测试模块(testmodule)将数字编码一个一个地刻录至产品中。上述的刻录方式，需要依赖大量的人工操作，而导致生产效率低。同时，由于人工操作容易有人为误判及操作失误...等问题发生，而造成可靠度较差。

因此，鉴于上述现有技术中所仍然存在不足之处，对此提供一实际有效的解决方案，为当前技术所必需。

发明内容

本发明的一目的是利用半导体测试机台自动化检测时，动态(real time)刻录数字编码(rolling code)于集成电路(IC)内，借此改善人工操作测试模块生产效率较低的问题。

本发明的另一目的是数字编码刻录至集成电路内后，随即进行验证(verify)程序，以确认所刻录的数字编码是否正确，而提高产品的可靠度。

本发明提供一种集成电路数字编码的刻录方法，用以将数字编码(rolling code)刻录至集成电路内，刻录方法至少包括下列步骤。

将一数字编码内容写入一刻录样本存储器(write pattern memory)，其中数字编码内容至少包括数字编码于集成电路中的刻录地址(address)、数字编码值(rolling code value)及动态运算步阶数(step)。

将相同的数字编码内容写入一验证样本存储器(read pattern memory)。

将刻录样本存储器内的数字编码内容写入(刻录)至一集成电路(IC)。其中，数字编码内容系刻录至集成电路存储器中的预定刻录地址。

将集成电路内的数字编码内容与验证样本存储器内的数字编码内容相验证比较(verify)，以确认集成电路内数字编码的正确性。

本发明提供一种集成电路数字编码的刻录系统，此系统至少包括一存储器模块、一第一写入模块、一第二写入模块及一验证模块。

存储器模块用以储存数据文件，且至少具有一刻录样本存储器(writepattern memory)及一验证样本存储器(read pattern memory)。

第一写入模块用以将一数字编码内容写入至上述刻录样本存储器及验证样本存储器。其中，数字编码内容至少包括刻录地址(address)、数字编码值(rolling code value)及动态运算步阶数(step)。

第二写入模块用以将刻录样本存储器内的数字编码内容写入(刻录)(burst)至一集成电路(IC)。

验证模块用以将集成电路内的数字编码内容与验证样本存储器内的数字编码内容相验证比较，以确认集成电路内数字编码的正确性。

本发明提供一种集成电路数字编码的刻录系统，适用于通过一半导体测试机台将数字编码刻录至集成电路，此刻录系统至少包括一系统控制计算机及一半导体测试机台。

系统控制计算机用以取得一数字编码内容，并将数字编码内容加载半导体测试机台，其中数字编码内容至少包括刻录地址(address)、数字编码值(rolling code value)及动态运算步阶数(step)。

半导体测试机台用以检测集成电路及刻录数字编码，且半导体测试机台更包括一存储器模块、一写入器及一比较器。

存储器模块至少具有一刻录样本存储器(write pattern memory)及一验证样本存储器(read pattern memory)，上述数字编码内容写入至刻录样本存储器及验证样本存储器。

写入器用以将刻录样本存储器内的数字编码内容写入(刻录)(burst)至集成电路。比较器用以将集成电路内的数字编码内容与验证样本存储器内的数字编码内容相验证比较(verify)，并将比较结果传送至系统控制计算机。

由此，本发明集成电路数字编码的刻录系统及方法具有下列优点：

一、可动态地刻录数字编码至具有存储器的芯片、集成电路..等产品，用以辨识每一个产品的产地、生产时间、流向或流水号...等资料。

二、在半导体测试机台中，集成电路进行自动化检测时，本发明的方法及系统可自动化且动态(real time)地刻录数字编码于集成电路内，借此改善人工操作测试模块生产效率较低的问题。

三、数字编码刻录至集成电路存储器后，随即进行验证(verify)程序，以确认所刻录的数字编码是否正确，而提高产品的可靠度。

附图说明

图1为本发明所揭示的集成电路数字编码的刻录方法的流程图；

图2为本发明集成电路数字编码刻录系统的功能方块图；以及

图3为本发明集成电路数字编码刻录系统的架构示意图。

符号说明：

11：初始化文件 12：集成电路

20：数字编码刻录系统 21：读取/分析模块

22：第一写入模块 23、33：存储器模块

231、331：刻录样本存储器 232、332：验证样本存储器

24：第二写入模块 25：验证模块

26：累加模块 3：半导体测试机台

31：系统控制计算机 34：写入器

35：比较器

具体实施方式

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：

关于本发明的优点与精神，以及更详细的实施方式可以通过以下的实施方式以及所附图式得到进一步的了解。

请参照图1，其为本发明所揭示的集成电路数字编码的刻录方法的流程图。在本实施例中，首先读取一初始化文件(initial file)(S101)，其中初始化文件的内容至少包括定义数字编码于集成电路中的刻录地址(Adress)、数字编码初始值(Count)及数字编码动态运算步阶数(Step)。在较佳实施例中更包括数字编码位组长度(word length)及数字编码刻录型态(order)。

一初始化文件的范例如下：

[Rolling Code]

Address＝0x301

Word_Length＝2

Count＝1234 5678

Order＝H2L

Step＝00000001

Way＝ini

然而，上述初始化文件的内容可依照客户需求而做格式及内容的变更。

读取初始化文件的步骤之后，便将初始化文件所定义的刻录条件进行条件组合及运算，进而得到一数字编码内容。

接着，判定目前待刻录的集成电路内预定存储器位置是否空白(blank testitem check)(S102)，其中预定存储器位置是指数字编码内容的刻录地址。当预定存储器位置非为空白时，则集成电路刻录失败，进而接着判定下一个待刻录集成电路内预定存储器位置是否空白。

当待刻录的集成电路内预定存储器位置为空白时，则继续进行后续刻录程序。

将由初始化文件所得到的数字编码内容写入一刻录样本存储器(writepattern memory)(S103)。其中，数字编码内容至少包括数字编码于集成电路中的刻录地址、数字编码值及动态运算步阶数。同样地，在较佳实施例中，数字编码内容更包括数字编码位组长度及数字编码刻录型态。

接着，将相同的数字编码内容写入一验证样本存储器(read patternmemory)(S104)。将刻录样本存储器内的数字编码内容写入(刻录)至一集成电路(S105)。其中，数字编码内容系写入至集成电路存储器中的预定刻录地址。至此，集成电路的刻录程序已完成。

值得注意的是，上述步骤S103及步骤S104可同时进行之后，再进行步骤S105；或者，依序进行步骤S103、步骤S105及步骤S104。

接着，将进行刻录程序的验证。如图所示，将集成电路内的数字编码内容与验证样本存储器内的数字编码内容相验证比较(verify)，验证两者是否一致？(S106)，借此确认集成电路内数字编码的正确性，及是否依循合理编码状态。

当集成电路与验证样本存储器内的数字编码内容一致时，判定集成电路通过刻录程序，所刻录的数字编码内容为正确的。接着，数字编码内容的数字编码值累加一个运算步阶数(rolling code count one step value)(S107)。然后，将累加后之数字编码内容写入刻录样本存储器及验证样本存储器，以进行下一个集成电路之写入及验证程序(S109)。也就是说，当集成电路刻录成功时，下一个待刻录集成电路所需写入(刻录)的数字编码内容，为此刻录成功的集成电路的数字编码内容所累加后的数字编码内容。例如：第一个集成电路的数字编码值为12345678、第二个集成电路的数字编码值为123456789...接下来依此类推。

然而，当集成电路与验证样本存储器内的数字编码内容不一致时，则判定集成电路刻录失败。接着，保留验证样本存储器内的数字编码内容(restorerolling code value)(S108)，并将此数字编码内容写入刻录样本存储器及验证样本存储器，据此用来进行下一个集成电路的写入(刻录)及验证程序(S109)。也就是说，当集成电路刻录失败时，目前的数字编码内容将被保留给下一个待刻录集成电路。例如：数字编码值12345678刻录至第一集成电路发生刻录失败时，此数字编码值12345678仍继续保留，且继续用来刻录至第二个集成电路。

因此，通过上述的刻录方法，可将数字编码内容依序地刻录至多个集成电路，并且可确保所出货量产的集成电路不会有具有错误数字编码的瑕疵品，以大幅提升产品的可靠度。

请参照图2，其为本发明集成电路数字编码刻录系统的功能方块图。如图所示，在一实施例中，本发明所揭示的集成电路数字编码的刻录系统20至少包括一读取/分析模块21、一第一写入模块22、一存储器模块23、一第二写入模块24、一验证模块25及一累加模块26。

读取/分析模块21用以读取一初始化文件11至系统中，并对初始化文件所定义的刻录条件进行分析，进而得到一数字编码内容。同样地，初始化文件及数字编码内容至少包括刻录地址、数字编码初始值及动态运算步阶数。而在较佳实施例中，更包括数字编码位组长度及数字编码刻录型态。

存储器模块23用以储存数据文件，且至少具有一刻录样本存储器231及一验证样本存储器232。第一写入模块22用以将数字编码内容写入至刻录样本存储器231及验证样本存储器232。

第二写入模块24用以将刻录样本存储器231内的数字编码内容写入(刻录)(burst)至一集成电路(IC)12。验证模块用以将集成电路12内的数字编码内容与验证样本存储器232内的数字编码内容相验证比较，以确认集成电路12内数字编码的正确性，及是否依循合理编码状态。

累加模块26用以将数字编码内容之数字编码值累加一个运算步阶数。

经由验证模块25的验证，当集成电路12与验证样本存储器232内的数字编码内容一致时，数字编码内容将经过累加模块26处理后才传输至第一写入模块22。此时，累加后的数字编码内容系用来写入(刻录)至下一个集成电路。

经由验证模块25的验证，当集成电路12与验证样本存储器232内的数字编码内容不一致时，传输至第一写入模块22的为验证样本存储器232所储存的数字编码内容。也就是说，本次的数字编码内容不进行累加，而被保留(restore)，用来写入(刻录)至下一个集成电路。

另外，在本发明实施例中上述数字编码内容以文件格式呈现，且数字编码内容的文件中设定全域指针群组(global label group)，用以定义写入动态编码的起始位置。其中，全域指针群组可分为地址指针群组(address label group)及资料指针群组(data label group)，且上述两类群组又可分为写入刻录样本存储器及验证样本存储器的两种文件类别。

请参照图3，其为本发明集成电路数字编码刻录系统的架构示意图。本实施例的集成电路数字编码的刻录系统，适用于通过一半导体测试机台(ATE)3将数字编码刻录至集成电路12，也就是前述的集成电路数字编码的刻录系统及方法应用于半导体测试机台3的实施例。此刻录系统至少包括一系统控制计算机31及一半导体测试机台3。

系统控制计算机31用以取得一数字编码内容，并将数字编码内容加载半导体测试机台3，其中数字编码内容至少包括刻录地址(address)、数字编码值(rolling code value)及动态运算步阶数(step)。

值得注意的是，刻录系统欲开始刻录数字编码至集成电路12之初，系统控制计算机31会先读取一可客制化的初始化文件11，并对初始化文件11所定义的刻录条件进行分析，进而得到上述数字编码内容，其中该初始化文件至少包括刻录地址、数字编码初始值及动态运算步阶数。

请继续参照图3，半导体测试机台3用以检测集成电路及刻录数字编码，且半导体测试机台3更包括一存储器模块33、一写入器34及一比较器35。

存储器模块33至少具有一刻录样本存储器(write pattern memory)331及一验证样本存储器(read pattern memory)332，上述数字编码内容是由系统控制计算机31写入至刻录样本存储器331及验证样本存储器332。

写入器34用以将刻录样本存储器331内的数字编码内容写入(刻录)(burst)至集成电路12。接着，比较器35用以将集成电路12内的数字编码内容与验证样本存储器332内的数字编码内容相验证比较(verify)，并将比较结果传送至系统控制计算机31。

当比较器35的比较结果一致时，系统控制计算机31便将目前的数字编码内容的数字编码值累加一个运算步阶数，使其作为刻录至下一个集成电路的数字编码内容。因此，系统控制计算机31便将上述累加后的数字编码内容加载半导体测试机台3，以进行下一个集成电路的刻录。

然而，当比较器35的比较结果不一致时，系统控制计算机31则将验证样本存储器332所储存的数字编码内容加载半导体测试机台，以进行下一个集成电路的刻录。也就是说，系统控制计算机31不将目前的数字编码内容进行累加，就直接使用此数字编码内容进行下一个集成电路的刻录。

因此，半导体测试机台不但具有原本测试集成电路的功能，更可具有刻录数字编码及验证数字编码的功能，且上述的各项功能皆可自动化地完成，不需人工操作。其中，集成电路的刻录及验证程序可在集成电路功能检测程序前或后进行，且不会影响到集成电路功能检测程序。

值得注意的是，本发明集成电路数字编码的刻录系统、方法及计算机程序并不限定用来刻录及验证集成电路，而可以用来刻录及验证任何具有存储器的芯片或电子组件。

综上所述，本发明集成电路数字编码的刻录系统及方法具有下列优点：

本发明虽以较佳实例阐明如上，然其并非用以限定本发明精神与发明实体仅止于上述实施例。对熟悉此项技术者，当可轻易了解并利用其它组件或方式来产生相同的功效。因此，在不脱离本发明的精神与范围内所作的修改，均应包含在申请专利范围内。

Claims

1.一种集成电路数字编码的刻录方法，用以将数字编码刻录至集成电路，刻录方法至少包括下列步骤：

将一数字编码内容写入一刻录样本存储器，其中该数字编码内容至少包括刻录地址、数字编码值及动态运算步阶数；

将相同的该数字编码内容写入一验证样本存储器；

将该刻录样本存储器内的该数字编码内容写入(刻录)至一集成电路；以及

将该集成电路内的该数字编码内容与该验证样本存储器内的该数字编码内容相验证比较。

2.如权利要求1所述的方法，其中上述将该集成电路内的该数字编码内容与该验证样本存储器内的该数字编码内容相验证比较的步骤后，更包括下列步骤：

当该集成电路与该验证样本存储器内的该数字编码内容一致时，判定该集成电路通过刻录程序；

该数字编码内容的数字编码值累加一个运算步阶数；以及

将累加后的该数字编码内容写入该刻录样本存储器及该验证样本存储器，以进行下一个集成电路的写入及验证程序。

3.如权利要求1所述的方法，其中上述将该集成电路内的该数字编码内容与该验证样本存储器内的该数字编码内容相验证比较的步骤后，更包括下列步骤：

当该集成电路与该验证样本存储器内的该数字编码内容不一致时，判定该集成电路刻录失败；

保留验证样本存储器内的该数字编码内容；以及

将上一步骤的该数字编码内容写入该刻录样本存储器及该验证样本存储器，以进行下一个集成电路的写入及验证程序。

4.如权利要求1所述的方法，其中上述将该数字编码内容写入至一刻录样本存储器的步骤前，更包括下列步骤：

读取一初始化文件的步骤，其中该初始化文件至少包括刻录地址、数字编码初始值及动态运算步阶数；以及

将该初始化文件所定义的刻录条件进行条件组合及运算，进而得到该数字编码内容。

5.如权利要求4所述的方法，其中该初始化文件更包括数字编码位组长度及数字编码刻录型态。

6.如权利要求1所述的方法，其中上述将该数字编码内容写入该刻录样本存储器的步骤前，更包括下列步骤：

判定待刻录的集成电路内预定存储器位置是否空白；

当该预定存储器位置为空白时，则继续进行后续步骤；以及

当该预定存储器位置非为空白时，则该集成电路刻录失败，进而接着判定下一个待刻录集成电路内预定存储器位置是否空白。

7.如权利要求6所述的方法，其中该集成电路内预定存储器位置是指数字编码内容的刻录地址。

8.一种集成电路数字编码的刻录方法，用以将数字编码内容刻录至集成电路，刻录方法包括下列步骤：

将该刻录样本存储器内的该数字编码内容写入(刻录)至一集成电路；

将与第一步骤相同的该数字编码内容写入一验证样本存储器；以及

9.一种集成电路数字编码的刻录系统，该刻录系统至少包括：

一存储器模块，用以储存数据文件，且至少具有一刻录样本存储器及一验证样本存储器；

一第一写入模块，用以将一数字编码内容写入至该刻录样本存储器及该验证样本存储器，其中该数字编码内容至少包括刻录地址、数字编码值及动态运算步阶数；

一第二写入模块，用以将该刻录样本存储器内的该数字编码内容写入(刻录)至一集成电路；以及

一验证模块，用以将该集成电路内的该数字编码内容与该验证样本存储器内的该数字编码内容相验证比较。

10.如权利要求9所述的刻录系统，其中该系统更包括一累加模块，用以将该数字编码内容的数字编码值累加一个运算步阶数，其中当该集成电路与该验证样本存储器内的该数字编码内容一致时，该数字编码内容将经过该累加模块处理后传输至该第一写入模块，当该集成电路与该验证样本存储器内的该数字编码内容不一致时，传输至该第一写入模块为该验证样本存储器所储存的该数字编码内容。

11.如权利要求9所述的刻录系统，其中该系统更包括一读取/分析模块，用以读取一初始化文件至该系统，并对该初始化文件所定义的刻录条件进行分析，进而得到该数字编码内容，其中该初始化文件至少包括刻录地址、数字编码初始值及动态运算步阶数。

12.一种集成电路数字编码的刻录系统，适用于通过一半导体测试机台将数字编码刻录至集成电路，该刻录系统至少包括：

一系统控制计算机，用以取得一数字编码内容，并将该数字编码内容加载该半导体测试机台，其中该数字编码内容至少包括刻录地址、数字编码值及动态运算步阶数；以及

该半导体测试机台，用以检测集成电路及刻录数字编码，该半导体测试机台更包括：

一存储器模块，至少具有一刻录样本存储器及一验证样本存储器，上述该数字编码内容写入至该刻录样本存储器及该验证样本存储器，

一写入器，用以将该刻录样本存储器内的该数字编码内容写入(刻录)至一集成电路；以及

一比较器，用以将该集成电路内的该数字编码内容与该验证样本存储器内的该数字编码内容相验证比较，并将比较结果传送至该系统控制计算机。

13.如权利要求12所述的刻录系统，其中该系统欲开始刻录数字编码至集成电路之初，该系统控制计算机读取一初始化文件，并对该初始化文件所定义的刻录条件进行分析，进而得到该数字编码内容，其中该初始化文件至少包括刻录地址、数字编码初始值及动态运算步阶数。

14.如权利要求13所述的刻录系统，其中当该比较器的比较结果一致时，该系统控制计算机便将该数字编码内容的数字编码值累加一个运算步阶数，并加载该半导体测试机台，以进行下一个集成电路的刻录，当该比较器的比较结果不一致时，该系统控制计算机则将该验证样本存储器所储存的该数字编码内容加载该半导体测试机台，以进行下一个集成电路的刻录。