CN101476932A - 对待检信号相位无敏感性的同频Duffing振子及构建方法 - Google Patents

Abstract

本发明提供的是一种对待检信号相位无敏感性的同频Duffing振子及构建方法。包括差分放大单元、摸－数转换单元、后置配置单元、智能处理单元和时钟源；差分放大单元把输入信号x(t)转换为差分信号；摸－数转换单元把x(t)转换为14位的二进制数字信号，转换时钟由智能处理单元提供，频率根据待检信号确定；后置配置单元为智能处理单元提供后置配置，软件下载使用JTAG方式；智能处理单元为FPGA或SOPC芯片，实现同频Duffing振子，算法采用VHDL语言和μ/COSII嵌入式汇编语言实现；时钟源为智能处理单元提供系统时钟。本发明提供一种具有与现有混沌振子皆然不同性质的新型同频Duffing振子，其构建该同频Duffing振子的思想对发展和丰富混沌振子构建理论将会起到积极的推动作用。

Description

对待检信号相位无敏感性的同频Duffing振子及构建方法

(一)技术领域

本发明涉及一种可用于非相干信号检测的混沌振子构建技术，特别是涉及一种通过相位空间分割和混沌振子内部驱动力初相移动来构建对待检信号相位无敏感性的同频Duffing振子的技术。

(二)背景技术

用混沌振子检测信号是近年来发展起来的一项新技术，该技术以分析混沌振子的相变状态来实现信号检测，即以观测混沌振子是否呈现大尺度周期轨道现象(或间歇混沌现象)或混沌现象来判定待检信号的有无(Guangyu Wang，DajunChen，Jianya Lin and Xing Chen，“The Application of Chaotic Oscillatorto Weak Signal Detection，”IEEE Transaction on Industrial Electronics，vol.46，no.2，pp.440-444，1999.)。

尽管理论和实验都已证明，在微弱信号检测方面混沌振子信号检测技术比现有技术都更为有效(李月，杨宝俊.混沌振子检测引论.北京：电子工业出版社，2004.；李月，杨宝俊，石要武.色噪声背景下微弱正弦信号的混沌检测[J].物理学报，52(3)：526-530，2003.；Xiyi Zhang，Hongxia Guo，Binghe Wang，andPengyi Zhang，“A New Method for Detecting Line Spectrum of Ship-RadiatedNoise Using Duffing Oscillator，”Chinese Science Bulletin，vol.52，no.14，pp.1906-1912，2007.)，但这种信号检测还不能在混沌振子内部驱动力与待检信号不取得一定的相位关联的条件下达成(李香莲，机械振动微弱慢频变信号的混沌振子检测，中国机械工程，2006年17卷1期：12-16)。因为混沌振子信号检测技术本质上是一种相干检测技术，它要求待检信号的相位必须落在混沌振子的信号接收窗内(以Duffing振子为例，大约为180°左右)。由理论研究表明，任何单一混沌振子的信号接收窗都不能覆盖360°全相位空间，因此，就目前人们所掌握的理论和技术而言，用混沌振子无法实现对信号进行非相干检测。

显然，解决上述问题的关键是能否找出一种有效的方法来构建出只敏感待检信号幅度而不敏感待检信号相位的混沌振子，即：对待检信号相位无敏感性的混沌振子或具有360°全相位信号接收窗的混沌振子。如果我们能够找到这样的任一混沌振子，那么用混沌振子进行非相关信号检测的“大门”将被“撬开”。因此，把混沌振子用于非相关信号检测的普适性方法的到来也就将离我们不远。

(三)发明内容

本发明的目的在于提供一种构建只敏感待检信号幅度而不敏感其相位的对待检信号相位无敏感性的同频Duffing振子及构建方法。

本发明的目的是这样实现的：

本发明的对待检信号相位无敏感性的同频Duffing振子的构成为：

包括差分放大单元U1、摸-数转换单元U2、后置配置单元U3、智能处理单元U4和时钟源U5；差分放大单元U1把输入信号x(t)转换为差分信号；摸-数转换单元U2把x(t)转换为14位的二进制数字信号，转换时钟由智能处理单元U4提供，频率根据待检信号确定；后置配置单元U3为智能处理单元U4提供后置配置，软件下载使用JTAG方式；智能处理单元U4为FPGA或SOPC芯片，实现同频Duffing振子，算法采用VHDL语言和μ/COSII嵌入式汇编语言实现；时钟源U5为智能处理单元U4提供系统时钟。

本发明的对待检信号相位无敏感性的同频Duffing振子的构建方法为：

1.取M个频率归一化的基本Duffing振子，M≥3；

2.对M个基本Duffing振子的频率归一化，归一化方程为：

$\frac{d^{2}y\left(t\right)}{{\mathrm{dt}}^2}+\mathrm{\δ}\frac{\mathrm{dy}\left(t\right)}{\mathrm{dt}}-y\left(t\right)+y{\left(t\right)}^3=\mathrm{\γ}\cos \left(t\right)+\mathrm{ax}\left(t\right)$

或 $\frac{d^{2}y\left(t\right)}{{\mathrm{dt}}^2}+\mathrm{\δ}\frac{\mathrm{dy}\left(t\right)}{\mathrm{dt}}-y{\left(t\right)}^3+[1+\mathrm{ax}\left(t\right)]y{\left(t\right)}^5=\mathrm{\γ}\cos \left(t\right)$

其中：x(t)＝s(t)+n(t)为外部信号、s(t)是频率为ω的待检信号、n(t)是噪声、

a为外部信号注入强度因子、γcos(t)代表内部驱动力；

3.对M个基本Duffing振子内部驱动力的初始相位进行调整，调整方程为：

或

式中，k＝0，1，…，M-1；

4.利用t＝ωτ把第3步所述的基本Duffing振子转换为如下可检测频率为ω的待检信号的Duffing振子：

或

式中，k＝0，1，…，M-1；

5.把时间尺度由τ改变到t，并用状态方程表示这些Duffing振子为：

或

式中，k＝0，1，…，M-1；

6.把M个以状态方程形式描述的Duffing振子接成为一个整体，其连接方法为：把输入信号以并联的形式连接到每一个Duffing振子作为共同享有的外部信号x(t)，把以状态方程形式描述的M个Duffing振子的输出y₁和y₂作为一个整体对外输出，即构成一个完整的同频Duffing振子。

M的最佳取值范围为：4≤M≤5。

下面列举一个利用本发明的同频Duffing振子进行非相干信号检测的实例，以此来表明本发明的作用。

1、按照模-数转换器连接同频Duffing振子，同频Duffing振子的输出连接相轨迹分析单元的顺序组成硬件系统；其中，相轨迹分析单元为包含M个显示窗口的相轨迹图示装置。

2、以待检信号s(t)的4～10分之一周期作为模-数转换器的数据转换周期和同频Duffing振子的解算步长。

3、对同频Duffing振子中的每一个以状态方程形式描述的Duffing振子均采用四阶龙格-库塔算法解算。

本发明的关键特征是：同频Duffing振子由M个同频、初相位依次互差

以状态方程形式描述的Duffing振子所构成；具有只敏感待检信号幅度而不敏感待检信号相位的性质；当任一非相干待检信号出现时，同频Duffing振子中至少会有一个以状态方程形式描述的Duffing振子将呈现大尺度周期轨道现象。

本发明的实质是：利用基本Duffing振子具有窄信号接收窗(约180°相角宽度)的特性，先用相位分割技术把待检信号相位可能出现的360°全相位空间分割为M个均等的子相位空间，然后再以初始相位依次移动

的一组M个以状态方程形式描述的Duffing振子来构造能覆盖这360°全相位空间的同频Duffing振子。因此，当任一非相干待检信号出现时，同频Duffing振子中至少会有一个以状态方程形式描述的Duffing振子的内部驱动力将与待检信号取得一定的相位关联的条件，故可实现对非相干信号检测的目的。

本发明的具体工作过程和原理是：

第一步，幅值不超过±0.25V的含噪信号x(t)经由模-数转换器转化为数字量，转换速率为待检信号频率的4～10倍；

第二步，把数字化的x(t)作为外部信号送入以四阶龙格-库塔算法进行解算的同频Duffing振子中，送入方式由式

或式

确定，解算步长与ADC的转换时钟周期相同，运算结果以相轨迹横、纵坐标分量的形式实时地送给相轨迹图示装置；

第三步，根据相轨迹图示装置显示的M条轨迹中是否出现大尺度周期轨道现象判决待检信号有无。判决规则是，只要有一条或多于一条轨迹出现大尺度周期轨道现象，即判定待检信号存在，否则判定待检信号不存在。

本发明的有益效果在于：

1.提供一种具有与现有混沌振子皆然不同性质的新型同频Duffing振子，其构建该同频Duffing振子的思想对发展和丰富混沌振子构建理论将会起到积极的推动作用。

2.从理论和技术两方面都展示了仅敏感待检信号幅度但不敏感其相位的混沌振子的可构建性，这为未来找到无相位敏感性的普适性混沌振子的构建方法具有重要的指导意义。

3.为非相干信号的混沌振子检测提供了一种既有效又可行的新方法和技术解决方案。同频Duffing振子只敏感待检信号幅度而不敏感待检信号相位的性质特别适用于检测相位未知信号的场合。图3可对上述情况提供进一步地说明。

(四)附图说明

图1是本发明的同频Duffing振子的连接结构图；

图2是本发明的应用实例的硬件互连原理框图；

图3a-图3e是在不同待检信号初相下同频Duffing振子(M＝4)的输出相迹图，其中：图3-a待检信号s(t)＝Asin(ωt+0°)、图3-b待检信号s(t)＝Asin(ωt+90°)、图3-c待检信号s(t)＝Asin(ωt+180°)、图3-d待检信号s(t)＝Asin(ωt+270°)、图3-e待检信号s(t)＝Asin(ωt+45°)。

图4是对待检信号相位无敏感性的同频Duffing振子构建方法的一个实施例的电原理图。

(五)具体实施方式

下面结合附图举例对本发明做更详细地描述：

结合图4，对待检信号相位无敏感性的同频Duffing振子的构成由差分放大单元U1、模-数转换单元U2、后置配置单元U3、智能处理单元U4和时钟源U5共同组成。外部信号x(t)接入差分放大单元U1的反相输入端，差分放大单元U1的差分输出端接入模-数转换单元U2的差分输入端，模-数转换单元U2的输出端和控制线连接到智能处理单元U4的I/O输入端。时钟源U5的输出端与智能处理单元U4的另外一根I/O输入端连接。后置配置单元U3的配置总线口与智能处理单元U4的配置总线口相互对应连接。JTAG_插座第1脚和5脚分别接后置配置单元U3和智能处理单元U4的TCK和TMS端。JTAG_插座第9脚接后置配置单元U3的TDI端、后置配置单元U3的TDO端接智能处理单元U4的TDI端、智能处理单元U4的TDO端接JTAG_插座第3脚。

U1负责把输入信号x(t)转换为差分信号；U2负责把x(t)转换为14位的二进制数字信号，转换时钟由U4提供，频率根据待检信号确定；U3负责为智能处理单元U4提供后置配置，软件下载使用JTAG方式；U4为FPGA或SOPC芯片，负责实现同频Duffing振子，算法采用VHDL语言和μ/COSII嵌入式汇编语言实现；U5负责为U4提供系统时钟。

本实施例采用的具体参数是：

1.x(t)为包含待检信号和噪声的外部信号，幅度峰-峰值不大于±0.25V。

2.A/D转换时钟为360.5MHz。

3.待检信号频率为36.05MHz。

4.同频Duffing振子模型为

式中，M＝4；k＝0，1，…，4。

5.同频Duffing振子的解算采用四阶龙格-库塔法。

以上描述为本发明的一种实施例，根据本发明的技术方案可以进行相应变化。

本发明的实现步骤是：

1.选取M个频率归一化的基本Duffing振子来构造对待检信号相位无敏感性的同频Duffing振子，根据我们的经验，一般须M≥3，但4≤M≤5具有最佳性能。

2.所选的M个基本Duffing振子的频率归一化方程必须同时具有下列特征：

$\frac{d^{2}y\left(t\right)}{{\mathrm{dt}}^2}+\mathrm{\δ}\frac{\mathrm{dy}\left(t\right)}{\mathrm{dt}}-y\left(t\right)+y{\left(t\right)}^3=\mathrm{\γ}\cos \left(t\right)+\mathrm{ax}\left(t\right)---\left(1\right)$

或 $\frac{d^{2}y\left(t\right)}{{\mathrm{dt}}^2}+\mathrm{\δ}\frac{\mathrm{dy}\left(t\right)}{\mathrm{dt}}-y{\left(t\right)}^3+[1+\mathrm{ax}\left(t\right)]y{\left(t\right)}^5=\mathrm{\γ}\cos \left(t\right)---\left(2\right)$

式中，x(t)＝s(t)+n(t)为外部信号，s(t)是频率为ω的待检信号，n(t)是噪声，a为外部信号注入强度因子；γcos(t)代表内部驱动力。

3.为覆盖360°全相位空间，对所选的M个基本Duffing振子内部驱动力的初始相位调整如下：

或

式中，k＝0，1，…，M-1。

4.利用t＝ωτ把由方程(3)或(4)描述的基本Duffing振子转换为可检测频率为ω的待检信号的Duffing振子如下：

或

式中，k＝0，1，…，M-1。

5.把时间尺度由τ改变到t，并用状态方程表示这些Duffing振子为：

或

式中，k＝0，1，…，M-1。

6.把M个以状态方程形式描述的Duffing振子按图1所示的方式连接成为一个整体，即构成一个完整的同频Duffing振子。图中，y₁和y₂分别为以状态方程形式描述的各Duffing振子的输出。

7.用同频Duffing振子进行非相干信号检测的硬件系统可参考图2。图中，相轨迹分析单元为包含M个显示窗口的相轨迹图示装置。

8.以待检信号s(t)的4～10分之一周期作为模-数转换器的数据转换周期和同频Duffing振子的解算步长。

9.对同频Duffing振子中的每一个以状态方程形式描述的Duffing振子均采用四阶龙格-库塔算法解算。

Claims (3)

1、一种对待检信号相位无敏感性的同频Duffing振子，其特征是：包括差分放大单元(U1)、摸-数转换单元(U2)、后置配置单元(U3)、智能处理单元(U4)和时钟源(U5)；差分放大单元(U1)把输入信号x(t)转换为差分信号；摸-数转换单元(U2)把x(t)转换为14位的二进制数字信号，转换时钟由智能处理单元(U4)提供，频率根据待检信号确定；后置配置单元(U3)为智能处理单元(U4)提供后置配置，软件下载使用JTAG方式；智能处理单元(U4)为FPGA或SOPC芯片，实现同频Duffing振子，算法采用VHDL语言和μ/COSII嵌入式汇编语言实现；时钟源(U5)为智能处理单元(U4)提供系统时钟。

2、一种对待检信号相位无敏感性的同频Duffing振子的构建方法，其特征是：

(1)取M个频率归一化的基本Duffing振子，M≥3；

(2)对M个基本Duffing振子的频率归一化，归一化方程为：

$\frac{d^{2}y\left(t\right)}{{\mathrm{dt}}^2}+\mathrm{\δ}\frac{\mathrm{dy}\left(t\right)}{\mathrm{dt}}-y\left(t\right)+y{\left(t\right)}^3=\mathrm{\γ}\cos \left(t\right)+\mathrm{ax}\left(t\right)$

或

其中：x(t)＝s(t)+n(t)为外部信号、s(t)是频率为ω的待检信号、n(t)是噪声、α为外部信号注入强度因子、γcos(t)代表内部驱动力；

(3)对M个基本Duffing振子内部驱动力的初始相位进行调整，调整方程为：

或

式中，k＝0，1，…，M-1；

(4)利用t＝ωτ把第3步所述的基本Duffing振子转换为如下可检测频率为ω的待检信号的Duffing振子：

或

式中，k＝0，1，…，M-1；

(5)把时间尺度由τ改变到t，并用状态方程表示这些Duffing振子为：

或

式中，k＝0，1，…，M-1；

(6)把M个以状态方程形式描述的Duffing振子接成为一个整体，其连接方法为：把输入信号以并联的形式连接到每一个Duffing振子作为共同享有的外部信号x(t)，把以状态方程形式描述的M个Duffing振子的输出y1和y₂作为一个整体对外输出，即构成一个完整的同频Duffing振子。

3、根据权利要求2所述的对待检信号相位无敏感性的同频Duffing振子的构建方法，其特征是：M的最佳取值范围为：4≤M≤5。

Images