CN101463645B

CN101463645B - 一种抗静电瓷砖及其制造方法

Info

Publication number: CN101463645B
Application number: CN2008102392331A
Authority: CN
Inventors: 严建华; 郭红霞; 王群; 崔素萍; 韩国艳; 肖凯; 李智丰; 陈沫; 邹玉林; 李质斌; 张翔
Original assignee: Beijing University of Technology
Current assignee: Beijing University of Technology
Priority date: 2008-12-05
Filing date: 2008-12-05
Publication date: 2010-12-01
Anticipated expiration: 2028-12-05
Also published as: CN101463645A

Abstract

一种抗静电瓷砖及其制造方法属于建筑材料技术领域。现有抗静电瓷砖存在施工不方便、施工后性能稳定性差及综合性能较差的缺点。本发明所提供的瓷砖包括有半导体釉和瓷砖坯体，半导体釉覆盖在瓷砖坯体的上表面，还包括有导电颗粒；其中，导电颗粒分布在瓷砖坯体的上部，并与半导体釉相连通，导电颗粒尺寸为4～16目。本发明通过将导电材料粉末和瓷砖坯体原料混合得到导电颗粒坯料后，将其播撒于瓷砖模具底部，布入瓷砖坯体原料成型得到瓷砖生坯，而后在瓷砖生坯的上表面施半导体釉、烘干、烧成、切边，得到抗静电瓷砖。本发明抗静电瓷砖具有施工性能良好，制造成本低，适用于大规模生产的特点。

Description

一种抗静电瓷砖及其制造方法

技术领域

本发明属于建筑材料科学技术领域，具体涉及一种抗静电瓷砖及其制造方法。

背景技术

静电会降低产品可靠性，引起电子设备失灵甚至损坏，而且威胁人身安全。改善工作环境，消除静电危害，采取有效的静电防护措施，已在相关各行业得到了广泛重视和实施。

抗静电材料有抗静电塑料地胶板、抗静电涂料、抗静电瓷砖等，其中，抗静电瓷砖以其不燃、持效性好、不变形、易清理等优点，在一些场合使用具有其优越性，近几年来得到了很大的发展。目前市场上的抗静电瓷砖及其制造方法有如下几类：

1)瓷砖整体导静电：这类瓷砖有两种，第一种是在气孔率较大的瓷砖表面施半导体釉，然后通过浸泡-烘干的方式在坯体气孔内注入成本较低的吸潮性材料。但这导致瓷砖的坯体吸水率较高，降低了瓷砖的品位和使用性能，同时在铺贴和使用过程中坯体孔中的吸潮性材料会溶出，而影响整个抗静电系统的性能稳定性，并且由于气孔的存在，瓷砖表面耐污性及瓷砖强度下降，瓷砖综合性能受到影响。第二种是在瓷砖坯体表面和内部均加入锡锑半导体粉末材料，但因锡锑半导体粉末价格较高，而导致瓷砖制造成本较高。

2)瓷砖表面导静电：该类瓷砖仅表面有导电釉层，低成本，但在烧成过程中瓷砖往往产生边部变形，因而大部分大规格成品瓷砖需经过切割，以保证在铺贴过程中瓷砖排列整齐，而坯体上表面的釉层很薄，只有零点几毫米，并且坯体上表面边缘存在向内的倒角，这使釉层和侧面导电材料不易连通，因而抗静电瓷砖铺贴和使用过程中上表面导静电釉和侧面导静电材料的连接稳定性差。目前市场上也有部分产品是将导电胶附着在瓷砖坯体四周边缘，通过导电胶将瓷砖坯体上表面的导静电釉与铺设瓷砖的导静电材料连通，但这种处理方式影响抗静电瓷砖系统的外观和系统的导静电稳定性，为了解决该问题，中国专利ZL200720103943.2提供了一种在瓷砖坯体上表面、侧面和下表面分别覆盖有防静电釉层的耐久性防静电瓷砖，但因在下表面施釉，难以在辊道窑中大规模生产。

发明内容

本发明的目的在于克服现有技术的缺陷，而提供一种制造成本低、导电通路良好，适用于大规模生产的抗静电瓷砖及其制造方法。

本发明所提供的抗静电瓷砖的结构如图1所示，包括有半导体釉和瓷砖坯体，半导体釉覆盖在瓷砖坯体的上表面，还包括有导电颗粒；其中，导电颗粒分布在瓷砖坯体的上部，并与半导体釉相连通，导电颗粒的尺寸为4～16目。

作为本发明优选的技术方案，所述的导电颗粒以1～4个/cm²的密度分布在瓷砖坯体的上部，并与半导体釉相连通。

本发明所提供的抗静电瓷砖的制造方法，包括以下步骤：

1)将导电材料粉末和瓷砖坯体原料按重量比1:2～4混合后，于20～30MPa的压力下压块、破碎、筛分，得到尺寸为4～16目的导电颗粒坯料；

2)将导电颗粒坯料播撒于瓷砖模具底部后，布入瓷砖坯体原料压制成型，烘干，得到瓷砖生坯；

3)在瓷砖生坯的上表面施半导体釉，并烘干后，于1180～1230℃，烧成8～15分钟，切边，制得抗静电瓷砖。

其中，步骤1)中所述的导电材料粉末为锡锑半导体粉末。

步骤2)中优选将导电颗粒坯料以1～4个/cm²的密度播撒于瓷砖模具底部。

步骤3)中所述的半导体釉的釉浆干基中含有10～50wt％的锡锑半导体粉末。

与现有技术相比较，本发明具有以下有益效果：

1)瓷砖坯体上表面的半导体釉与瓷砖坯体上部的导电颗粒相连通，瓷砖被切割使用时，暴露在瓷砖侧表面的被切割的导电颗粒由于具有一定截面积，可将半导体釉的导电通路延伸到距离瓷砖表面一定深度的部位，增大导电深度。

2)将导电材料集中在瓷砖坯体的上部，而不是分散在整个瓷砖坯体中，减少导电颗粒用量，降低成本的同时，提高了瓷砖的抗静电性能，适用于大规模工业化生产。

3)瓷砖的耐污性和强度等综合性能得到了提高。

附图说明

图1、本发明所制造的抗静电瓷砖的结构示意图。

图2、本发明所制造的抗静电瓷砖生坯的结构示意图。

图3、本发明所制造的抗静电瓷砖在使用时组成的导静电通路示意图。

图中，1为半导体釉、2为瓷砖坯体、3为导电颗粒、4为导静电砂浆。

以下结合附图和具体实施方式对本发明作进一步说明。

具体实施方式

下述实施例中所使用的半导体釉的釉浆干基中含有10～50wt％的锡锑半导体粉末。

实施例1

1)将导电材料粉末和瓷砖坯体原料按重量比1:2混合后，于20MPa的压力下压块、破碎、筛分，得到尺寸为8～16目的导电颗粒坯料；

2)将导电颗粒坯料以3～4个/cm²的密度均匀播撒于瓷砖模具底部后，布入瓷砖坯体原料压制成型，烘干，得到瓷砖生坯(见图2)；

3)在瓷砖生坯的上表面施半导体釉，并烘干后，于1180℃烧成15分钟，切边，制得抗静电瓷砖(见图1)。

实施例2

1)将导电材料粉末和瓷砖坯体原料按重量比1:3混合后，于25MPa的压力下压块、破碎、筛分，得到尺寸为4～8目的导电颗粒坯料；

2)将导电颗粒坯料以1～3个/cm²的密度均匀播撒于瓷砖模具底部后，布入瓷砖坯体原料压制成型，烘干，得到瓷砖生坯(见图2)；

3)在瓷砖生坯的上表面施半导体釉，烘干后，于1200℃烧成15分钟，切边，制得抗静电瓷砖(见图1)。

实施例3

1)将导电材料粉末和瓷砖坯体原料按重量比1:4混合后，于30MPa的压力下压块、破碎、筛分，得到尺寸为4～8目的导电颗粒坯料；

2)将导电颗粒坯料以1个/cm²的密度均匀播撒于瓷砖模具底部后，布入瓷砖坯体原料压制成型，烘干，得到瓷砖生坯(见图2)；

3)在瓷砖生坯的上表面施半导体釉并烘干后，于1230℃烧成15分钟，切边，制得抗静电瓷砖(见图1)。

根据以上实施例所制造的抗静电瓷砖用导静电砂浆铺贴使用时(见图3)，里面被切割而暴露在瓷砖侧表面的导电颗粒3，将半导体釉层1的导电通路延伸到距离瓷砖表面一定深度的部位，并与导静电砂浆4充分接触，将瓷砖釉面的静电耗散到导静电砂浆中，达到消除静电的目的。

Claims

1.一种抗静电瓷砖，包括有半导体釉(1)和瓷砖坯体(2)，半导体釉(1)覆盖在瓷砖坯体(2)的上表面，其特征在于，还包括有导电颗粒(3)；其中，导电颗粒(3)分布在瓷砖坯体(2)的上部，并与半导体釉(1)相连通，导电颗粒(3)的尺寸为4～16目，导电颗粒为导电材料粉末和瓷砖坯体原料按重量比1∶2～4组成的。

2.根据权利要求1所述的一种抗静电瓷砖，其特征在于，所述的导电颗粒(3)以1～4个/cm²的密度分布在瓷砖坯体(2)的上部，并与半导体釉(1)相连通。

3.根据权利要求1所述的一种抗静电瓷砖制造方法，其特征在于，包括以下步骤：

1)将导电材料粉末和瓷砖坯体原料按重量比1∶2～4混合后，于20～30MPa的压力下压块、破碎、筛分，得到尺寸为4～16目的导电颗粒坯料；

4.根据权利要求3所述的方法，其特征在于，步骤1)中所述的导电材料粉末为锡锑半导体粉末。

5.根据权利要求3所述的方法，其特征在于，步骤2)中将导电颗粒坯料以1～4个/cm²的密度播撒于瓷砖模具底部。

6.根据权利要求3所述的方法，其特征在于，步骤3)中所述的半导体釉的釉浆干基中含有10～50wt％的锡锑半导体粉末。