CN101446932A - 一种音频数据传输方法及设备 - Google Patents
一种音频数据传输方法及设备 Download PDFInfo
- Publication number
- CN101446932A CN101446932A CNA2008102408522A CN200810240852A CN101446932A CN 101446932 A CN101446932 A CN 101446932A CN A2008102408522 A CNA2008102408522 A CN A2008102408522A CN 200810240852 A CN200810240852 A CN 200810240852A CN 101446932 A CN101446932 A CN 101446932A
- Authority
- CN
- China
- Prior art keywords
- data
- space
- buffer memory
- processing module
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000015654 memory Effects 0.000 claims abstract description 93
- 230000005540 biological transmission Effects 0.000 claims abstract description 77
- 238000012545 processing Methods 0.000 claims abstract description 45
- 230000011218 segmentation Effects 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 241001269238 Data Species 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明提供了一种音频数据传输方法及设备，其中的传输方法用于利用预先申请的一个缓存对音频设备进行音频数据传输，缓存分为至少两个空间，所述方法包括数据预写步骤和在同一时刻执行的写数据步骤和读数据步骤，数据预写步骤中，向缓存预先写入来自源设备的音频数据；写数据步骤中，向缓存的至少两个空间中具有空闲的一个第一空间写入剩余的音频数据；读数据步骤中，按照音频数据被写入的顺序，从一个第二空间读取被写入的数据，并发送到目标设备。本发明只申请了一个缓存，根据需要将缓存分成几个空间，增加了处理数据的灵活性，并将现有的放在外接设备的SRAM中的FIFO存储器放在了DMA内部，节省了外接音频设备内部芯片的SRAM。
Description
技术领域
本发明涉及音频领域，尤其涉及一种基于IIS(Inter-IC Sound Bus，集成电路内部音频总线)的音频数据传输方法及设备。
背景技术
为了解决音频延时的问题，现有技术中采用一种双缓存区的设计，通过双缓存区在存储器和音频设备之间传输数据。参考图1，图1为现有音频系统示意图。音频设备的SRAM(Static Random Access Memory，静态随机存取记忆体)中包括FIFO(First In First Out，先进先出)存储器，所有的音频设备都共享一个DMA(Direct Memory Access，存储器直接访问)。DMA是指一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据。当DMA从一个缓存区处理音频文件时，CPU(Central Processing Unit，中央处理单元)可以处理另外一个缓存区，当前的缓存区播放和录音结束后，另一个缓存区已经把数据准备就绪，DMA就可以从另一个缓存区接着处理，减少延迟。
目前申请两个缓存区来传输音频数据的方法虽然可以减少延时，但是，要管理两个缓存比较复杂。
发明内容
本发明的目的是提供一种音频数据传输方法及设备，以解决目前管理双缓存区进行数据处理过程的复杂性。本发明的音频数据传输方法用于利用预先申请的一个缓存对音频设备进行音频数据传输，所述缓存分为至少两个空间，所述方法包括数据预写步骤和在同一时刻执行的写数据步骤和读数据步骤，其中：
所述数据预写步骤中，预写模块向所述缓存预先写入来自源设备的音频数据；
所述写数据步骤中，第一处理模块向所述缓存的至少两个空间中具有空闲的一个第一空间写入剩余的音频数据；
所述读数据步骤中，按照所述音频数据被写入的顺序，第二处理模块从一个第二空间读取被写入的数据，并发送到目标设备，所述第二空间为所述至少两个空间中与所述第一空间不同的空间；
所述源设备或目标设备为所述音频设备，所述缓存和所述音频设备之间的数据传输通过先进先出的方式进行。
当所述目标设备为所述音频设备时，所述第一处理模块为处理器，所述第二处理模块为存储器直接访问模块；
当所述源设备为所述音频设备时，所述第一处理模块为存储器直接访问模块，所述第二处理模块为处理器。
当所述第二处理模块从所述第二空间读取完所述被写入的数据后，以中断的方式通知所述第一处理模块所述第二空间为空。
当所述第二处理模块读取的空间超出所述缓存时，所述第二处理模块自动返回所述缓存的起始空间，从所述起始空间开始，按照所述音频数据被写入的顺序进行读取操作。
当所述第一处理模块写入的空间超出所述缓存时，所述第一处理模块自动返回所述缓存的起始空间，从所述起始空间开始进行写入操作。
本发明还提供了一种音频数据传输设备，包括：
申请模块，用于向同步动态随机存取存储器申请一个缓存，对音频设备进行音频数据传输；
分段模块，用于将所述缓存分为至少两个空间；
预写模块，用于向所述缓存预先写入来自源设备的音频数据；
第一处理模块，用于向所述缓存的至少两个空间中具有空闲的一个第一空间写入剩余的音频数据；
第二处理模块，用于按照所述音频数据被写入的顺序，从一个第二空间读取被写入的数据，并发送到目标设备，所述第二空间为所述至少两个空间中与所述第一空间不同的空间；
所述源设备或目标设备为所述音频设备时，所述缓存和所述音频设备之间的数据传输通过先进先出存储器实现。
当所述目标设备为所述音频设备时，所述第一处理模块为处理器，所述第二处理模块为存储器直接访问模块；
当所述源设备为所述音频设备时，所述第一处理模块为存储器直接访问模块，所述第二处理模块为处理器；
所述先进先出存储器设置在所述存储器直接访问模块中。
与现有技术相比，本发明具有以下有益效果：
本发明只申请了一个缓存，并根据需要将缓存等分或不等分成几个空间，这样可以增加处理数据时的灵活性，满足更多的实际应用。
由于DMA获取数据是通过芯片外部的SDRAM(Synchronous DynamicRandom Access Memory，同步动态随机存取存储器)，而利用SDRAM读写数据会有延时，因此，就需要用FIFO来缓存数据，FIFO是通过芯片内部读写速度快、不会有延时的SRAM实现的。现有的每一个外接设备中都存在带有FIFO的SRAM，而SRAM虽然速度快，但是占用芯片面积。
本发明将现有的放在外接设备的SRAM中的FIFO存储器放在了DMA内部，由于多个外接设备可以共享系统的DMA，因此，可以大大节省外接音频设备内部芯片的SRAM。并且，不会影响音频数据的传输方式。
附图说明
图1为现有音频系统结构示意图；
图2为本发明第一实施例的音频数据播放流程图；
图3为第一实施例的播放模型框图；
图4为第一实施例的录音模型框图；
图5为本发明第二实施例的音频数据播放流程图；
图6为本发明的音频系统结构框图。
具体实施方式
本发明通过申请一个缓存，并划分成多个空间，利用DMA将申请的一个缓存按照多个缓存来使用。在整个流程中，数据一般要提前一拍填充，每次DMA传输数据完成后，DMA通过中断的方式来告诉软件，但DMA继续搬运数据，这样当中断通知时，不论是DMA还是CPU都可以持续搬运数据，从而保证数据传输的不间断。在传输数据时，当传输到这一个缓存的尾部，通过DMA自动返回缓存的起始空间。
下面结合附图对本发明的具体实施方式作进一步详细说明。
<第一实施例>
参考图2和图3，图2包括步骤：在SDRAM中申请一个缓存；
将缓存分为至少两个空间，并设置缓存的数据结构；
缓存的数据结构包括：缓存起始地址、长度、分段方案等，分段方案可以根据缓存长度等分或不等分。本实施例中，假设申请了1536k的缓存，并将其等分为3个512k的空间，分别为空间1～3。
设置好缓存数据结构之后，CPU根据缓存起始地址把硬盘等存储设备中的部分数据写满缓存，并判断是否已将所有数据写入缓存，如果是，则DMA将写入缓存的数据写入音频设备中，如果不是，则在DMA开始从缓存向音频设备写入数据后，判断缓存的当前空间的音频数据是否传输完毕，如果传输完毕，则DMA向软件发出中断，且DMA继续从下一个空间向音频设备写入音频数据。DMA中包括FIFO存储器。实际上，判断是否将所有数据写入缓存的步骤和DMA向音频设备写入音频数据的步骤是同时进行的，不分先后。
软件得到中断后，使CPU向空闲的空间中继续填充音频数据。并且，每次从空间向音频设备传输数据时，都要判断当前地址是否已超出整个缓存空间，如果超出，则自动返回起始地址，并判断是否已将所有数据写入缓存，重复上述过程。
下面以将缓存分为3个空间为例，说明判断出没有将所有数据写入缓存之后的具体过程。在判断出没有将所有数据写入缓存之后，DMA利用FIFO存储器进行缓存，首先读取空间1中的数据并传输到音频设备中，DMA每传输一个字节的数据，系统内部的计数器就加1，同时将当前地址也加1。这里是以每次传输一个字节为例进行的说明，当然，DMA每次传输的数据长度可以根据需要来设定。这样，DMA每传输一次数据，就将当前地址地址设置为上次地址加本次传输的数据长度，并判断当前地址是否超出本次所读空间，如果超出，DMA就会向软件发出中断。
本实施例中，如果起始地址加本次传输的数据长度超出了空间1，就表示空间1中的数据都已经传输到音频设备中，软件收到中断后，控制CPU继续向空间1中写入音频数据，而DMA继续读取空间2中的数据并向音频设备传输。
当空间1的末地址加本次传输的数据长度超出了空间2时，表示空间2的数据传输完毕，DMA向软件发出中断，软件收到中断后，控制CPU继续向空间2写入音频数据，而DMA继续读取空间3中的数据并传输到音频设备中。
当空间2的末地址加本次传输的数据长度超出了空间3，且已超出了整个缓存时，表示空间3的数据传输完毕，DMA向软件发出中断，软件收到中断后，控制CPU继续向空间3写入音频数据，而DMA自动返回起始地址继续读取空间1中的数据并传输到音频设备中。每次CPU向空间写入数据后，都要判断当前地址是否已超出整个缓存空间，如果超出，则CPU自动返回起始地址，重复上述过程，直到所有音频数据都传输到音频设备播放为止。
音频数据的录音过程与上述播放过程正好相反，本实施例的录音模型参考图4。在申请一个缓存并设置好缓存的数据结构之后，由DMA利用FIFO将音频数据写入缓存中，并判断是否已将所有音频数据都写入了缓存，如果是，则由CPU将音频数据从缓存传输到存储器中。如果不是，则按照以下步骤由CPU传输完本次写入到空间1的数据，同时，DMA将音频数据写入缓存。
CPU首先把空间1中的数据传输到存储器中，CPU每传输一个字节的数据，系统内部的计数器就加1，同时将当前地址也加1。这里是以每次传输一个字节为例进行的说明，当然，CPU每次传输的数据长度可以根据需要来设定。这样，CPU每传输一次数据，就将当前地址地址设置为上次地址加本次传输的数据长度，并判断当前地址是否超出本次所读空间，如果超出，CPU就向软件发出中断。
本实施例中，如果起始地址加本次传输的数据长度超出了空间1，就表示空间1中的数据都已经传输到存储器中，CPU向软件发出中断，软件收到中断后，控制DMA向空间1中写入音频数据，而CPU将空间2中的数据向存储器传输。
当空间1的末地址加本次传输的数据长度超出了空间2时，表示空间2的数据传输完毕，CPU向软件发出中断，向空间2写入音频数据，而CPU将空间3中的数据传输到存储器中。
当空间2的末地址加本次传输的数据长度超出了空间3，且已超出了整个缓存时，表示空间3的数据传输完毕，CPU向软件发出中断，软件收到中断后，控制DMA向空间3写入音频数据，而CPU返回起始地址将空间1中的数据传输到存储器中。每次DMA向空间写入数据后，都要判断当前地址是否已超出整个缓存空间，如果超出，则DMA自动返回起始地址，重复上述过程，直到所有音频数据都存储到存储器为止。
<第二实施例>
本实施例的播放过程与第一实施例的区别在于，本实施例在播放时，首先只向空间1写入音频数据，然后将空间1中的音频数据写入到音频设备的同时，向空间2传输存储的音频数据。然后将空间2中的音频数据写入音频设备，在将空间2的音频数据写入音频设备的同时，向空间3继续传输音频数据，如此循环，直到所有存储的音频数据都写入音频设备为止。具体包括步骤参考图5所示，包括：
在SDRAM中申请一个缓存；
将缓存分为至少两个空间，并设置缓存的数据结构；
缓存的数据结构包括：缓存起始地址、长度、分段方案等，分段方案可以根据缓存长度等分或不等分。
CPU把存储设备中的部分数据写入缓存起始空间，并判断是否已将所有数据写入缓存，如果是，则由DMA继续向音频设备写入音频数据。DMA中包括FIFO存储器。
同时，DMA开始读取起始空间的音频数据并写入音频设备；在DMA读取起始空间的音频设备的同时，CPU向下一空间填充音频数据；
DMA读取下一空间的音频数据并传输到音频设备，同时，判断所读空间的音频数据是否已向音频设备传输完毕，如果没有，则继续传输；如果完毕，则DMA向软件发出中断，软件收到中断后，控制CPU向空的空间依次填充音频数据；
DMA读取数据的同时，判断读取空间是否已超出了整个缓存，如果超出，则返回起始空间，并重新判断是否已将所有数据写入缓存，重复上述过程。
下面以一个例子对上述过程详细说明。本实施例中，假设申请了1536k的缓存，并将其等分为3个512k的空间，分别为空间1～3。
申请完缓存并设置好缓存数据结构之后，CPU根据缓存地址把硬盘等存储设备中的数据写入空间1，并判断是否已将所有数据写入空间1，如果是，则DMA将写入空间1的数据写入音频设备中，如果不是，则按照以下步骤由DMA处理完本次写入到空间1的数据后，CPU继续将数据写入到空的缓存空间中。
软件启动DMA开始播放，DMA利用FIFO首先把空间1中的数据传输到音频设备中，DMA每传输一个字节的数据，系统内部的计数器就加1，同时将当前地址也加1。这里是以每次传输一个字节为例进行的说明，当然，DMA每次传输的数据长度可以根据需要来设定。这样，DMA每传输一次数据，就将当前地址地址设置为上次地址加本次传输的数据长度，并判断当前地址是否超出本次所读空间，如果超出，DMA就向软件发出中断。
在DMA将空间1的数据传输到音频设备的同时，CPU继续向空间2中写入数据。如果缓存的首地址加本次传输的数据长度超出了空间1，就表示空间1中的数据都已经传输到音频设备中，此时，DMA向软件发出中断，软件收到中断后，控制CPU向空间3中写入数据。
然后，DMA读取空间2的数据并向音频设备传输，如果空间1的末地址加本次传输的数据长度超出了空间2，就表示空间2中的数据都已经传输到音频设备中，DMA向软件发出中断，软件收到中断后，控制CPU返回起始地址，向空间1中继续写入音频数据，而DMA读取空间3中的数据并向音频设备传输。每次DMA从空间向音频设备传输数据时，都要判断当前地址是否已超出整个缓存空间，如果超出，则DMA自动返回起始地址，重复上述过程，直到所有音频数据都传输到音频设备播放为止。
录音的过程与上述播放过程正好相反，申请完缓存并设置好缓存数据结构之后，DMA根据缓存地址向空间1写入音频数据，并判断是否已将所有音频数据写入空间1，如果是，则CPU将写入空间1的数据写入存储器中，如果不是，则按照以下步骤由CPU处理完本次写入到空间1的数据后，DMA继续将数据写入到空的缓存空间中。
CPU首先把空间1中的数据传输到存储器中，每传输一个字节的数据，系统内部的计数器就加1，同时将当前地址也加1。这里是以每次传输一个字节为例进行的说明，当然，CPU每次传输的数据长度可以根据需要来设定。这样，CPU每传输一次数据，就将当前地址地址设置为上次地址加本次传输的数据长度，并判断当前地址是否超出本次所读空间，如果超出，CPU就向软件发出中断。
在CPU将空间1的数据传输到音频设备的同时，DMA向空间2中写入数据。如果缓存的首地址加本次传输的数据长度超出了空间1，就表示空间1中的数据都已经传输到音频设备中，此时，CPU向软件发出中断，软件收到中断后，控制DMA继续向空间3中写入数据。
然后，CPU读取空间2的数据并向音频设备传输，如果空间1的末地址加本次传输的数据长度超出了空间2，就表示空间2中的数据都已经传输到音频设备中，CPU向软件发出中断，软件收到中断后，控制DMA返回起始地址，向空间1中继续写入音频数据，而CPU读取空间3中的数据并向音频设备传输。每次CPU从空间向音频设备传输数据时，都要判断当前地址是否已超出整个缓存空间，如果超出，则CPU自动返回起始地址，重复上述过程，直到所有音频数据都传输到存储器为止。
上文中的两个实施例中都将缓存分为长度相等的空间，当然也可以分为长度不等的空间，同时，划分的空间个数也不限于3个，也可以是两个或更多，但至少要分成2个。而申请的缓存的大小要根据实际需要申请。
本发明的音频系统结构框图参考图6所示，包括：
申请模块，用于向SDRAM申请一个缓存，对音频设备进行音频数据传输；
分段模块，用于将缓存分为至少两个空间；
预写模块，用于向缓存预先写入来自源设备的音频数据；
第一处理模块，用于向缓存的至少两个空间中具有空闲的一个第一空间写入剩余的音频数据；
第二处理模块，用于按照音频数据被写入的顺序，从一个第二空间读取被写入的数据，并发送到目标设备；
第二空间为至少两个空间中与第一空间不同的空间。
源设备或目标设备都可以为音频设备，当目标设备为音频设备时，第一处理模块为处理器，第二处理模块为DMA模块；当源设备为音频设备时，第一处理模块为DMA模块，第二处理模块为处理器。FIFO存储器设置在DMA模块中，缓存和音频设备之间的数据传输通过FIFO存储器实现。
申请模块和分段模块都可以通过软件的功能实现，而预写模块也可以由CPU或DMA实现，DMA和CPU的具体工作过程在上文中的具体实施例中已作了详细的说明，不再赘述。当然，除了上述的实施方式，其他的利用一个缓存来实现播放和录音的方法也在本发明的保护范围内。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种音频数据传输方法，其特征在于，所述方法用于利用预先申请的一个缓存对音频设备进行音频数据传输，所述缓存分为至少两个空间，所述方法包括数据预写步骤和在同一时刻执行的写数据步骤和读数据步骤，其中：
所述数据预写步骤中，预写模块向所述缓存预先写入来自源设备的音频数据；
所述写数据步骤中，第一处理模块向所述缓存的至少两个空间中具有空闲的一个第一空间写入剩余的音频数据；
所述读数据步骤中，按照所述音频数据被写入的顺序，第二处理模块从一个第二空间读取被写入的数据，并发送到目标设备，所述第二空间为所述至少两个空间中与所述第一空间不同的空间；
所述源设备或目标设备为所述音频设备，所述缓存和所述音频设备之间的数据传输通过先进先出的方式进行。
2.如权利要求1所述的音频数据传输方法，其特征在于，当所述目标设备为所述音频设备时，所述第一处理模块为处理器，所述第二处理模块为存储器直接访问模块；
当所述源设备为所述音频设备时，所述第一处理模块为存储器直接访问模块，所述第二处理模块为处理器。
3.如权利要求1所述的音频数据传输方法，其特征在于，当所述第二处理模块从所述第二空间读取完所述被写入的数据后，以中断的方式通知所述第一处理模块所述第二空间为空。
4.如权利要求1所述的音频数据传输方法，其特征在于，当所述第二处理模块读取的空间超出所述缓存时，所述第二处理模块自动返回所述缓存的起始空间，从所述起始空间开始，按照所述音频数据被写入的顺序进行读取操作。
5.如权利要求1所述的音频数据传输方法，其特征在于，当所述第一处理模块写入的空间超出所述缓存时，所述第一处理模块自动返回所述缓存的起始空间，从所述起始空间开始进行写入操作。
6.一种音频数据传输设备，其特征在于，包括：
申请模块，用于向同步动态随机存取存储器申请一个缓存，对音频设备进行音频数据传输；
分段模块，用于将所述缓存分为至少两个空间；
预写模块，用于向所述缓存预先写入来自源设备的音频数据；
第一处理模块，用于向所述缓存的至少两个空间中具有空闲的一个第一空间写入剩余的音频数据；
第二处理模块，用于按照所述音频数据被写入的顺序，从一个第二空间读取被写入的数据，并发送到目标设备，所述第二空间为所述至少两个空间中与所述第一空间不同的空间；
所述源设备或目标设备为所述音频设备时，所述缓存和所述音频设备之间的数据传输通过先进先出存储器实现。
7.如权利要求6所述的音频数据传输设备，其特征在于，当所述目标设备为所述音频设备时，所述第一处理模块为处理器，所述第二处理模块为存储器直接访问模块；
当所述源设备为所述音频设备时，所述第一处理模块为存储器直接访问模块，所述第二处理模块为处理器；
所述先进先出存储器设置在所述存储器直接访问模块中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008102408522A CN101446932A (zh) | 2008-12-24 | 2008-12-24 | 一种音频数据传输方法及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008102408522A CN101446932A (zh) | 2008-12-24 | 2008-12-24 | 一种音频数据传输方法及设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101446932A true CN101446932A (zh) | 2009-06-03 |
Family
ID=40742617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008102408522A Pending CN101446932A (zh) | 2008-12-24 | 2008-12-24 | 一种音频数据传输方法及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101446932A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102426553A (zh) * | 2011-11-11 | 2012-04-25 | 中国科学技术大学 | 基于双缓存预读的向用户传输数据的方法和装置 |
| CN103051678A (zh) * | 2012-12-04 | 2013-04-17 | 中国电信股份有限公司云计算分公司 | 一种高可靠性的数据通信方法和装置 |
| CN104932994A (zh) * | 2015-06-17 | 2015-09-23 | 青岛海信信芯科技有限公司 | 一种数据处理方法及装置 |
| CN108459837A (zh) * | 2017-02-22 | 2018-08-28 | 深圳市中兴微电子技术有限公司 | 一种音频数据处理方法和装置 |
| CN109743521A (zh) * | 2018-12-25 | 2019-05-10 | 深圳云天励飞技术有限公司 | 视频数据传输方法、装置、电子设备和存储介质 |
| CN110825673A (zh) * | 2020-01-13 | 2020-02-21 | 眸芯科技（上海）有限公司 | 音频输入输出系统及方法 |
| CN112689194A (zh) * | 2020-12-21 | 2021-04-20 | 展讯半导体(成都)有限公司 | 功能机视频配乐方法、装置、终端设备及存储介质 |
| CN113590520A (zh) * | 2021-06-15 | 2021-11-02 | 珠海一微半导体股份有限公司 | Spi系统自动写入数据的控制方法及spi系统 |
-
2008
- 2008-12-24 CN CNA2008102408522A patent/CN101446932A/zh active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102426553A (zh) * | 2011-11-11 | 2012-04-25 | 中国科学技术大学 | 基于双缓存预读的向用户传输数据的方法和装置 |
| CN102426553B (zh) * | 2011-11-11 | 2014-05-28 | 中国科学技术大学 | 基于双缓存预读的向用户传输数据的方法和装置 |
| CN103051678A (zh) * | 2012-12-04 | 2013-04-17 | 中国电信股份有限公司云计算分公司 | 一种高可靠性的数据通信方法和装置 |
| CN104932994A (zh) * | 2015-06-17 | 2015-09-23 | 青岛海信信芯科技有限公司 | 一种数据处理方法及装置 |
| CN104932994B (zh) * | 2015-06-17 | 2018-12-07 | 青岛海信电器股份有限公司 | 一种数据处理方法及装置 |
| CN108459837A (zh) * | 2017-02-22 | 2018-08-28 | 深圳市中兴微电子技术有限公司 | 一种音频数据处理方法和装置 |
| CN109743521A (zh) * | 2018-12-25 | 2019-05-10 | 深圳云天励飞技术有限公司 | 视频数据传输方法、装置、电子设备和存储介质 |
| CN109743521B (zh) * | 2018-12-25 | 2021-10-08 | 深圳云天励飞技术有限公司 | 视频数据传输方法、装置、电子设备和存储介质 |
| CN110825673A (zh) * | 2020-01-13 | 2020-02-21 | 眸芯科技（上海）有限公司 | 音频输入输出系统及方法 |
| CN112689194A (zh) * | 2020-12-21 | 2021-04-20 | 展讯半导体(成都)有限公司 | 功能机视频配乐方法、装置、终端设备及存储介质 |
| CN112689194B (zh) * | 2020-12-21 | 2023-02-10 | 展讯半导体(成都)有限公司 | 功能机视频配乐方法、装置、终端设备及存储介质 |
| CN113590520A (zh) * | 2021-06-15 | 2021-11-02 | 珠海一微半导体股份有限公司 | Spi系统自动写入数据的控制方法及spi系统 |
| CN113590520B (zh) * | 2021-06-15 | 2024-05-03 | 珠海一微半导体股份有限公司 | Spi系统自动写入数据的控制方法及spi系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101446932A (zh) | 一种音频数据传输方法及设备 | |
| US7454555B2 (en) | Apparatus and method including a memory device having multiple sets of memory banks with duplicated data emulating a fast access time, fixed latency memory device | |
| KR100840140B1 (ko) | 메모리 허브 메모리 모듈들을 사용하여 데이터 전송들을조직화하는 시스템 및 방법 | |
| JP5261803B2 (ja) | 不揮発性メモリ用の高速ファンアウトシステムアーキテクチャおよび入出力回路 | |
| US7543114B2 (en) | System and controller with reduced bus utilization time | |
| CN101324869B (zh) | 一种基于axi总线的多路复用器 | |
| CN103226525B (zh) | 存储器装置、计算装置和数据传输方法 | |
| JP2007087388A (ja) | メモリコントローラ及びそれを含んだデータ処理システム | |
| CN103077123A (zh) | 一种数据写入和读取方法及装置 | |
| EP3507803B1 (en) | Memory component with input/output data rate alignment | |
| CN113791994B (zh) | 一种基于AXI协议wrap访问的DDR控制器及处理方法 | |
| TWI528183B (zh) | 使用資料傳輸率節流來執行序列ａｔａ連接的資料傳輸之方法、電腦可讀媒體和系統 | |
| JP2004362567A (ja) | 共用記憶装置の調停 | |
| CN102236622A (zh) | 提高动态存储器带宽利用率的动态存储器控制器及方法 | |
| US20180276127A1 (en) | Information processing system, information processing apparatus, and method of controlling information processing system | |
| CN107783909B (zh) | 一种内存地址总线扩展方法及装置 | |
| US7581072B2 (en) | Method and device for data buffering | |
| CN102750244B (zh) | 分级缓冲的dma传送装置及传送方法 | |
| JP2009282603A (ja) | 不揮発性記憶モジュール、コンピュータ装置、及びコンピュータシステム | |
| US8244929B2 (en) | Data processing apparatus | |
| CN101002272A (zh) | 动态随机存取存储器内的数据寻址 | |
| CN102073604B (zh) | 一种同步动态存储器读写控制方法、装置和系统 | |
| CN115586974A (zh) | 内存控制器、系统、装置及电子设备 | |
| US20090248919A1 (en) | Method for external fifo acceleration | |
| KR101116613B1 (ko) | 메모리 액세스 제어 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090603 |