CN101442020B - 一种可避免氮氧化硅残留的沟槽隔离结构制作方法 - Google Patents

一种可避免氮氧化硅残留的沟槽隔离结构制作方法 Download PDF

Info

Publication number
CN101442020B
CN101442020B CN2007101707452A CN200710170745A CN101442020B CN 101442020 B CN101442020 B CN 101442020B CN 2007101707452 A CN2007101707452 A CN 2007101707452A CN 200710170745 A CN200710170745 A CN 200710170745A CN 101442020 B CN101442020 B CN 101442020B
Authority
CN
China
Prior art keywords
silicon oxynitride
groove isolation
layer
isolation construction
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101707452A
Other languages
English (en)
Other versions
CN101442020A (zh
Inventor
蒋莉
黎铭琦
姜立维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007101707452A priority Critical patent/CN101442020B/zh
Publication of CN101442020A publication Critical patent/CN101442020A/zh
Application granted granted Critical
Publication of CN101442020B publication Critical patent/CN101442020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明提供了一种可避免氮氧化硅残留的沟槽隔离结构制作方法，其制作在硅衬底上。现有技术在去除氮氧化硅前进行热处理致使氮氧化硅致密而无法彻底去除，从而影响有源区上的元件和半导体器件的性能。本发明的可避免氮氧化硅残留的沟槽隔离结构制作方法先在该硅衬底上制作衬垫氧化层以及由氮氧化硅层和氮化硅层上下层叠而成的保护阻挡层；接着光刻并蚀刻出隔离沟槽；然后在隔离沟槽壁上制作隔离氧化层；之后通过化学气相沉积填充该隔离沟槽；接着进行化学机械抛光工艺以去除氮氧化硅层而形成沟槽隔离结构，最后去除氮化硅层和衬垫氧化层。采用本发明的可避免氮氧化硅残留的沟槽隔离结构制作方法可避免氮氧化硅残留，从而大大提高半导体器件的性能。

Description

一种可避免氮氧化硅残留的沟槽隔离结构制作方法
技术领域
本发明涉及沟槽隔离结构制造工艺，尤其涉及一种可避免氮氧化硅残留的沟槽隔离结构制作方法。
背景技术
在制造半导体器件时，需通过沟槽隔离结构(现通常使用浅沟槽隔离结构(STI))将半导体器件所具有的多个元件分割开来。现有技术中沟槽隔离结构的制作方法包括以下步骤：a、在制作该半导体器件的硅衬底上制作衬垫氧化层；b、在衬垫氧化层上制作保护阻挡层，该保护阻挡层包括上下层叠的氮氧化硅层和氮化硅层；c、光刻并蚀刻出隔离沟槽；d、在隔离沟槽壁上制作隔离氧化层；e、通过高密度等离子体化学气相沉积工艺(HDP CVD)填充该隔离沟槽；f、进行热处理，该热处理的温度为700至1200摄氏度；g、进行化学机械抛光工艺(CMP)以形成沟槽隔离结构；h、通过磷酸湿法蚀刻去除保护阻挡层；i、去除硅衬底上的衬垫氧化层。
但是通过上述方法制作沟槽隔离结构后，该沟槽隔离结构间的有源区上的会出现氮氧化硅残留，该氮氧化硅残留会影响有源区上的元件的性能，严重的甚至造成半导体器件的报废。在正常状况下，该氮氧化硅层可以通过步骤g和h彻底去除掉。现在通过以下检测来对氮氧化硅的残留原因进行分析：首先，测量步骤f前后该氮氧化硅的厚度，其分别为329和233纳米；其次，测量步骤f前后的氮氧化硅的在氢氟酸与水配比为50比1的氢氟酸溶液中的蚀刻速率，其分别为40.6和24.7埃/分钟；再者，测量步骤f前后的氮氧化硅的磷酸湿法蚀刻速率，其分别为89.7和1.89埃/分钟，由以上测量数据可知，热处理后的氮氧化硅变得非常致密，且难以通过氢氟酸和磷酸湿法蚀刻工艺去除。
因此，如何提供一种可避免氮氧化硅残留的沟槽隔离结构制作方法以避免氮氧化硅残留并大大提高半导体器件的性能，已成为业界亟待解决的技术问题。
发明内容
本发明的目的在于提供一种可避免氮氧化硅残留的沟槽隔离结构制作方法，通过所述方法可避免有源区上的氮氧化硅残留，进而大大提高半导体器件的性能。
本发明的目的是这样实现的：一种可避免氮氧化硅残留的沟槽隔离结构制作方法，该沟槽隔离结构制作在硅衬底上，该制作方法包括以下步骤：(1)、在该硅衬底上制作衬垫氧化层；(2)、在衬垫氧化层上制作保护阻挡层，该保护阻挡层包括上下层叠的氮氧化硅层和氮化硅层；(3)、光刻并蚀刻出隔离沟槽；(4)、在隔离沟槽壁上制作隔离氧化层；(5)、通过化学气相沉积工艺填充该隔离沟槽；(6)、进行化学机械抛光工艺以去除氮氧化硅层而形成沟槽隔离结构；(7)、去除氮化硅层；(8)、去除硅衬底上的衬垫氧化层。
在上述的可避免氮氧化硅残留的沟槽隔离结构制作方法中，该方法在步骤(6)和步骤(7)间还具有热处理的步骤。
在上述的可避免氮氧化硅残留的沟槽隔离结构制作方法中，该热处理的温度为700至1200摄氏度。
在上述的可避免氮氧化硅残留的沟槽隔离结构制作方法中，在步骤(1)和(4)中均通过常压化学气相沉积工艺制作该衬垫氧化层和隔离氧化层。
在上述的可避免氮氧化硅残留的沟槽隔离结构制作方法中，在步骤(2)中，均通过等离子增强化学气相沉积工艺制作该氮化硅层和该氮氧化硅层。
在上述的可避免氮氧化硅残留的沟槽隔离结构制作方法中，在步骤(2)中，该氮氧化硅层的厚度范围为200至600埃。
在上述的可避免氮氧化硅残留的沟槽隔离结构制作方法中，在步骤(2)中，该氮化硅层的厚度范围为400至2500埃。
在上述的可避免氮氧化硅残留的沟槽隔离结构制作方法中，在步骤(5)中，通过高密度等离子体化学气相沉积工艺向该隔离沟槽中填充无掺杂硅玻璃。
在上述的可避免氮氧化硅残留的沟槽隔离结构制作方法中，在步骤(7)中，通过磷酸湿法蚀刻工艺去除氮化硅层。
在上述的可避免氮氧化硅残留的沟槽隔离结构制作方法中，该沟槽隔离结构为浅沟槽隔离结构，相应地该隔离沟槽为浅沟槽。
与现有技术中氮氧化硅在热处理后才通过化学机械抛光去除，但热处理会导致氮氧化硅致密且无法通过化学机械抛光及后续的磷酸湿法蚀刻工艺彻底去除而形成氮氧化硅残留相比，本发明的可避免氮氧化硅残留的沟槽隔离结构制作方法将热处理步骤去除或放在通过化学机械抛光去除氮氧化硅步骤后，如此可避免了氮氧化硅因致密而难以去除，大大提高了有源区元件以及整个半导体器件的性能。
附图说明
本发明的可避免氮氧化硅残留的沟槽隔离结构制作方法由以下的实施例及附图给出。
图1为本发明的可避免氮氧化硅残留的沟槽隔离结构制作方法的流程图。
具体实施方式
以下将对本发明的可避免氮氧化硅残留的沟槽隔离结构制作方法作进一步的详细描述。
本发明的可避免氮氧化硅残留的沟槽隔离结构制作方法中所述的沟槽隔离结构制作在硅衬底上，所述沟槽隔离结构用于隔离制作在所述硅衬底上的半导体器件的各组成元件。在本实施例中，所述沟槽隔离结构为浅沟槽隔离结构。
参见图1，本发明的可避免氮氧化硅残留的沟槽隔离结构制作方法首先进行步骤S10，在所述硅衬底上制作衬垫氧化层。在本实施例中，通过常压化学气相沉积工艺制作该衬垫氧化层。
接着进行步骤S11，在所述衬垫氧化层上制作保护阻挡层。在本实施例中，所述保护阻挡层为依次层叠的氮化硅层(SiN)和氮氧化硅层(SiON)，其中，该氮化硅层的厚度范围为400至2500埃，该氮氧化硅层的厚度范围为200至600埃，该氮化硅层和该氮氧化硅层均通过等离子增强化学气相沉积工艺制作。
接着进行步骤S12，光刻并蚀刻出隔离沟槽。在本实施例中，所述沟槽为浅沟槽。
接着进行步骤S13，在隔离沟槽壁上制作隔离氧化层。在本实施例中，通过常压化学气相沉积工艺制作该隔离氧化层。
接着进行步骤S14，通过化学气相沉积工艺填充所述隔离沟槽。在本实施例中，通过高密度等离子体化学气相沉积工艺(HDP CVD)向浅沟槽中填充无掺杂硅玻璃。
接着进行步骤S15，进行化学机械抛光工艺以去除氮氧化硅层而形成沟槽隔离结构。
接着进行步骤S16，进行热处理，其中，热处理温度为700至1200摄氏度。
接着进行步骤S17，去除氮化硅层。在本实施例中，通过磷酸湿法蚀刻工艺去除氮化硅层。
接着进行步骤S18，去除硅衬底上的衬垫氧化层。在本实施例中，通过氢氟酸湿法蚀刻去除该衬垫氧化层。
在本发明另一实施例中，本发明的可避免氮氧化硅残留的沟槽隔离结构制作方法包括步骤S10、S11、S12、S13、S14、S15、S17和S18(依次执行)，而不包括步骤S16(即进行热处理)，如此可避免了热处理对氮氧化硅的致密作用，另外因为没有热处理步骤，当步骤S15的化学机械抛光工艺并未将氮氧化硅层彻底去除时，后续的步骤S17(即去除氮化硅)可将该未去除干净的氮氧化硅层彻底去除，更进一步确保了无氮氧化硅残留。
综上所述，本发明的可避免氮氧化硅残留的沟槽隔离结构制作方法将热处理步骤去除或放在去除氮氧化硅步骤后，如此可避免了氮氧化硅因致密而难以去除，大大提高了有源区元件以及整个半导体器件的性能。

Claims (9)

1.一种可避免氮氧化硅残留的沟槽隔离结构制作方法，该沟槽隔离结构制作在硅衬底上，该制作方法包括以下步骤：(1)、在该硅衬底上制作衬垫氧化层；(2)、在衬垫氧化层上制作保护阻挡层，该保护阻挡层包括上下层叠的氮氧化硅层和氮化硅层；(3)、光刻并蚀刻出隔离沟槽；(4)、在隔离沟槽壁上制作隔离氧化层；(5)、通过化学气相沉积工艺填充该隔离沟槽；(6)、进行化学机械抛光工艺以去除氮氧化硅层而形成沟槽隔离结构；(7)、去除氮化硅层；(8)、去除硅衬底上的衬垫氧化层；其特征在于，该方法在步骤(6)和步骤(7)间还具有热处理的步骤。
2.如权利要求1所述的可避免氮氧化硅残留的沟槽隔离结构制作方法，其特征在于，该热处理的温度为700至1200摄氏度。
3.如权利要求1或2所述的可避免氮氧化硅残留的沟槽隔离结构制作方法，其特征在于，在步骤(1)和(4)中均通过常压化学气相沉积工艺制作该衬垫氧化层和隔离氧化层。
4.如权利要求1或2所述的可避免氮氧化硅残留的沟槽隔离结构制作方法，其特征在于，在步骤(2)中，均通过等离子增强化学气相沉积工艺制作该氮氧化硅层和该氮化硅层。
5.如权利要求1或2所述的可避免氮氧化硅残留的沟槽隔离结构制作方法，其特征在于，在步骤(2)中，该氮氧化硅层的厚度范围为200至600埃。
6.如权利要求1或2所述的可避免氮氧化硅残留的沟槽隔离结构制作方法，其特征在于，在步骤(2)中，该氮化硅层的厚度范围为400至2500埃。
7.如权利要求1或2所述的可避免氮氧化硅残留的沟槽隔离结构制作方法，其特征在于，在步骤(5)中，通过高密度等离子体化学气相沉积工艺向该隔离沟槽中填充无掺杂硅玻璃。
8.如权利要求1或2所述的可避免氮氧化硅残留的沟槽隔离结构制作方法，其特征在于，在步骤(7)中，通过磷酸湿法蚀刻工艺去除氮化硅层。
9.如权利要求1或2所述的可避免氮氧化硅残留的沟槽隔离结构制作方法，其特征在于，该沟槽隔离结构为浅沟槽隔离结构，相应地该隔离沟槽为浅沟槽。
CN2007101707452A 2007-11-21 2007-11-21 一种可避免氮氧化硅残留的沟槽隔离结构制作方法 Active CN101442020B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101707452A CN101442020B (zh) 2007-11-21 2007-11-21 一种可避免氮氧化硅残留的沟槽隔离结构制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101707452A CN101442020B (zh) 2007-11-21 2007-11-21 一种可避免氮氧化硅残留的沟槽隔离结构制作方法

Publications (2)

Publication Number Publication Date
CN101442020A CN101442020A (zh) 2009-05-27
CN101442020B true CN101442020B (zh) 2010-07-28

Family

ID=40726377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101707452A Active CN101442020B (zh) 2007-11-21 2007-11-21 一种可避免氮氧化硅残留的沟槽隔离结构制作方法

Country Status (1)

Country Link
CN (1) CN101442020B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405754B (zh) * 2014-06-30 2018-05-25 北大方正集团有限公司 一种半导体硅片及其平坦化方法、制备方法和半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221733B1 (en) * 1998-11-13 2001-04-24 Lattice Semiconductor Corporation Reduction of mechanical stress in shallow trench isolation process
US6297128B1 (en) * 1999-01-29 2001-10-02 Vantis Corporation Process for manufacturing shallow trenches filled with dielectric material having low mechanical stress
CN1649122A (zh) * 2004-01-29 2005-08-03 台湾积体电路制造股份有限公司 形成浅沟槽隔离(sti)的方法及其结构
CN101051620A (zh) * 2006-04-03 2007-10-10 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法和用于该方法的掩膜

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221733B1 (en) * 1998-11-13 2001-04-24 Lattice Semiconductor Corporation Reduction of mechanical stress in shallow trench isolation process
US6297128B1 (en) * 1999-01-29 2001-10-02 Vantis Corporation Process for manufacturing shallow trenches filled with dielectric material having low mechanical stress
CN1649122A (zh) * 2004-01-29 2005-08-03 台湾积体电路制造股份有限公司 形成浅沟槽隔离(sti)的方法及其结构
CN101051620A (zh) * 2006-04-03 2007-10-10 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法和用于该方法的掩膜

Also Published As

Publication number Publication date
CN101442020A (zh) 2009-05-27

Similar Documents

Publication Publication Date Title
US20030057184A1 (en) Method for pull back SiN to increase rounding effect in a shallow trench isolation process
US7879728B2 (en) Sub-lithographic printing method
EP3387681B1 (en) Non-oxide based dielectrics for superconductor devices
CN101459115A (zh) 浅沟槽隔离结构的制造方法
CN100576492C (zh) 形成器件隔离区的方法
CN101459107A (zh) 形成浅沟槽隔离结构及刻蚀方法
CN102005372A (zh) 制作半导体器件的方法
CN101442020B (zh) 一种可避免氮氧化硅残留的沟槽隔离结构制作方法
KR101205066B1 (ko) 반도체 소자의 소자 분리 방법
CN101777513A (zh) 改善栅氧化层生长的方法以及浅沟槽隔离工艺的制作方法
CN102085518A (zh) 晶圆的清洗方法及去除氮化硅层和氮氧化硅层的方法
CN103151249B (zh) 一种半导体器件的制造方法
CN102569162A (zh) 浅沟槽隔离结构的形成方法
CN101673702A (zh) 浅槽隔离结构的制作方法
CN104716035A (zh) 化学机械抛光的方法
CN101989599A (zh) 具有浅沟槽隔离结构的半导体器件及其制造工艺
CN103839868A (zh) 浅沟槽隔离结构的制作方法
CN101728307B (zh) 浅沟槽隔离结构的制作方法
CN103367232A (zh) 半导体结构的形成方法
CN102201361A (zh) 一种有效减少位错的方法及一种半导体器件
CN102194684B (zh) 栅极介质层制造方法
CN101419931A (zh) 一种可减少边角损伤的沟槽隔离结构制作方法
CN102044467A (zh) 隔离结构的制作方法
CN104716030A (zh) 半导体器件及其制作方法
CN102412181B (zh) 浅沟槽隔离结构形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111115

Address after: 201203 No. 18 Zhangjiang Road, Shanghai

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation