CN101419999A - 提高发光二极管量子效率的方法 - Google Patents

Abstract

提高发光二极管量子效率的方法，主要包括：图形衬底上生长外延层、在发光二极管外延片上淀积一层透明的电流扩展层、分割外延层、制作微单元的表面微结构、沉积金属电极、剥离更换衬底，其特征在于将正装或垂直结构的发光二极管芯片外延层加工成微单元阵列，并在微单元表面上加工一个导光层并在导光层上制作微结构，或直接在微单元表面制作微结构，以减小光传播过程中水平方向的光损失，增加光在垂直表面的出射能量，进一步提高光从表面透射的效率。本发明的优点是采用分割LED芯片外延层的方法提高了发光二极管的量子效率，增加发光二极管的散热效率，使LED照明光源更加节能。

Description

提高发光二极管量子效率的方法

技术领域

本发明涉及一种大功率发光二极管，特别涉及一种提高发光二极管量子效率的方法。

技术背景

随着发光二极管(LED)技术的进步，LED朝着高亮度，全色化，低成本，长寿命的方向发展，高亮度一直是人们所追求的目标，亮度取决于它的发光效率。传统光源中，日光灯的发光效率为60～100lm/W，高压钠灯的发光效率为60～120lm/W，而大功率GaN基白光LED的发光效率目前最高也只有近100lm/W，一般只有30～50lm/W。因此，LED要取代传统光源，还需要进一步提高其发光效率。

LED的发光效率由内量子效率和外量子效率共同决定。目前，多数LED的内量子效率可达90％以上，GaAs红光LED的内量子效率高达99％，几乎接近100％，但它的外量子效率却非常有限，这主要是由于它的光提取效率很低。由于半导体材料和空气的折射率相差较大，光在界面处存在全反射和菲涅尔衍射等光学损耗，在LED发光表面只有极少一部分光能够出射(如GaAs的折射率约为2.4，全反射角为23°，出光效率不到15％)。另外，晶格缺陷对光的吸收、衬底对光的吸收、金属接触处对光的吸收以及有源层对光的吸收等均是是造成光提取效率不高的原因。因此，人们用各种办法来减少和消除这些因素的影响。

发明内容

本发明的目的是针对已有技术中存在的缺陷，提供一种提高发光二极管量子效率的方法，本发明主要包括：图形衬底上生长外延层、在发光二极管外延片上淀积一层透明的电流扩展层、分割外延层、制作微单元的表面微结构、沉积金属电极、剥离更换衬底，其特征在于将正装或垂直结构的发光二极管芯片外延层加工成微单元阵列，并在微单元表面上加工一个导光层并在导光层上制作微结构，或直接在微单元表面制作微结构，以减小光传播过程中水平方向的光损失，增加光在垂直表面的出射能量，进一步提高光从表面透射的效率。无论正装或垂直结构的LED芯片，可采用半导体刻蚀工艺在外延层上形成一定结构的微单元阵列，参见图1，或在衬底上首先形成微单元阵列结构，然后进行外延生长，生长完成后，外延层可自然形成一定结构的单元阵列，参见图2，或首先在衬底上沉积一不同折射率材料的新膜层，在膜层上形成单元阵列结构，然后进行外延生长，生长完成后，外延层可自然形成一定结构的单元阵列，参见图3。无论正装或垂直结构LED芯片，可将外延层分割成或倒梯形台或正梯形台或长方体或正方体阵列，对于不同的外延片的结构以及芯片工艺，可以通过设计优化出一种最有效的微单元阵列。无论正装或垂直结构LED芯片，外延层分割后，采用半导体制造工艺在芯片表面加工一个微米级厚度的导光层，并在导光层上制作三维微结构，参见图4，或直接在外延层上制作三维微结构，参见图5。芯片表面上的三维微结构可以进一步提高光提取效率，表面结构可为凹圆或凹槽或凹锥形或凹环形或球冠微透镜，但不限于上述几种结构，可以根据分离的微单元结构不同对表面结构进行优化，选择光提取效率合适的结构。无论正装或垂直结构LED芯片，可通过改变分割单元侧壁的角度与形状，尽量形成侧壁上光的全反射，以达到最好的顶面出光效果；或在侧壁通过半导体制造工艺沉积反射膜，增加光的表面出射，参见图6，或在每个微单元周围填充较低折射率的材料，增加光的表面出射，参见图7。

本发明的优点是采用分割LED芯片外延层的方法提高了发光二极管的量子效率，增加发光二极管的散热效率，通过在分割后的外延层或引入的导光层上加工微结构，更加有效地提高了发光二极管的量子效率，使LED照明光源更加节能。

附图说明

图1 外延层直接分割成微单元阵列的结构示意图；

图2 衬底图形形成外延层微单元阵列的结构示意图；

图3 引入新膜层图形结构形成外延层微单元阵列的结构示意图；

图4 导光层上加工三维微结构的结构示意图；

图5 外延层表面加工三维微结构的结构示意图；

图6 微单元侧壁沉积反光膜的结构示意图；

图7 微单元周围填充其他材料的结构示意图；

图8 正装结构GaN基LED直接分割外延层并加工有导光层的工艺过程示意图；

图9a 正装结构LED外延层刻蚀成正梯形台工艺过程中的掩膜示意图；

图9b 正装结构LED外延层刻蚀成正梯形台工艺过程中的掩膜示意图；

图9c 正装结构LED外延层刻蚀成正梯形台工艺过程中的掩膜示意图；

图9d 正装结构LED外延层刻蚀成正梯形台工艺过程中的掩膜示意图；

图10a 外延层刻蚀成正梯形台的正装LED结构的俯视示意图；

图10b 外延层刻蚀成正梯形台的正装LED结构的横截面示意图；

图11 倒装结构LED的横截面示意图；

图12 外延层刻蚀成微金字塔阵列后表面加工微结构的垂直结构LED的制作工艺过程示意图；

图13a 外延层刻蚀成微金字塔阵列后表面加工微结构的垂直结构LED制作工艺过程中所用的掩膜示意图；

图13b 外延层刻蚀成微金字塔阵列后表面加工微结构的垂直结构LED制作工艺过程中所用的掩膜示意图；

图13c 外延层刻蚀成微金字塔阵列后表面加工微结构的垂直结构LED制作工艺过程中所用的掩膜示意图；

图13d 外延层刻蚀成微金字塔阵列后表面加工微结构的垂直结构LED制作工艺过程中所用的掩膜示意图；

图14 外延层刻蚀成微金字塔阵列后表面加工微结构的垂直结构LED横截面示意图。

图15 新材料镶嵌分割外延层结构LED的横截面图。

1 P型GaN层、2 N型GaN层、3 有源层、4 本征GaN层、5 衬底、6 导光层、7 p型电极、8 n型电极、9 p型电流扩展层、10 外延层、11新衬底、12 保护膜、13 反光膜、14 新材料层

具体实施实例

实施例一

参见图8，图9a，图9b，图9c，图9d，图10a，图10b。

对于正装结构LED芯片，可用刻蚀的方法将外延层直接分割成或正梯形台或倒梯形台或长方体或正方体或四面体阵列，但不限于上述几种结构。通过改变侧壁的倾角，LED出光效率有不同程度的改变。为进一步提高表面的出光效率，可在表层制作微结构，减少界面处的全反射。由于P型GaN层1较薄，只有0.2微米左右，其上不容易制作三维微结构，可采用薄膜淀积工艺在芯片表面加工一个微米级厚度的导光层6，导光层6的材料折射率近似或大于GaN并且易于进行微结构加工。在导光层6上，用刻蚀的方法制作三维微结构，三维微结构为凹圆或凹槽或凹锥形或凹环形或球冠微透镜或上述结构的组合，但不限于上述几种结构。在导光层6上制作微米级的微结构阵列，一方面可以通过设计微结构表面的曲率函数，减小大部分从有源层3发出的光在界面处的入射角，从根本上破坏出光界面处的全反射条件，大大提高出光效率。另一方面，微米级的微结构与纳米级的相比，便于设计、计算预测与工艺实现。其工艺过程参见图8。

1.蒸镀ITO电极：为增大P型GaN层1的横向电流扩展，提高电流注入效率，首先在LED外延片上淀积一层透明的电流扩展层，一般蒸发沉积ITO电极，采用图9a所示的图形做掩膜进行正性光刻(阴影部分不透光)，然后采用干法刻蚀工艺去除多余的ITO电极；

2.分割外延层：采用图9b所示图形做掩膜光刻，然后采用干法刻蚀工艺把外延层10刻蚀成正梯形台微单元，其中侧壁的角度以及刻蚀深度由刻蚀采用的气体配比、电位偏置及刻蚀时间等具体工艺参数决定；

3.暴露做电极区域的N型GaN层2：采用图9c所示图形做掩膜光刻，采用干法刻蚀工艺刻蚀至N型GaN层2，暴露出镀金属电极的N型GaN区域；

4.沉积金属电极：采用图9d所示图形做掩膜进行光刻，采用电子束蒸发等薄膜淀积工艺将金属电极沉积到N型GaN层2和P型GaN层1上，形成n型电极8、p型电极7。

制成的LED芯片的俯视图及横截面示意图分别如图10a及图10b。

实施例二

参见图11，与实施例一相同，所不同的是实施例一中的正装结构LED芯片制作完成后，通过倒装焊接工艺将LED芯片焊接到新衬底11上，一般采用Si衬底，然后将原来的蓝宝石衬底5剥离，制成倒装结构的LED芯片。

制成的倒装结构LED芯片横截面示意图参见图11。

实施例三

参见图12，图13a，图13b，图13c，图13d，图14。

与实施例一相同，所不同的是LED芯片采用垂直结构，对于倒装结构LED芯片根据本发明的方法，首先将芯片外延层10分割，把芯片键合到新的衬底11上，然后剥离蓝宝石衬底5，露出本征GaN 4。由于本征GaN层4和N型GaN层2较厚，一共有4微米左右，可在其上直接制作三维微结构，该三维微结构可大大减少光在导光层与外界物质界面处的全反射，提高出光效率。为最大限度的提高单个微单元的出光效率，可在微单元侧壁淀积一层金属反光膜13或在微单元周围沉积一种低折射率的介质材料，促使侧壁形成反射。工艺过程参见图12。

下面具体说明将外延层10切割成金字塔阵列的实施方案。具体工艺过程如下：

1.分割外延层10：采用图13a所示图形做掩膜进行光刻，然后采用干法刻蚀工艺将外延层10刻蚀成微金字塔阵列，其中侧壁的角度根据微单元的大小不同采用不同的优化角度，由工艺上刻蚀采用的气体配比、片子电位及刻蚀时间等具体工艺参数决定；

2.沉积保护膜与金属反光膜：在微阵列的侧壁沉积保护膜12后，溅射或蒸发沉积金属反光膜13；

3.将外延层10分割后的LED键合到新衬底11上，通常将Si或SiC或金属导热衬底做为新衬底11，然后剥离蓝宝石衬底5，露出本征GaN 4及N型GaN层2；

4.制作微单元的表面微结构：图13b所示为单个微金字塔单元表面微结构的掩膜示意图，采用图示图形做掩膜光刻，然后采用湿法或干法刻蚀工艺在本征GaN 4及N型GaN层2上制作凹圆环形或凹圆形等三维微结构；

5.暴露做电极区域的N型GaN层：采用图13c所示图形做掩膜进行光刻，采用干法刻蚀工艺刻蚀至N型GaN层2，暴露出镀金属电极的N型GaN区域；

6.沉积金属电极：采用图13d所示图形做掩膜光刻，采用电子束蒸发等薄膜淀积工艺将金属电极沉积到N型GaN层2上。

制成后的垂直结构LED横截面示意图参见图14。

实施例四

实施例四与实施例一相同，所不同的是实施例四采用不同折射率的材料平面镶嵌使外延层分割形成微单元结构的阵列，其工艺过程为首先在衬底上沉积一新材料14，采用刻蚀工艺使之形成分离的微单元结构，然后生长外延层10，使外延层10自然形成分离的微单元结构。

制成后的LED芯片横截面示意图参加图15。

Claims (10)

1.一种提高发光二极管量子效率的方法，主要包括：图形衬底上生长外延层、在发光二极管外延片上淀积一层透明的电流扩展层、刻蚀外延层为微单元阵列、制作微单元的表面微结构、沉积金属电极、剥离更换衬底，其特征在于将正装或垂直结构的发光二极管芯片外延层加工成微单元阵列，并在微单元表面上加工一个导光层并在导光层上制作微结构，或直接在微单元表面制作微结构。

2.根据权利要求1所述的一种提高发光二极管量子效率的方法，其特征在于所述将发光二极管芯片外延层加工成微单元阵列是直接将外延层刻蚀或先把衬底加工成图形衬底，通过该衬底图形或通过衬底上的膜层图形结构把外延层加工成微单元阵列。

3.根据权利要求1所述的一种提高发光二极管量子效率的方法，其特征在于将外延层刻蚀分离为微单元阵列，分离外延层的加工深度可以是为外延层的厚度即完全分割，或外延层的部分厚度即不完全分割。

4.根据权利要求1所述的一种提高发光二极管量子效率的方法，其特征在于所述无论正装或垂直结构发光二极管芯片，分离的外延层微单元结构形状为或倒梯形台或正梯形台或长方体或正方体阵列。

5.根据权利要求1所述的一种提高发光二极管量子效率的方法，其特征在于所述微单元表面上的三维微结构为凹圆或凹槽或凹锥形或凹环形或球冠微透镜。

6.根据权利要求1所述的一种提高发光二极管量子效率的方法，其特征在于将所述正装结构的发光二极管芯片外延层加工成微单元阵列，采用薄膜淀积工艺在芯片表面加工一个1.5微米到10微米厚度的导光层，并在导光层上制作三维微结构，其工艺依序为在外延片上沉积导光层、加工微单元阵列、导光层上做三维微结构或者是将外延片加工成微单元阵列、微单元上沉积导光层、在导光层制作三维微结构。

7.根据权利要求1所述的一种提高发光二极管量子效率的方法，其特征在于所述垂直结构发光二极管芯片在外延生长完成后，将发光二极管芯片外延层加工成微单元阵列，然后剥离更换衬底，在微单元外延层上直接制作三维微结构。

8.根据权利要求1所述的一种提高发光二极管量子效率的方法，其特征在于所述垂直结构发光二极管芯片在外延生长完成后，将发光二极管芯片外延层加工成微单元阵列，然后剥离更换衬底，采用薄膜淀积工艺在微单元外延层表面加工一个微米级厚度的导光层，并在导光层上制作三维微结构。

9.根据权利要求1所述的一种提高发光二极管量子效率的方法，其特征在于微单元的侧壁沉积一层反光膜或微单元侧壁形状设置成全反射角或接近全反射，侧壁与垂直线典型夹角为10°到50°，或微单元之间填充不同折射率材料。

10.根据权利要求1所述的一种提高发光二极管量子效率的方法，其特征在将所述正装结构的发光二极管芯片外延层加工成微单元阵列，将发光二极管芯片倒装焊接在其它衬底上，并剥离原来的衬底，并在芯片表面直接加工微结构。

Images