CN101414627A - 绝缘栅型源-漏复合场板高电子迁移率晶体管及其制作方法 - Google Patents

Abstract

本发明公开了一种绝缘栅型源－漏复合场板高电子迁移率晶体管及其制作方法，该器件自下而上包括衬底、过渡层、势垒层、源极、漏极、绝缘栅极、钝化层、源场板、漏场板和保护层，所述的源场板与源极电气连接，所述的漏场板与漏极电气连接，其中：源极上部和漏极上部，以及源极和漏极之间的势垒层上部淀积有绝缘介质层；源场板与漏场板之间的钝化层上淀积有n个浮空场板。每个浮空场板大小相同、相互独立，处于浮空状态，且按照等间距的方式均匀分布于源场板与漏场板之间。n个浮空场板与源场板和漏场板在钝化层上通过一次工艺完成。本发明具有工艺简单、可靠性强和击穿电压高的优点，可制作基于宽禁带化合物半导体材料异质结的大功率器件。

Description

绝缘栅型源-漏复合场板高电子迁移率晶体管及其制作方法

技术领域

本发明属于微电子技术领域，涉及半导体器件，特别是基于宽禁带化合物半导体材料异质结结构的绝缘栅型源-漏复合场板高电子迁移率晶体管，可作为大功率系统的基本器件。

技术背景

当今世界，功率半导体器件如功率整流器和功率开关已广泛应用于开关电源、汽车电子、工业控制、无线电通讯、电机控制等众多功率领域。功率半导体器件必须具备以下两个重要的参数指标，即高击穿电压和低导通电阻。Baliga优值特性反映了在功率半导体器件中存在击穿电压与导通电阻之间的折衷关系，为了满足高击穿电压和低导通电阻的需要，人们在新型材料研制、新型器件结构设计等方面不断进行探索。硅材料是人们用于制作功率半导体器件最常用的一种材料，然而随着科技的发展，硅基的功率半导体器件已经接近其理论上的极限性能。

为了进一步提高功率半导体器件的性能，人们采用了宽禁带化合物半导体材料代替传统的硅材料，这类材料，如氮化镓(GaN)等，往往具有较大的禁带宽度、高临界击穿电场、高热导率、高载流子饱和速率等，因此在高频、高温、大功率等领域显示出极大的优越性，而采用这类宽禁带化合物半导体材料制作功率半导体器件，既可以确保器件的导通电阻进一步减小，又可以确保器件的击穿电压进一步得到提高，尤其是采用宽禁带化合物半导体材料异质结结构，如AlGaN和GaN形成的异质结结构，制作的高电子迁移率晶体管，更以其优越的器件性能和巨大的发展潜力而倍受全世界众多研究者的关注。1980年，Mimura等人报道成功研制出了第一只AlGaAs/GaAs异质结场效应晶体管，也是一种高电子迁移率晶体管，参见A new field-effect transistor with selectively dopedGaAs/n-Al_XGa_1-XAs heterostructures，Japanese Journal of Applied Physics，Vol.19，No.5，pp.L225-L227，May 1980。1993年，Khan等人报道成功研制出了第一只AlGaN/GaN异质结高电子迁移率晶体管，参见High electron mobility transistor based on a GaN-Al_XGa_1-XNheterojunction，Applied Physics Letters，Vol.63，No.9，pp.1214-1215，August 1993。随着对器件研究的深入，人们对基于宽禁带化合物半导体材料异质结的高电子迁移率晶体管的研究不断地取得突破。然而，功率系统所使用的高电子迁移率晶体管，在工作时靠近漏极一侧的栅极边缘往往会收集大部分来自势垒层耗尽区中的电场线，因此该处的电场相当高。此处的高电场会使得栅极泄漏电流增大，容易导致器件发生雪崩击穿，使其实际击穿电压偏小，从而导致该类器件的高击穿电压和大功率等优势不能充分发挥。另外，器件的栅极泄露电流增大会导致其可靠性变差。

为了提高高电子迁移率晶体管的击穿电压，同时增强器件的可靠性，有研究者采用场板结构对其进行了改进，其结构如图1所示。该结构的基本原理是：利用场板增加了耗尽区的面积，提高了耗尽区可以承担的漏源电压，从而增大了器件的击穿电压；同时，利用场板对势垒层耗尽区中电场线的分布进行调制，减小了栅极泄露电流。在高电子迁移率晶体管中采用场板结构后，会在场板下方形成新的耗尽区，即高阻区，增加了栅极与漏极之间势垒层中耗尽区的面积，使得耗尽区可以承担更大的漏源电压，从而增大了器件的击穿电压。在高电子迁移率晶体管中采用场板结构，可以将部分原本收集在栅极靠近漏极一侧的边缘的电场线收集到场板上，尤其是场板靠近漏极一侧的边缘，结果在栅极靠近漏极一侧的边缘和场板靠近漏极一侧的边缘分别出现一个电场峰值，从而减少了栅极靠近漏极一侧的边缘所收集的电场线，降低了该处的电场，减小了栅极泄露电流。2004年，Wataru Saito等人报道了采用源场板的高电子迁移率晶体管，获得了较高的击穿电压，参见High breakdown Voltage undoped AlGaN-GaN power HEMT on sapphire substrateand its demonstration for DC-DC converter application，IEEE Transactions on ElectronDevices，Vol.51，No.11，pp.1913-1917，November 2004。由于采用单个源场板的高电子迁移率晶体管，其场板在增加器件势垒层耗尽区的面积方面的能力非常有限，因此为了获得更高的击穿电压，一些研究者采用了双场板复合结构，如Wataru Saito等人于2005年提出的采用源场板和漏场板的高电子迁移率晶体管，参见Design optimization of highbreakdown voltage AlGaN-GaN power HEMT on an insulating substrate for R_ONA-VB tradeoffcharacteristics，IEEE Transactions on Electron Devices，Vol.52，No.1，pp.106-111，January2005。然而，采用双场板复合结构的高电子迁移率晶体管相比采用单个源场板的高电子迁移率晶体管只是增加了一个漏场板，而所增加的漏场板也只能在一定限度内增加器件势垒层耗尽区的面积，所以采用双场板复合结构提高高电子迁移率晶体管击穿电压的能力仍然有限，因此一些研究者在高电子迁移率晶体管中采用了目前最为有效的堆层场板结构，这种结构通过增加堆层场板的个数可以持续地增加器件的击穿电压。2008年，Wataru Saito等人报道了采用栅场板和源场板的绝缘栅型高电子迁移率晶体管，既获得了很高的击穿电压，又减小了栅极泄漏电流，参见A 120-WBoost Converter Operation Usinga High-Voltage GaN-HEMT，IEEE Electron Device Letters，Vol.29，No.1，pp.8-10，January2008。但是采用堆层场板结构的高电子迁移率晶体管的制作工艺比较复杂，每增加一层场板都需要多加光刻、淀积金属、淀积绝缘介质材料、剥离、清洗等工艺步骤，而且要使各层场板下面所淀积的绝缘介质材料具有合适的厚度，必须进行繁琐的工艺调试，因此大大增加了器件制造的难度，降低了器件的成品率。

发明内容

本发明的目的在于克服上述已有技术的不足，提供一种制造工艺简单和击穿电压高的绝缘栅型源-漏复合场板高电子迁移率晶体管及其制作方法，以增强可靠性，实现高输出功率和高成品率。

为实现上述目的，本发明提供的器件结构采用任何宽禁带化合物半导体材料异质结结构，该结构自下而上包括：衬底、过渡层、势垒层、源极、漏极、绝缘栅极、钝化层、源场板、漏场板和保护层，所述的源场板与源极电气连接，所述的漏场板与漏极电气连接，其中：源极上部和漏极上部，以及源极和漏极之间的势垒层上部淀积有绝缘介质层；源场板与漏场板之间的钝化层上淀积有n个浮空场板，n≥1，构成源场板、浮空场板和漏场板的复合场板结构。

所述的n个浮空场板、源场板和漏场板均位于钝化层上，这些场板厚度相同。

所述的源场板与其最邻近的浮空场板之间的距离为0.06～1μm，漏场板与其最邻近的浮空场板之间的距离为0.05～0.8μm。

所述的各浮空场板大小相同且相互独立，且按照相邻两浮空场板之间的间距均为0.07～1.15μm的方式均匀分布于源场板与漏场板之间。

所述的绝缘介质层的厚度为1～100nm。

为实现上述目的，本发明提供的制作绝缘栅型源-漏复合场板高电子迁移率晶体管的方法，包括如下过程：

在衬底上外延宽禁带化合物半导体材料的过渡层作为器件的工作区；

在过渡层上淀积宽禁带化合物半导体材料的势垒层；

在势垒层上制作掩膜，并在势垒层上的两端淀积金属，再在N₂气氛中进行快速热退火，分别制作源极和漏极；

在源极上部和漏极上部，以及源极和漏极之间的势垒层上部淀积绝缘介质层；

在绝缘介质层上制作掩膜，在源极和漏极之间的绝缘介质层上淀积金属，制作绝缘栅极；

在绝缘栅极的外围区域淀积钝化层；

在钝化层上制作掩膜，在源极与漏极之间的钝化层上淀积两层或三层的金属层组合，以制作厚度均为0.3～4.9μm的源场板、n个浮空场板及漏场板，n≥1，并分别将源场板与源极电气连接，将漏场板与漏极电气连接；

淀积保护层，即利用绝缘介质材料覆盖源场板、各浮空场板和漏场板的外围区域。

本发明器件与采用传统源场板的高电子迁移率晶体管比较具有以下优点：

1.进一步提高了器件的击穿电压。

本发明由于采用浮空场板结构，使器件在处于工作状态尤其是处于关态的工作状态时，在源场板与其最邻近的浮空场板之间，在各个浮空场板彼此之间，以及在漏场板与其最邻近的浮空场板之间都存在电容耦合作用，于是电势从源场板到漏场板逐渐升高，从而大大增加了绝缘栅极与漏极之间势垒层中的耗尽区，即高阻区的面积，使得此耗尽区能够承担更大的漏源电压，即大大提高了器件的击穿电压。

2.进一步减小了栅极泄露电流，显著增强了器件的可靠性。

本发明由于采用浮空场板结构，使器件势垒层耗尽区中电场线的分布得到了更强的调制，器件中绝缘栅极靠近漏极一侧的边缘、源场板与其最邻近的浮空场板之间、各个浮空场板彼此之间以及漏场板与其最邻近的浮空场板之间都会产生一个电场峰值，而且通过调整源场板与其最邻近的浮空场板之间的距离、各个浮空场板彼此之间的距离，以及漏场板与其最邻近的浮空场板之间距离，可以使得上述各个电场峰值相等且小于宽禁带化合物半导体材料的击穿电场，从而最大限度地减少了绝缘栅极靠近漏极一侧的边缘所收集的电场线，有效地降低了该处的电场，大大减小了栅极泄露电流，显著增强了器件的可靠性。

3.进一步增加了器件的饱和输出电流。

本发明由于采用绝缘栅结构，进一步减小了栅极泄漏电流，提高了器件栅极的偏置，增加了器件的饱和输出电流。

4.工艺简单，易于实现，成品率高。

本发明器件结构中由于源场板、各浮空场板和漏场板位于同一层钝化层上，且只有一层，因此只需要一步工艺便可以同时实现源场板、各浮空场板和漏场板的制作，避免了传统的堆层场板结构所带来的工艺复杂化问题，大大提高了器件的成品率。

仿真结果表明，本发明器件的击穿电压远远大于采用传统源场板的高电子迁移率晶体管的击穿电压。

以下结合附图和实施例进一步说明本发明的技术内容和效果。

附图说明

图1是采用传统源场板的高电子迁移率晶体管的结构图；

图2是本发明绝缘栅型源-漏复合场板高电子迁移率晶体管的结构图；

图3是本发明绝缘栅型源-漏复合场板高电子迁移率晶体管的制作流程图；

图4是对传统器件及本发明器件仿真所得的击穿曲线图。

具体实施方式

参照图2，本发明绝缘栅型源-漏复合场板高电子迁移率晶体管是基于宽禁带化合物半导体材料异质结结构，其结构自下而上为：衬底1、过渡层2、势垒层3、绝缘介质层6、钝化层8与保护层12。其中，势垒层3上的两端分别为源极4和漏极5。绝缘介质层6位于源极4上部和漏极5上部，以及源极和漏极之间的势垒层3上部。绝缘栅极7位于源极与漏极之间的绝缘介质层6上部。钝化层8位于绝缘栅极7的外围区域。在钝化层8上制作有源场板9、n个浮空场板10及漏场板11，n≥1，构成源场板、漏场板和浮空场板的复合场板结构。源场板与其最邻近的浮空场板之间的距离S1为0.06μm～1μm，漏场板与其最邻近的浮空场板之间的距离S3为0.05μm～0.8μm，各浮空场板与源场板和漏场板位于同一层钝化层上，且各浮空场板按照相邻两浮空场板之间的间距S2均为0.07～1.15μm的方式均匀分布于源场板与漏场板之间。各浮空场板10的大小相同，沿着平行于源场板宽度和漏场板宽度的方向放置，不与任何电极或者金属接触，处于相互独立的浮空状态。源场板的有效长度L0为0.22～4μm，每个浮空场板的长度L1均为0.3μm～5.1μm，漏场板的有效长度L2为0.4～6μm。保护层12位于源场板9、n个浮空场板10和漏场板11的外围区域。源场板9与源极4电气连接，漏场板11与漏极5电气连接。

上述器件的衬底1可以为蓝宝石、碳化硅、硅或其它外延衬底材料；过渡层2由若干层相同或不同的宽禁带化合物半导体材料组成，其厚度为1～5μm；势垒层3由若干层相同或不同的宽禁带化合物半导体材料组成，其厚度为10～50nm；绝缘介质层6可以为SiO₂、SiN、Al₂O₃、Sc₂O₃、HfO₂、TiO₂或其它绝缘介质材料，其厚度为1～100nm；钝化层8可以为SiO₂、SiN、Al₂O₃、Sc₂O₃、HfO₂、TiO₂或其它绝缘介质材料，其厚度为0.06～0.8μm；保护层12可以是SiO₂、SiN、Al₂O₃、Sc₂O₃、HfO₂、TiO₂或其它绝缘介质材料，其厚度为0.33～5.2μm；源场板9、n个浮空场板10及漏场板11采用两层或三层金属层的组合，其厚度均为0.3～4.9μm。

参照图3，本发明制作绝缘栅型源-漏复合场板高电子迁移率晶体管的过程如下：

步骤1，在衬底1上外延过渡层2作为器件的工作区，如图3a。

选择一衬底1，该衬底材料可以为蓝宝石、碳化硅、硅或其它外延衬底材料，并在其上外延厚度为1～5μm的宽禁带化合物半导体材料过渡层2作为器件的工作区，该过渡层材料由若干层相同或不同的宽禁带化合物半导体材料组成，如仅由GaN材料组成，或自下而上由AlN和GaN两层材料组成，或仅由GaAs材料组成。外延过渡层的方法采用金属有机物化学气相淀积技术或分子束外延技术或氢化物气相外延技术或其它可以用于外延过渡层的技术。

步骤2，在过渡层2上淀积势垒层3，如图3b。

在过渡层2上淀积厚度为10～50nm的势垒层3，该势垒层材料由若干层相同或不同的宽禁带化合物半导体材料组成，如仅由Al_XGa_1-XN材料组成，或自下而上由Al_XGa_1-XN和GaN两层材料组成，或仅由Al_XGa_1-XAs材料组成，0<X<1，X表示Al组分的含量。淀积势垒层的方法采用金属有机物化学气相淀积技术或分子束外延技术或氢化物气相外延技术或其它可以用于淀积势垒层的技术。

步骤3，在势垒层3上分别制作源极4和漏极5，如图3c。

在势垒层3上制作掩膜，分别在其两端淀积金属，再在N₂气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属采用Ti/Al/Ni/Au组合或Ti/Al/Ti/Au组合或Ti/Al/Mo/Au组合，或采用其它金属组合，金属厚度为0.01～0.04μm/0.03～0.16μm/0.02～0.12μm/0.06～0.15μm。淀积金属的方法采用电子束蒸发技术或溅射技术或其它可以用于淀积金属的技术。

步骤4，淀积绝缘介质层6，如图3d。

在源极4上部和漏极5上部，以及源极和漏极之间的势垒层3上部淀积绝缘介质层6，该绝缘介质层材料可以采用SiO₂、SiN、Al₂O₃、Sc₂O₃、HfO₂、TiO₂或其它绝缘介质材料，其厚度为1～100nm。淀积绝缘介质层的方法采用化学气相淀积技术或蒸发技术或原子层淀积技术或溅射技术或分子束外延技术或其它可以用于淀积绝缘介质层的技术。

步骤5，在绝缘介质层6上制作绝缘栅极7，如图3e。

在绝缘介质层6上制作掩膜，在源极和漏极之间的绝缘介质层上淀积金属，制作绝缘栅极7，其中所淀积的金属采用Ni/Au金属组合，或采用其它金属组合，金属厚度为0.01～0.04μm/0.08～0.4μm。淀积金属的方法采用电子束蒸发技术或溅射技术或其它可以用于淀积金属的技术。

步骤6，淀积钝化层8，如图3f。

在绝缘栅极7的外围区域淀积钝化层8，该钝化层材料可以采用SiO₂、SiN、Al₂O₃、Sc₂O₃、HfO₂、TiO₂或其它绝缘介质材料，其厚度为0.06～0.8μm。淀积钝化层的方法采用化学气相淀积技术或蒸发技术或原子层淀积技术或溅射技术或分子束外延技术或其它可以用于淀积钝化层的技术。

步骤7，制作源场板9、各浮空场板10及漏场板11，如图3g。

在钝化层8上制作掩膜，该掩膜是按照源场板9与其最邻近的浮空场板之间的距离为0.06μm～1μm，漏场板11与其最邻近的浮空场板之间的距离为0.05μm～0.8μm，且各浮空场板10按照相邻两浮空场板之间的间距均相等的规律设置，该间距为0.07～1.15μm。利用该掩膜在钝化层上淀积金属厚度均为0.3～4.9μm的源场板9、n个浮空场板10及漏场板11，n≥1。该源场板、各浮空场板及漏场板的淀积均采用两层或三层的金属层组合。对于两层金属组合采用Ti/Au或Ni/Au或Pt/Au，厚度均为0.03～1.8μm/0.27～3.1μm；对于三层金属组合采用Ti/Mo/Au或Ti/Ni/Au或Ti/Pt/Au，厚度均为0.026～1.2μm/0.1～1.5μm/0.174～2.2μm。源场板的有效长度L0为0.22～4μm，每个浮空场板的长度L1均为0.3μm～5.1μm，漏场板的有效长度L2为0.4～6μm。淀积金属的方法采用电子束蒸发技术或溅射技术或其它可以用于淀积金属的技术。

完成源场板9、n个浮空场板10及漏场板11的制作后，将源场板9与源极4电气连接，将漏场板11与漏极5电气连接。

步骤8，淀积保护层12，如图3h。

在源场板9、各浮空场板10及漏场板11的外围区域淀积保护层12，其中保护层材料可以采用SiO₂、SiN、Al₂O₃、Sc₂O₃、HfO₂、TiO₂或其它绝缘介质材料，其厚度为0.33～5.2μm。淀积保护层的方法采用化学气相淀积技术或蒸发技术或原子层淀积技术或溅射技术或分子束外延技术或其它可以用于淀积保护层的技术。

根据以上所述的器件结构和制作方法，本发明给出以下六种实施例，但并不限于这些实施例。

实施例一

制作衬底为蓝宝石，绝缘介质层为SiO₂，钝化层为SiN，保护层为SiN，源场板、漏场板和各浮空场板为Ti/Au金属组合的复合场板高电子迁移率晶体管，其过程是：

1.使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为1μm的未掺杂过渡层2，该过渡层自下而上由厚度分别为45nm和0.955μm的GaN材料构成。外延下层GaN材料采用的工艺条件为：温度为545℃，压力为150Torr，氢气流量为5400sccm，氨气流量为5400sccm，镓源流量为45μmol/min；外延上层GaN材料采用的工艺条件为：温度为1080℃，压力为150Torr，氢气流量为5400sccm，氨气流量为5400sccm，镓源流量为190μmol/min。

2.使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为50nm的未掺杂势垒层3，该势垒层自下而上由厚度为42nm、铝组分为0.15的Al_0.15Ga_0.85N材料和厚度为8nm的GaN材料构成。淀积下层Al_0.15Ga_0.85N材料采用的工艺条件为：温度为1130℃，压力为150Torr，氢气流量为5400sccm，氨气流量为5400sccm，镓源流量为11μmol/min，铝源流量为2μmol/min；淀积上层GaN材料采用的工艺条件为：温度为1130℃，压力为150Torr，氢气流量为5400sccm，氨气流量为5400sccm，镓源流量为10μmol/min。

3.在势垒层3上制作掩膜，使用电子束蒸发技术在其两端淀积金属，再在N₂气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/Ni/Au金属组合，金属层厚度为0.01μm/0.03μm/0.02μm/0.06μm。淀积金属采用的工艺条件为：真空度小于1.8×10^-3Pa，功率范围为200～1000W，蒸发速率小于

快速热退火采用的工艺条件为：温度为830℃，时间为55s。

4.使用电子束蒸发技术在源极4上部和漏极5上部，以及源极和漏极之间的势垒层3上部淀积SiO₂作为绝缘介质层6，该绝缘介质层厚度为1nm。淀积绝缘介质层采用的工艺条件为：真空度小于1.2×10^-3Pa，功率小于50W，蒸发速率小于

5.在SiO₂绝缘介质层6上制作掩膜，使用电子束蒸发技术在源极和漏极之间的绝缘介质层上淀积金属，制作绝缘栅极7，其中所淀积的金属为Ni/Au金属组合，金属厚度为0.01μm/0.08μm。淀积金属采用的工艺条件为：真空度小于1.2×10^-3Pa，功率范围为200～700W，蒸发速率小于

6.使用等离子体增强化学气相淀积技术在绝缘栅极7的外围区域淀积SiN作为钝化层8，该钝化层厚度为0.06μm。淀积钝化层采用的工艺条件为：气体为NH₃、N₂及SiH₄，气体流量分别为2.5sccm、900sccm和200sccm，温度、RF功率和压力分别为300℃、25W和900mT。

7.在SiN钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上淀积厚度均为0.03μm/0.27μm的Ti/Au金属组合，分别制作源场板9、三个浮空场板10及漏场板11，该源场板的有效长度L0为0.22μm，各浮空场板的长度L1均为0.3μm，漏场板的有效长度L2为0.4μm，源场板与其最邻近的浮空场板之间的距离S1为0.06μm，相邻两浮空场板之间的距离S2为0.07μm，漏场板与其最邻近的浮空场板之间的距离S3为0.05μm。淀积的工艺条件为：真空度小于1.8×10^-3Pa，功率范围为200～700W，蒸发速率小于

将源场板9与源极4电气连接，将漏场板11与漏极5电气连接。

8.使用等离子体增强化学气相淀积技术覆盖源场板9、各浮空场板10及漏场板11的外围区域，完成淀积厚度为0.33μm的SiN保护层12，淀积保护层采用的工艺条件为：气体为NH₃、N₂及SiH₄，气体流量分别为2.5sccm、900sccm和200sccm，温度、RF功率和压力分别为300℃、25W和900mT。

实施例二

制作衬底为碳化硅，绝缘介质层为SiN，钝化层为SiO₂，保护层为SiO₂，源场板、漏场板和各浮空场板为Ni/Au金属组合的复合场板高电子迁移率晶体管，其过程是：

1.使用金属有机物化学气相淀积技术在碳化硅衬底1上外延厚度为2.2μm的未掺杂过渡层2，该过渡层自下而上由厚度为40nm的AlN材料和厚度为2.16μm的GaN材料构成。外延下层AlN材料采用的工艺条件为：温度为1010℃，压力为135Torr，氢气流量为4600sccm，氨气流量为4600sccm，铝源流量为10μmol/min；外延上层GaN材料采用的工艺条件为：温度为1010℃，压力为135Torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为140μmol/min。

2.使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为22nm，且铝组分为0.3的未掺杂Al_0.3Ga_0.7N势垒层3。淀积的工艺条件为：温度为1090℃，压力为135Torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为28μmol/min，铝源流量为12μmol/min。

3.在Al_0.3Ga_0.7N势垒层3上制作掩膜，使用电子束蒸发技术在其两端淀积金属，再在N₂气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/Ti/Au金属组合，金属层厚度为0.02μm/0.12μm/0.07μm/0.07μm。淀积金属采用的工艺条件为：真空度小于1.8×10^-3Pa，功率范围为200～1000W，蒸发速率小于

快速热退火采用的工艺条件为：温度为850℃，时间为35s。

4.使用等离子体增强化学气相淀积技术在源极4上部和漏极5上部，以及源极和漏极之间的势垒层3上部淀积SiN作为绝缘介质层6，该绝缘介质层厚度为25nm。淀积绝缘介质层采用的工艺条件为：气体为NH₃、N₂及SiH₄，气体流量分别为2.5sccm、900sccm和200sccm，温度、RF功率和压力分别为300℃、25W和900mT。

5.在SiN绝缘介质层6上制作掩膜，使用电子束蒸发技术在源极和漏极之间的绝缘介质层上淀积金属，制作绝缘栅极7，其中所淀积的金属为Ni/Au金属组合，金属厚度为0.025μm/0.25μm。淀积金属采用的工艺条件为：真空度小于1.2×10^-3Pa，功率范围为200～700W，蒸发速率小于

6.使用电子束蒸发技术在绝缘栅极7的外围区域淀积SiO₂作为钝化层8，该钝化层厚度为0.2μm。淀积钝化层采用的工艺条件为：真空度小于1.2×10^-3Pa，功率小于50W，蒸发速率小于

7.在SiO₂钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上淀积厚度均为1μm/2μm的Ni/Au金属组合，分别制作源场板9、十二个浮空场板10及漏场板11，该源场板的有效长度L0为0.6μm，各浮空场板的长度L1均为0.8μm，漏场板的有效长度L2为1μm，源场板与其最邻近的浮空场板之间的距离S1为0.6μm，相邻两浮空场板之间的距离S2为0.7μm，漏场板与其最邻近的浮空场板之间的距离S3为0.5μm。淀积的工艺条件为：真空度小于1.8×10^-3Pa，功率范围为200～700W，蒸发速率小于

将源场板9与源极4电气连接，将漏场板11与漏极5电气连接。

8.使用等离子体增强化学气相淀积技术覆盖源场板9、各浮空场板10及漏场板11的外围区域，完成淀积厚度为3.4μm的SiO₂保护层12。淀积保护层采用的工艺条件为：气体为N₂O及SiH₄，气体流量分别为800sccm和150sccm，温度、RF功率和压力分别为250℃、25W和1000mT。

实施例三

制作衬底为硅，绝缘介质层为Al₂O₃，钝化层为SiN，保护层为SiN，源场板、漏场板和各浮空场板为Pt/Au金属组合的复合场板高电子迁移率晶体管，其过程是：

1.使用金属有机物化学气相淀积技术在硅衬底1上外延厚度为5μm的未掺杂过渡层2，该过渡层自下而上由厚度为115nm的AlN材料和厚度为4.885μm的GaN材料构成。外延下层AlN材料采用的工艺条件为：温度为840℃，压力为150Torr，氢气流量为4700sccm，氨气流量为4700sccm，铝源流量为30μmol/min；外延上层GaN材料采用的工艺条件为：温度为1020℃，压力为150Torr，氢气流量为4700sccm，氨气流量为4700sccm，镓源流量为140μmol/min。

2.使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为10nm，且铝组分为0.5的未掺杂Al_0.5Ga_0.5N势垒层3。淀积的工艺条件为：温度为1120℃，压力为150Torr，氢气流量为4700sccm，氨气流量为4700sccm，镓源流量为10μmol/min，铝源流量为10μmol/min。

3.在Al_0.5Ga_0.5N势垒层3上制作掩膜，使用电子束蒸发技术在其两端淀积金属，再在N₂气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/Mo/Au金属组合，金属层厚度为0.04μm/0.16μm/0.12μm/0.15μm。淀积金属采用的工艺条件为：真空度小于1.8×10^-3Pa，功率范围为200～1800W，蒸发速率小于

快速热退火采用的工艺条件为：温度为880℃，时间为25s。

4.使用原子层淀积技术在源极4上部和漏极5上部，以及源极和漏极之间的势垒层3上部淀积Al₂O₃作为绝缘介质层6，该绝缘介质层厚度为100nm。淀积绝缘介质层采用的工艺条件为：以TMA和H₂O为反应源，载气为N2，载气流量为200sccm，衬底温度为300℃，气压为700Pa。

5.在Al₂O₃绝缘介质层6上制作掩膜，使用电子束蒸发技术在源极和漏极之间的绝缘介质层上淀积金属，制作绝缘栅极7，其中所淀积的金属为Ni/Au金属组合，金属厚度为0.04μm/0.4μm。淀积金属采用的工艺条件为：真空度小于1.2×10^-3Pa，功率范围为200～700W，蒸发速率小于

6.使用等离子体增强化学气相淀积技术在绝缘栅极7的外围区域淀积SiN作为钝化层8，该钝化层厚度为0.8μm。淀积钝化层采用的工艺条件为：气体为NH₃、N₂及SiH₄，气体流量分别为2.5sccm、900sccm和200sccm，温度、RF功率和压力分别为300℃、25W和900mT。

7.在SiN钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上淀积厚度均为1.8μm/3.1μm的Pt/Au金属组合，分别制作源场板9、二十六个浮空场板10及漏场板11，该源场板的有效长度L0为4μm，各浮空场板的长度L1均为5.1μm，漏场板的有效长度L2为6μm，源场板与其最邻近的浮空场板之间的距离S1为1μm，相邻两浮空场板之间的距离S2为1.15μm，漏场板与其最邻近的浮空场板之间的距离S3为0.8μm。淀积的工艺条件为：真空度小于1.8×10^-3Pa，功率范围为200～1000W，蒸发速率小于

将源场板9与源极4电气连接，将漏场板11与漏极5电气连接。

8.使用等离子体增强化学气相淀积技术覆盖源场板9、各浮空场板10及漏场板11的外围区域，完成淀积厚度为5.2μm的SiN保护层12，淀积保护层采用的工艺条件为：气体为NH₃、N₂及SiH₄，气体流量分别为2.5sccm、900sccm和200sccm，温度、RF功率和压力分别为300℃、25W和900mT。

实施例四

制作衬底为蓝宝石，绝缘介质层为SiO₂，钝化层为SiN，保护层为Al₂O₃，源场板、漏场板和各浮空场板为Ti/Mo/Au金属组合的复合场板高电子迁移率晶体管，其过程是：

1.与实施例一的过程1相同；

2.与实施例一的过程2相同；

3.与实施例一的过程3相同；

4.与实施例一的过程4相同；

5.与实施例一的过程5相同；

6.与实施例一的过程6相同；

7.在SiN钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上淀积厚度均为0.026μm/0.1μm/0.174μm的Ti/Mo/Au金属组合，分别制作源场板9、五个浮空场板10及漏场板11，该源场板的有效长度L0为0.22μm，各浮空场板的长度L1均为0.3μm，漏场板的有效长度L2为0.4μm，源场板与其最邻近的浮空场板之间的距离S1为0.06μm，相邻两浮空场板之间的距离S2为0.07μm，漏场板与其最邻近的浮空场板之间的距离S3为0.05μm。淀积的工艺条件为：真空度小于1.8×10^-3Pa，功率范围为200～1800W，蒸发速率小于

将源场板9与源极4电气连接，将漏场板11与漏极5电气连接。

8.使用原子层淀积技术覆盖源场板9、各浮空场板10及漏场板11的外围区域，完成淀积厚度为0.33μm的Al₂O₃保护层12。淀积保护层采用的工艺条件为：以TMA和H₂O为反应源，载气为N₂，载气流量为200sccm，衬底温度为300℃，气压为700Pa。

实施例五

制作衬底为碳化硅，绝缘介质层为SiN，钝化层为SiO₂，保护层为SiN，源场板、漏场板和各浮空场板为Ti/Ni/Au金属组合的复合场板高电子迁移率晶体管，其过程是：

1.与实施例二的过程1相同；

2.与实施例二的过程2相同；

3.与实施例二的过程3相同；

4.与实施例二的过程4相同；

5.与实施例二的过程5相同；

6.与实施例二的过程6相同；

7.在SiO₂钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上淀积厚度均为0.4μm/1μm/1.5μm的Ti/Ni/Au金属组合，分别制作源场板9、二十个浮空场板10及漏场板11，该源场板的有效长度L0为0.9μm，各浮空场板的长度L1均为1.3μm，漏场板的有效长度L2为0.7μm，源场板与其最邻近的浮空场板之间的距离S1为0.6μm，相邻两浮空场板之间的距离S2为0.69μm，漏场板与其最邻近的浮空场板之间的距离S3为0.5μm。淀积的工艺条件为：真空度小于1.8×10^-3Pa，功率范围为200～700W，蒸发速率小于

将源场板9与源极4电气连接，将漏场板11与漏极5电气连接。

8.使用等离子体增强化学气相淀积技术覆盖源场板9、各浮空场板10及漏场板11的外围区域，完成淀积厚度为3.2μm的SiN保护层12，淀积保护层采用的工艺条件为：气体为NH₃、N₂及SiH₄，气体流量分别为2.5sccm、900sccm和200sccm，温度、RF功率和压力分别为300℃、25W和900mT。

实施例六

制作衬底为硅，绝缘介质层为Al₂O₃，钝化层为SiN，保护层为SiO₂，源场板、漏场板和各浮空场板为Ti/Pt/Au金属组合的复合场板高电子迁移率晶体管，其过程是：

1.与实施例三的过程1相同；

2.与实施例三的过程2相同；

3.与实施例三的过程3相同；

4.与实施例三的过程4相同；

5.与实施例三的过程5相同；

6.与实施例三的过程6相同；

7.在SiN钝化层8上制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层上淀积厚度均为1.2μm/1.5μm/2.2μm的Ti/Pt/Au金属组合，分别制作源场板9、四十个浮空场板10及漏场板11，该源场板的有效长度L0为4μm，各浮空场板的长度L1均为5.1μm，漏场板的有效长度L2为6μm，源场板与其最邻近的浮空场板之间的距离S1为1μm，相邻两浮空场板之间的距离S2为1.15μm，漏场板与其最邻近的浮空场板之间的距离S3为0.8μm。淀积的工艺条件为：真空度小于1.8×10^-3Pa，功率范围为200～1000W，蒸发速率小于

将源场板9与源极4电气连接，将漏场板11与漏极5电气连接。

8.使用等离子体增强化学气相淀积技术覆盖源场板9、各浮空场板10及漏场板11的外围区域，完成淀积厚度为5.2μm的SiO₂保护层12。淀积保护层采用的工艺条件为：气体为N₂O及SiH₄，气体流量分别为800sccm和150sccm，温度、RF功率和压力分别为250℃、25W和1000mT。

本发明的效果可通过图4进一步说明。

图4给出了采用Al_0.28Ga_0.72N/GaN异质结结构时，采用传统源场板的高电子迁移率晶体管与本发明采用三个浮空场板的器件的击穿仿真图，由该图可以看出，采用传统源场板的高电子迁移率晶体管的击穿曲线中发生击穿，即漏极电流迅速增加时的漏源电压大约在605V，而本发明器件的击穿曲线中发生击穿时的漏源电压大约在1760V，证明本发明器件的击穿电压远远大于采用传统源场板的高电子迁移率晶体管的击穿电压。

对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种绝缘栅型源-漏复合场板高电子迁移率晶体管，包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、绝缘栅极(7)、钝化层(8)、源场板(9)、漏场板(11)和保护层(12)，所述的源场板与源极电气连接，所述的漏场板与漏极电气连接，其特征在于：

源极(4)上部和漏极(5)上部，以及源极(4)和漏极(5)之间的势垒层(3)上部淀积有绝缘介质层(6)；

源场板与漏场板之间的钝化层上淀积有n个浮空场板(10)，n≥1，构成源场板、浮空场板和漏场板的复合场板结构。

2.根据权利要求1所述的源-漏复合场板高电子迁移率晶体管，其特征在于n个浮空场板(10)、源场板(9)和漏场板(11)均位于钝化层(8)上，这些场板厚度相同。

3.根据权利要求1或2所述的源-漏复合场板高电子迁移率晶体管，其特征在于源场板(9)与其最邻近的浮空场板之间的距离为0.06～1μm，漏场板(11)与其最邻近的浮空场板之间的距离为0.05～0.8μm。

4.根据权利要求1所述的源-漏复合场板高电子迁移率晶体管，其特征在于各浮空场板大小相同且相互独立，且按照相邻两浮空场板之间的间距均为0.07～1.15μm的方式均匀分布于源场板与漏场板之间。

5.根据权利要求1或2所述的源-漏复合场板高电子迁移率晶体管，其特征在于每个浮空场板(10)的厚度均为0.3～4.9μm，每个浮空场板的长度均为0.3～5.1μm；源场板的有效长度为0.22～4μm；漏场板的有效长度为0.4～6μm。

6.根据权利要求1所述的源-漏复合场板高电子迁移率晶体管，其特征在于绝缘介质层(6)的厚度为1～100nm。

7.一种制作绝缘栅型源-漏复合场板高电子迁移率晶体管的方法，包括如下步骤：

步骤1，在衬底(1)上外延宽禁带化合物半导体材料的过渡层(2)作为器件的工作区；

步骤2，在过渡层(2)上淀积宽禁带化合物半导体材料的势垒层(3)；

步骤3，在势垒层(3)上制作掩膜，并在势垒层(3)上的两端淀积金属，再在N₂气氛中进行快速热退火，分别制作源极(4)和漏极(5)；

步骤4，在源极(4)上部和漏极(5)上部，以及源极和漏极之间的势垒层(3)上部淀积绝缘介质层(6)；

步骤5，在绝缘介质层(6)上制作掩膜，在源极和漏极之间的绝缘介质层上淀积金属，制作绝缘栅极(7)；

步骤6，在绝缘栅极(7)的外围区域淀积钝化层(8)；

步骤7，在钝化层(8)上制作掩膜，在源极与漏极之间的钝化层上淀积两层或三层的金属层组合，以制作厚度均为0.3～4.9μm的源场板(9)、n个浮空场板(10)及漏场板(11)，n≥1，并分别将源场板(9)与源极(4)电气连接，将漏场板(11)与漏极(5)电气连接；

步骤8，淀积保护层(12)，即利用绝缘介质材料覆盖源场板(9)、各浮空场板(10)和漏场板(11)的外围区域。

8.根据权利要求7所述的方法，其特征在于在钝化层(8)上制作掩膜，是按照源场板(9)与其最邻近的浮空场板之间的距离为0.06～1μm，漏场板(11)与其最邻近的浮空场板之间的距离为0.05～0.8μm，且相邻两浮空场板之间的间距均为0.07～1.15μm的数据设置。

9.根据权利要求7所述的方法，其特征在于两层金属组合采用Ti/Au或Ni/Au或Pt/Au，厚度为0.03～1.8μm/0.27～3.1μm。

10.根据权利要求7所述的方法，其特征在于三层金属组合采用Ti/Mo/Au或Ti/Ni/Au或Ti/Pt/Au，厚度为0.026～1.2μm/0.1～1.5μm/0.174～2.2μm。

Images