CN101409559A - 数字模拟转换器 - Google Patents
数字模拟转换器 Download PDFInfo
- Publication number
- CN101409559A CN101409559A CN 200710162046 CN200710162046A CN101409559A CN 101409559 A CN101409559 A CN 101409559A CN 200710162046 CN200710162046 CN 200710162046 CN 200710162046 A CN200710162046 A CN 200710162046A CN 101409559 A CN101409559 A CN 101409559A
- Authority
- CN
- China
- Prior art keywords
- resistance
- matching resistor
- switch
- coupled
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种数字模拟转换器,是用以将一数字信号转换为一模拟电压。数字模拟转换器包括第一电阻串、第一开关串、第二电阻串以及第二开关串。第一电阻串电性连接于一第一电压及数字模拟转换器的一输出端之间,包括至少一第一电阻及一第二电阻。第一开关串包括至少一第一开关及一第二开关,并受控于数字信号。第二电阻串电性连接于一第二电压及输出端之间,包括至少一第一配对电阻及一第二配对电阻。第二开关串包括至少一第一配对开关及一第二配对开关,并受控于数字信号的反相信号。数字模拟转换器通过输出端输出模拟电压。
Description
技术领域
本发明有关一种数字模拟转换器,且特别是有关一种具有简单电路配置的数字模拟转换器。
背景技术
请参照图1,其是传统数字模拟转换器的电路图。数字模拟转换器100是以一4位数字模拟转换器为例做说明。数字模拟转换器100包括一电阻串及多个开关,电阻串的一端电性连接至一第一电压V1,电阻串的另一端电性连接至一第二电压V2。电阻串包括以串联形式连接的多个电阻R0~R14,每个电阻的电阻值大小均等于R。多个开关是分别受控于对应至数字信号(B3B2B1B0)2的位值及互补值的多个控制信号C0~C3及MC0~MC3。当位值为”1”时,对应至位值的控制信号的电压电平是一高电压电平,当位值为”0”时,对应至位值的控制信号的电压电平是一低电压电平。
举数字信号(B3B2B1B0)2为(1100)2为例做说明。当数字信号(B3B2B1B0)2为(1100)2时,则其位值的互补值(B3B2B1B0)2为(0011)2。基于对应至数字信号(B3B2B1B0)2的位值及互补值的多个控制信号C0~C3及MC0~MC3,则开关MSW0、开关MSW1、开关SW2以及开关SW3导通,其余开关截止。数字模拟转换器100是通过图1所示的路径(1),将数字信号(1100)2转换为模拟电压Vout,并由输出端OUT输出。此模拟电压Vout实际上即为由第一电压V1、第二电压V2及多个电阻R0~R14所形成的分压电路中节点P的电压。然而,由于分压电路中的电阻串的每一个节点于电路布局时均需要拉出一条走线,如此一来,上述数字模拟转换器100的电阻串共有24个节点,因此需要24=16条走线,而开关也需24+1-2=30个。
当数字模拟转换器的位越来越高时,传统的作法所需要的走线大幅增加。n位的数字模拟转换器的2n个节点需要2n条走线与的电性连接,如此将占用大量的电路布局面积,让使用此数字模拟转换器的芯片的面积也增大许多。且其电阻串所需的电阻数目也高达(2n-1)个,开关更需(2n+1-2)个为数太多。过多的走线、开关与电阻,使得高位的数字模拟转换器的实现不易实现。
发明内容
本发明的目的是提供一种数字模拟转换器,利用简单的电路配置减少电路布局面积,以减少芯片面积,使得高位数字模拟转换器更易于实现。
根据本发明的第一方面,提出一种数字模拟转换器,是用以将一数字信号转换成一模拟电压,数字信号包括至少一第一位值与一第二位值,第一位值是低位值。数字模拟转换器包括第一电阻串、第一开关串、第二电阻串以及第二开关串。第一电阻串电性连接于一第一电压及数字模拟转换器的一输出端之间。第一电阻串包括至少一第一电阻及一第二电阻,第二电阻的电阻值为第一电阻的电阻值的二倍。第一电阻串联地耦接至第二电阻。第一开关串包括至少一第一开关及一第二开关,第一开关是与第一电阻并联,第二开关是与第二电阻并联。第一开关是受控于对应至第一位值的一第一控制信号,第二开关是受控于对应至第二位值的一第二控制信号。第二电阻串电性连接于一第二电压及输出端之间,第二电阻串包括至少一第一配对电阻及一第二配对电阻,第一配对电阻的电阻值是等于第一电阻的电阻值,第二配对电阻的电阻值是等于第二电阻的电阻值。第一配对电阻是串联地耦接至第二配对电阻。第二开关串包括至少一第一配对开关及一第二配对开关,第一配对开关是与第一配对电阻并联,第二配对开关是与第二配对电阻并联。第一配对开关是受控于对应至第一位值的互补值的一第一配对控制信号,第二配对开关是受控于对应至第二位值的互补值的一第二配对控制信号。其中,数字模拟转换器通过输出端输出模拟电压。
根据本发明的第二方面,提出一种数字模拟转换器,是用以将一数字信号转换成一模拟电压,数字信号为(Bn-1…B2B1B0)2。数字模拟转换器包括第一电阻串、第一开关串、第二电阻串以及第二开关串。第一电阻串电性连接于一第一电压及数字模拟转换器的一输出端之间。第一电阻串包括n个电阻R0,R1,R2,…Rn-1,电阻R0,R1,R2,…Rn-1的电阻值分别等于R,2R,22R,…2n-1R,R为电阻R0的电阻值。电阻R0,R1,R2,…Rn-1是串联连接。第一开关串包括n个开关SW0,SW1,SW2,…SWn-1,n个开关SW0,SW1,SW2,…SWn-1是分别与电阻R0,R1,R2,…Rn -1并联。n个开关SW0,SW1,SW2,…SWn-1是分别受控于对应至位值B0,B1,B2,…Bn -1的n个控制信号。第二电阻串电性连接于一第二电压及输出端之间。第二电阻串包括n个配对电阻MR0,MR1,MR2,…MRn-1,配对电阻MR0,MR1,MR2,…MRn -1的电阻值是分别等于电阻R0,R1,R2,…Rn-1的电阻值。配对电阻MR0,MR1,MR2,…MRn-1是串联连接。第二开关串包括n个配对开关MSW0,MSW1,MSW2,…MSWn-1,配对开关MSW0,MSW1,MSW2,…MSWn-1是分别与配对电阻MR0,MR1,MR2,…MRn-1并联。配对开关MSW0,MSW1,MSW2,…MSWn-1是分别受控于对应至位值B0,B1,B2,…Bn-1的个别的互补值的n个配对控制信号。其中,数字模拟转换器是通过输出端输出模拟电压。
附图说明
为让本发明的上述内容能更明显易懂,下面将配合附图对本发明的较佳实施例作详细说明,其中:
图1是传统数字模拟转换器的电路图。
图2A是依照本发明第一实施例的数字模拟转换器的电路图。
图2B是依照本发明第一实施例的数字模拟转换器的一例的电路图。
图3A~3C分别是依照本发明第二实施例~第四实施例的数字模拟转换器的电路图。
具体实施方式
本发明提供一种数字模拟转换器,利用简单的电路配置减少电路布局面积,以减少芯片面积,使得高位数字模拟转换器更易于实现。请参照图2A,其是依照本发明第一实施例的数字模拟转换器的电路图。于此实施例中,数字模拟转换器200是以一6位数字模拟转换器为例做说明,然而并不限于此,其他n位的数字模拟转换器也可应用本发明所揭示的数字模拟转换器的电路配置,n为大于或等于2的正整数。举例来说,数字模拟转换器200是用以转换一数字信号(B5B4B3B2B1B0)2为一模拟电压Vout,数字信号(B5B4B3B2B1B0)2包括位值B0、B1、B2、B3、B4及B5。
数字模拟转换器200包括第一电阻串、第一开关串、第二电阻串以及第二开关串。第一电阻串电性连接于一第一电压V1及数字模拟转换器200的输出端OUT之间。第一电阻串包括第一电阻R0~第六电阻R5,第一电阻R0、第二电阻R1、第三电阻R2、…、第六电阻R5是依序以串联的形式连接。其中,第一电阻R0的第一端电性连接至第一电压V1,第六电阻R5的第二端电性连接至输出端OUT。由于数字信号(B5B4B3B2B1B0)2是二进位制,故第一电阻R0~第六电阻R5的电阻值彼此间是2的幂次方倍,例如为(R0,R1,R2,R3,R4,R5)是(R,2R,4R,8R,16R,32R)。
第一开关串包括第一开关SW0~第六开关SW5,其电性连接于第一电压V1及数字模拟转换器200的输出端OUT之间。其中,第一开关SW0是与第一电阻R0并联,第二开关SW1是与第二电阻R1并联,第三开关SW2是与第三电阻R2并联,第四开关SW3是与第四电阻R3并联,第五开关SW4是与第五电阻R4并联,第六开关SW5是与第六电阻R5并联。其中,第一开关SW0是受控于对应至第一位值B0的一第一控制信号C0,第二开关SW1是受控于对应至第二位值B1的一第二控制信号C1,第三开关SW2是受控于对应至第三位值B2的一第三控制信号C2,第四开关SW3是受控于对应至第四位值B3的一第四控制信号C3,第五开关SW4是受控于对应至第五位值B4的一第五控制信号C4,第六开关SW5是受控于对应至第六位值B5的一第六控制信号C5。当位值为”1”时,对应至位值的控制信号的电压电平是一高电压电平,开关是被导通,当位值为“0”时,对应至位值的控制信号的电压电平是一低电压电平,开关被截止。
第二电阻串电性连接于一第二电压V2及数字模拟转换器200的输出端OUT之间。第二电阻串包括第一配对电阻MR0~第六配对电阻MR5,第六配对电阻MR5、第五电阻MR4、第四电阻MR3、…、第一配对电阻MR0是依序以串联的形式连接。其中,第六配对电阻MR5的第一端电性连接至输出端OUT,第一配对电阻MR0的第二端电性连接至第二电压V2。此外,第一配对电阻MR0的电阻值是实质上等于第一电阻R0的电阻值,第二配对电阻MR1的电阻值是等于第二电阻R1的电阻值,第三配对电阻MR2的电阻值是等于第三电阻R2的电阻值,第四配对电阻MR3的电阻值是等于第四电阻R3的电阻值,第五配对电阻MR4的电阻值是等于第五电阻R4的电阻值,第六配对电阻MR5的电阻值是等于第六电阻R5的电阻值。也即,(MR0,MR1,MR2,MR3,MR4,MR5)是(R,2R,4R,8R,16R,32R)。
第二开关串包括第一配对开关MSW0~第六配对开关MSW5,其电性连接于第二电压V2及数字模拟转换器200的输出端OUT之间。其中,第一配对开关MSW0是与第一配对电阻MR0并联,第二配对开关MSW1是与第二配对电阻MR1并联,第三配对开关MSW2是与第三配对电阻MR2并联,第四配对开关MSW3是与第四配对电阻MR3并联,第五配对开关MSW4是与第五配对电阻MR4并联,第六配对开关MSW5是与第六配对电阻MR5并联。
其中,第一配对开关MSW0是受控于对应至第一位值B0的互补值的一第一配对控制信号MC0,第二配对开关MSW1是受控于对应至第二位值B1的互补值的一第二配对控制信号MC1,第三配对开关MSW2是受控于对应至第三位值B2的互补值的一第三配对控制信号MC2,第四配对开关MSW3是受控于对应至第四位值B3的互补值的一第四配对控制信号MC3,第五配对开关MSW4是受控于对应至第五位值B4的互补值的一第五配对控制信号MC4,第六配对开关MSW5是受控于对应至第六位值B5的互补值的一第六配对控制信号MC5。当互补值为”1”时,对应至互补值的配对控制信号的电压电平是一高电压电平,开关是被导通,当互补值为”0”时,对应至互补值的配对控制信号的电压电平是一低电压电平,开关被截止。
于数字模拟转换器200中,第x配对开关MSWx实际上是相对应于第x开关SWx,x为0~5的整数。当第x开关SWx导通,则第x配对开关MSWx是截止。当第x开关SWx截止,则第x配对开关MSWx是导通。数字模拟转换器200于接收数字信号(B5B4B3B2B1B0)2的后,基于对应至其位值及互补值的多个控制信号C0~C1及多个配对控制信号MC0~MC1,第一电压V1、第二电压V2、第一电阻串及第二电阻串会形成一分压电路,使得数字模拟转换器200得以转换数字信号(B5B4B3B2B1B0)2为一模拟电压Vout,并通过输出端OUT输出模拟电压Vout。而由于第x配对开关MSWx与第x开关SWx的对应关系,其分压电路的总电阻值会维持于一定值,进而使得流经分压电路的电流大小固定。数字模拟转换器200所输出模拟电压Vout可依据下列公式(1)而得。
Vout=V2+(B0×20R+B1×21R+B2×22R+B3×23R+B4×24R+B5×25R)×(V1-V2)/63R 公式(1)
请参照表1,其是依照本发明较佳实施例的数字模拟转换器的数字信号对模拟电压的对照表。
数字信号(B5B4B3B2B1B0) | 模拟电压Vout |
111111 | V1 |
111110 | V2+(V1-V2)×62/63 |
111101 | V2+(V1-V2)×61/63 |
111100 | V2+(V1-V2)×60/63 |
… | … |
111000 | V2+(V1-V2)×56/63 |
… | … |
101010 | V2+(V1-V2)×42/63 |
… | … |
010101 | V2+(V1-V2)×21/63 |
… | … |
000011 | V2+(V1-V2)×3/63 |
000010 | V2+(V1-V2)×2/63 |
000001 | V2+(V1-V2)×1/63 |
000000 | V2 |
表1
举数字信号(B5B4B3B2B1B0)为(111000)为例做说明。请参照图2B,其是依照本发明第一实施例的数字模拟转换器操作时的一例的电路图。当数字信号(B5B4B3B2B1B0)2为(111000)2时,第一开关SW0、第二开关SW1、第三开关SW2、第四配对开关MSW3、第五配对开关MSW4以及第六配对开关MSW5是截止,第一配对开关MSW0、第二配对开关MWS1、第三配对开关MSW2、第四开关SW3、第五开关SW4以及第六开关SW5是导通。第一电阻串是等效成一第一分压电阻(R+2R+4R),第二电阻串是等效成一第二分压电阻(32R+16R+8R),于是数字模拟转换器200是通过图2B所示的路径(2),将数字信号(111000)2转换为模拟电压Vout,并由输出端OUT输出模拟电压Vout=V2+(V1-V2)×56/63,其与数字信号(111000)2所代表的值56相关。
此外,若为n位数字模拟转换器,则其接收数字信号(Bn-1…B3B2B1B0)2,并将数字信号(Bn-1…B3B2B1B0)2转换为模拟电压Vout,此模拟电压Vout可依据下列公式(2)而得。
Vout=V2+(B0×20R+B1×21R+B2×22R+B3×23R+…+Bn-1×2n-1R)×(V1-V2)/(20R+21R+22R+23R+…+2n-1R+2n-1R) 公式(2)
此外,于本发明所揭示的数字模拟转换器中,由于配对开关与开关的对应关系,故分压电路中,第一电压V1与第二电压V2间的电阻值的总和相同,且第一电压V1与输出端OUT间有电流流过的电阻的电阻值的总和(也即第一电压V1与输出端OUT之间,所并联的开关为截止的所有电阻的电阻和)是相关于数字信号的值。因此,本发明所揭示的数字模拟转换器,第一电阻串中电阻的排列顺序不做限制,只要第一电阻串中的所有电阻均位于第一电压V1及输出端OUT之间即可,且第二电阻串中配对电阻的排列顺序也不做限制,只要第二电阻串中的所有电阻均位于输出端OUT及第二电压V2之间即可。另外,只要电阻或配对电阻与相对应的开关或配对开关并联,并受控于对应的位值的控制信号即在本发明的范围。
请参照图3A~3C,其分别是依照本发明第二实施例~第四实施例的数字模拟转换器的电路图。于数字模拟转换器310中,第六电阻R5、第五电阻R4、第四电阻R3、…、第一电阻R0是依序以串联的形式。其中,第五电阻R5的第一端是电性连接至第一电压V1,第一电阻R0的第二端是电性连接至输出端OUT。第一配对电阻MR0、第二电阻MR1、第三电阻MR2、…、第六配对电阻MR5是依序以串联的形式连接。其中,第一配对电阻MR0的第一端是电性连接至输出端OUT,第六配对电阻MR5的第二端是电性连接至第二电压V2。
于数字模拟转换器320中,第一电阻R0、第二电阻R1、第三电阻R2、…、第六电阻R5是依序以串联的形式。其中,第一电阻R0的第一端电性连接至第一电压V1,第六电阻R5的第二端电性连接至输出端OUT。第一配对电阻MR0、第二电阻MR1、第三电阻MR2、…、第六配对电阻MR5是依序以串联的形式连接。其中,第一配对电阻MR0的第一端电性连接至输出端OUT,第六配对电阻MR5的第二端电性连接至第二电压V2。
于数字模拟转换器330中,第六电阻R5、第五电阻R4、第四电阻R3、…、第一电阻R0是依序以串联的形式。其中,第五电阻R5的第一端电性连接至第一电压V1,第一电阻R0的第二端电性连接至输出端OUT。第六配对电阻MR5、第五电阻MR4、第四电阻MR3、…、第一配对电阻MR0是依序以串联的形式连接。其中,第六配对电阻MR5的第一端电性连接至输出端OUT,第一配对电阻MR0的第二端是电性连接至第二电压V2。
本发明上述实施例所揭示的数字模拟转换器,其电阻串的电阻及开关数目较传统的数字模拟转换器为少。此外,由于本发明电路配置简单,n位的数字模拟转换器仅需要n个开关及(2n+1)条走线来与两两电阻间的节点电性连接,相较于传统n位数字模拟转换器的电阻串需要2n条走线与(2n+1-2)个开关,本发明还具有大幅减少电路布局面积,进而降低成本的优点。另外,由于其所需的走线较少,故更易于实现高位数字模拟转换器。
综上所述,虽然本发明已以较佳实施例揭示如上,然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种等同的更动与润饰。因此,本发明的保护范围当视后附的本申请权利要求范围所界定的为准。
Claims (11)
1.一种数字模拟转换器,是用以将一数字信号转换成一模拟电压,该数字信号包括至少一第一位值与一第二位值,该第一位值是为低位值,该数字模拟转换器包括:
一第一电阻串,其电性连接于一第一电压及该数字模拟转换器的一输出端之间,该第一电阻串包括至少一第一电阻及一第二电阻,该第二电阻的电阻值为该第一电阻的电阻值的二倍,该第一电阻串联地耦接至该第二电阻;
一第一开关串,包括至少一第一开关及一第二开关,该第一开关是与该第一电阻并联,该第二开关是与该第二电阻并联,该第一开关是受控于对应至该第一位值的一第一控制信号,该第二开关是受控于对应至该第二位值的一第二控制信号;
一第二电阻串,其电性连接于一第二电压及该输出端之间,该第二电阻串包括至少一第一配对电阻及一第二配对电阻,该第一配对电阻的电阻值是等于该第一电阻的电阻值,该第二配对电阻的电阻值是等于该第二电阻的电阻值,该第一配对电阻是串联地耦接至该第二配对电阻;以及
一第二开关串,包括至少一第一配对开关及一第二配对开关,该第一配对开关是与该第一配对电阻并联,该第二配对开关是与该第二配对电阻并联,该第一配对开关是受控于对应至该第一位值的互补值的一第一配对控制信号,该第二开关是受控于对应至该第二位值的互补值的一第二配对控制信号;
其中,该数字模拟转换器通过该输出端输出该模拟电压。
2.根据权利要求1所述的数字模拟转换器,其特征在于,该数字信号还包括一第三位值,该第一电阻串还包括一第三电阻,该第三电阻的电阻值为该第二电阻的电阻值的二倍,该第一开关串还包括一第三开关,该第三开关是与该第三电阻并联,该第三开关是受控于对应至该第三位值的一第三控制信号,该第二电阻串还包括一第三配对电阻,该第三配对电阻的电阻值是等于该第三电阻的电阻值,该第二开关串还包括一第三配对开关,该第三配对开关是与该第三配对电阻并联,该第三配对开关是受控于对应至该第三位值的互补值的一第三配对控制信号。
3.根据权利要求2所述的数字模拟转换器,其特征在于,该第一电阻的一第一端耦接至该第一电压,该第二电阻的一第一端耦接至该第一电阻的一第二端,该第三电阻的一第一端耦接至该第二电阻的一第二端,该第三电阻的一第二端耦接至该输出端,该第三配对电阻的一第一端耦接至该输出端,该第二配对电阻的一第一端耦接至该第三配对电阻的一第二端,该第一配对电阻的一第一端耦接至该第二配对电阻的一第二端,该第一配对电阻的一第二端耦接至该第二电压。
4.根据权利要求2所述的数字模拟转换器,其特征在于,该第三电阻的第一端耦接至该第一电压,该第二电阻的第一端耦接至该第三电阻的第二端,该第一电阻的第一端耦接至该第二电阻的第二端,该第一电阻的第二端耦接至该输出端,该第一配对电阻的第一端耦接至该输出端,该第二配对电阻的第一端耦接至该第一配对电阻的第二端,该第三配对电阻的第一端耦接至该第二配对电阻的第二端,该第三配对电阻的第二端耦接至该第二电压。
5.根据权利要求2所述的数字模拟转换器,其特征在于,该第一电阻的第一端耦接至该第一电压,该第二电阻的第一端耦接至该第一电阻的第二端,该第三电阻的第一端耦接至该第二电阻的第二端,该第三电阻的第二端耦接至该输出端,该第一配对电阻的第一端耦接至该输出端,该第二配对电阻的第一端耦接至该第一配对电阻的第二端,该第三配对电阻的第一端耦接至该第二配对电阻的第二端,该第三配对电阻的第二端耦接至该第二电压。
6.根据权利要求2所述的数字模拟转换器,其特征在于,该第三电阻的一第一端耦接至该第一电压,该第二电阻的一第一端耦接至该第三电阻的一第二端,该第一电阻的一第一端耦接至该第二电阻的一第二端,该第一电阻的一第二端耦接至该输出端,该第三配对电阻的一第一端耦接至该输出端,该第二配对电阻的一第一端耦接至该第三配对电阻的一第二端,该第一配对电阻的一第一端耦接至该第二配对电阻的一第二端,该第一配对电阻的一第二端耦接至该第二电压。
7.一种数字模拟转换器,是用以将一数字信号转换成一模拟电压,该数字信号为(Bn-1…B2B1B0)2,该数字模拟转换器包括:
一第一电阻串,其电性连接于一第一电压及该数字模拟转换器的一输出端之间,该第一电阻串包括n个电阻R0,R1,R2,…Rn-1,这些电阻R0,R1,R2,…Rn-1的电阻值分别等于R,2R,22R,…2n-1R,R为该电阻R0的电阻值,这些电阻R0,R1,R2,…Rn-1串联连接;
一第一开关串,包括n个开关SW0,SW1,SW2,…SWn-1,该n个开关SW0,SW1,SW2,…SWn-1是分别与这些电阻R0,R1,R2,…Rn-1并联,该n个开关SW0,SW1,SW2,…SWn-1是分别受控于对应至这些位值B0,B1,B2,…Bn-1的n个控制信号;
一第二电阻串,其电性连接于一第二电压及该输出端之间,该第二电阻串包括n个配对电阻MR0,MR1,MR2,…MRn-1,这些配对电阻MR0,MR1,MR2,…MRn -1的电阻值是分别等于这些电阻R0,R1,R2,…Rn-1的电阻值,这些配对电阻MR0,MR1,MR2,…MRn-1串联连接;以及
一第二开关串,包括n个配对开关MSW0,MSW1,MSW2,…MSWn-1,这些配对开关MSW0,MSW1,MSW2,…MSWn-1是分别与这些配对电阻MR0,MR1,MR2,…MRn-1并联,这些配对开关MSW0,MSW1,MSW2,…MSWn-1是分别受控于对应至这些位值B0,B1,B2,…Bn-1的个别的互补值的n个配对控制信号;
其中,该数字模拟转换器是通过该输出端输出该模拟电压。
8.根据权利要求7所述的数字模拟转换器,其特征在于,这些电阻是以R0,R1,R2,…Rn-1的顺序串联连接,电阻R0的一第一端电性连接至该第一电压,电阻Rn-1的一第二端电性连接至该输出端,这些配对电阻是以MRn-1,MRn-1,MRn-2,…MR0的顺序串联连接,配对电阻MRn-1的一第一端电性连接至该输出端,配对电阻MR0的一第二端电性连接至该第二电压。
9.根据权利要求7所述的数字模拟转换器,其特征在于,这些电阻是以Rn-1,Rn-2,Rn-3,…R0的顺序串联连接,电阻Rn-1的一第一端电性连接至该第一电压,电阻R0的一第二端电性连接至该输出端,这些配对电阻是以MR0,MR1,MR2,…MRn-1的顺序串联连接,配对电阻MR0的一第一端电性连接至该输出端,配对电阻MRn-1的一第二端电性连接至该第二电压。
10.根据权利要求7所述的数字模拟转换器,其特征在于,这些电阻是以R0,R1,R2,…Rn-1的顺序串联连接,电阻R0的一第一端电性连接至该第一电压,电阻Rn-1的一第二端电性连接至该输出端,这些配对电阻是以MR0,MR1,MR2,…MRn-1的顺序串联连接,配对电阻MR0的一第一端电性连接至该输出端,配对电阻MRn-1的一第二端电性连接至该第二电压。
11.根据权利要求7所述的数字模拟转换器,其特征在于,这些电阻是以Rn-1,Rn-2,Rn-3,…R0的顺序串联连接,电阻Rn1的第一端电性连接至该第一电压,电阻R0的一第二端电性连接至该输出端,这些配对电阻是以MRn-1,MRn-2,MRn -3,…MR0的顺序串联连接,配对电阻MRn-1的一第一端电性连接至该输出端,配对电阻MR0的一第二端电性连接至该第二电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101620463A CN101409559B (zh) | 2007-10-09 | 2007-10-09 | 数字模拟转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101620463A CN101409559B (zh) | 2007-10-09 | 2007-10-09 | 数字模拟转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101409559A true CN101409559A (zh) | 2009-04-15 |
CN101409559B CN101409559B (zh) | 2010-09-08 |
Family
ID=40572384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101620463A Expired - Fee Related CN101409559B (zh) | 2007-10-09 | 2007-10-09 | 数字模拟转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101409559B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105656490A (zh) * | 2016-01-27 | 2016-06-08 | 深圳市华星光电技术有限公司 | 一种数模转换模块、数据驱动电路及液晶显示器 |
CN113454562A (zh) * | 2019-02-18 | 2021-09-28 | 德克萨斯仪器股份有限公司 | 用于二进制加权分压器的补偿 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6448916B1 (en) * | 2000-05-31 | 2002-09-10 | Cygnal Integrated Products, Inc. | Dual sub-DAC resistor strings with analog interpolation |
US7129878B1 (en) * | 2005-06-16 | 2006-10-31 | Beyond Innovation Technology Co., Ltd | Digital to analog converter |
-
2007
- 2007-10-09 CN CN2007101620463A patent/CN101409559B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105656490A (zh) * | 2016-01-27 | 2016-06-08 | 深圳市华星光电技术有限公司 | 一种数模转换模块、数据驱动电路及液晶显示器 |
CN105656490B (zh) * | 2016-01-27 | 2018-12-07 | 深圳市华星光电技术有限公司 | 一种数模转换模块、数据驱动电路及液晶显示器 |
CN113454562A (zh) * | 2019-02-18 | 2021-09-28 | 德克萨斯仪器股份有限公司 | 用于二进制加权分压器的补偿 |
Also Published As
Publication number | Publication date |
---|---|
CN101409559B (zh) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8963757B2 (en) | D/A converter including higher-order resistor string | |
US8830103B2 (en) | D/A converter | |
JP5166375B2 (ja) | スイッチ損失を改善するための回路アーキテクチャを有するデジタル/アナログ変換器 | |
KR20000014400A (ko) | 디지털/아날로그 변환기 | |
CN101425805B (zh) | 高分辨率小面积数模转换电路 | |
KR20180044232A (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
EP3442123B1 (en) | Digital to analog converter (dac) having sub-dacs with arrays of resistors | |
US7259706B2 (en) | Balanced dual resistor string digital to analog converter system and method | |
KR900008822B1 (ko) | 디지탈/아날로그변환기 | |
GB2344479A (en) | Resistor-type D/A convertor having a highly linear transconductor | |
CN111900990A (zh) | 一种基于混合编码的电流舵型数模转换器 | |
CN103095303A (zh) | 一种电流型与电压型组合数模转换器 | |
US20090079609A1 (en) | Digital-to-analog converter | |
US7109904B2 (en) | High speed differential resistive voltage digital-to-analog converter | |
CN101409559B (zh) | 数字模拟转换器 | |
US10084465B2 (en) | Analog-to-digital converters with a plurality of comparators | |
CN210839536U (zh) | 一种分压式r2r架构音频数模转换器 | |
US7646322B2 (en) | Folded R-2R ladder current-steering digital to analog converter | |
CN101399547B (zh) | 数字/模拟转换器与数字信号转换至模拟信号的方法 | |
US5673045A (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
CN109586726B (zh) | 分段式数模转换器 | |
JP2001127634A (ja) | ディジタル・アナログ変換器 | |
CN111200438A (zh) | 一种音频数模转换器 | |
CN106027052B (zh) | 一种电流控制延迟线电路 | |
CN101499803B (zh) | 数字模拟转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100908 Termination date: 20141009 |
|
EXPY | Termination of patent right or utility model |