CN101408583B - 印刷电路板之间插接状态的检测方法、装置及印刷电路板 - Google Patents
印刷电路板之间插接状态的检测方法、装置及印刷电路板 Download PDFInfo
- Publication number
- CN101408583B CN101408583B CN2008101790280A CN200810179028A CN101408583B CN 101408583 B CN101408583 B CN 101408583B CN 2008101790280 A CN2008101790280 A CN 2008101790280A CN 200810179028 A CN200810179028 A CN 200810179028A CN 101408583 B CN101408583 B CN 101408583B
- Authority
- CN
- China
- Prior art keywords
- printed circuit
- circuit board
- pcb
- pin
- contact pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本发明公开了一种印刷电路板之间插接状态的检测方法、装置及印刷电路板,从而提高检测印刷电路板之间插接状态的准确率。在第一印刷电路板的插接件上安装至少三个检测用的第一插针管脚,以及一个插接状态检测单元,并将每一个第一插针管脚通过电阻连接到高电平,在第二印刷电路板上对应每一个第一插针管脚设置一个第二插针管脚,并将每一个第二插针管脚接地。这样,当第一印刷电路板和第二印刷电路板通过插接件插接后,插接状态检测单元根据第一插针管脚的电位信号是否全部为低电平就可以准确确定两个印刷电路板之间是否处于插紧状态,从而大大提高了检测印刷电路板之间插接状态的准确率,节省了产品维护成本。
Description
技术领域
本发明涉及通讯领域,尤其涉及一种检测系统印刷电路板之间插接状态的检测技术。
背景技术
随着通讯技术的发展,各种通讯系统的容量也在不断增大,系统设备背板上的接插件也在不断增多,接插件插针密度也在不断提高,这样对单板插入机框时,如何保证各个接插件都良好接触提出了更高的要求。
现有技术解决这一问题采用的方案是单板插入机框后,当业务运行起来时,检测各项业务是否正常,如果不正常,则判定单板可能没有插好,需要拔插单板重新监测各项业务是否正常。
这种判定单板是否插紧的技术方案的缺陷在于:
一、由于导致业务异常的原因非常多,这种技术方案不能准确定位单板是否插紧;
二、运行各项业务需要的时间较长,而且往往不能对每一个业务进行监测,经常导致增加某个新用户或者开通某些新业务时,当业务运行不正常时还需要去现场拔插单板以确认单板是否插紧,如果该业务运行不正常由其它因素引发,则还会影响到其它业务的顺利进行以及问题的正确定位。
发明内容
本发明实施例提供一种印刷电路板之间插接状态的检测方法、装置及印刷电路板,从而提高检测印刷电路板之间插接状态的准确率。
一种印刷电路板之间插接状态的检测方法,包括:
监测设置在第一印刷电路板插接件上的多个第一插针管脚中每一个第一插针管脚的电位信号,所述多个第一插针管脚与插接件表面的交点在插接件表面的分布形成多边形,每一个第一插针管脚分别通过电阻连接电源正极;
当第一印刷电路板和第二印刷电路板通过插接件插接后,判断每一个第一插针管脚的电位信号是否全部为低电平,如果是则确定所述第一印刷电路板处于插紧状态,否则确定所述第一印刷电路板为未插紧状态,所述第二印刷电路板的插接件上与各第一插针管脚对插的每一个第二插针管脚接地。
进一步,当确定所述第一印刷电路板为未插紧状态后,所述方法还包括:将电位信号仍为高电平的第一插针管脚确定为未被插紧的管脚。
较佳的,所述多个第一插针管脚为三个或四个。
一种印刷电路板,包括:
多个第一插针管脚,设置在所述印刷电路板的插接件上,所述多个第一插针管脚与插接件表面的交点在插接件表面的分布形成多边形,每一个第一插针管脚分别通过电阻连接电源正极;
插接状态检测单元,分别通过印刷电路板走线连接每一个第一插针管脚,用于监测每一个第一插针管脚的电位信号,并当该印刷电路板和其它印刷电路板通过插接件插接后,判断每一个第一插针管脚的电位信号是否全部为低电平,如果是则确定两个印刷电路板之间处于插紧状态,否则确定两个印刷电路板之间为未插紧状态,所述其它印刷电路板的插接件上与各第一插针管脚对插的每一个第二插针管脚接地。
进一步,所述插接状态检测单元还用于确定所述印刷电路板为未插紧状态后,根据高电平电位信号确定未被插紧的第一插针管脚。
较佳的,所述插接状态检测单元包括:
检测子单元,通过印刷电路板走线分别连接每一个第一插针管脚,用于监测每一个第一插针管脚的电位信号,并当该印刷电路板和其它印刷电路板通过插接件插接后,判断每一个第一插针管脚的电位信号是否全部为低电平,如果 是则输出第一指示信息,反之输出第二指示信息;
确定子单元,用于根据所述检测子单元输出的第一指示信息确定所述第一印刷电路板处于插紧状态,并根据所述检测子单元输出的第二指示信息,分别从所述检测子单元获得每一个第一插针管脚的电位信号,以及根据其中的高电平电位确定未被插紧的第一插针管脚。
较佳的,所述检测子单元为:可编程逻辑器件CPLD或可编程门阵列FPGA。
一种印刷电路板之间插接状态的检测装置,包括:
多个第一插针管脚,设置在第一印刷电路板插接件上,所述多个第一插针管脚与插接件表面的交点在插接件表面的分布形成多边形,每一个第一插针管脚分别通过电阻连接电源正极;
多个对应第一插针管脚的第二插针管脚,设置在与所述第一印刷电路板通过插接件插接的第二印刷电路板上,每一个第二插针管脚接地;
插接状态检测单元,设置在印刷电路板上,通过第一印刷电路板走线分别连接每一个第一插针管脚,用于监测每一个第一插针管脚的电位信号,并当第一印刷电路板和第二印刷电路板通过插接件插接后,判断每一个第一插针管脚的电位信号是否全部为低电平,如果是则确定两个印刷电路板之间处于插紧状态,否则确定两个印刷电路板之间为未插紧状态。
进一步,所述插接状态检测单元还用于确定第一印刷电路板和第二印刷电路板之间为未插紧状态后,根据高电平电位信号确定未被插紧的第一插针管脚。
本发明实施例在第一印刷电路板的插接件上安装至少三个检测用的第一插针管脚,以及一个插接状态检测单元,并将每一个第一插针管脚通过电阻连接到高电平,在第二印刷电路板上对应每一个第一插针管脚设置一个第二插针管脚,并将每一个第二插针管脚接地。这样,当第一印刷电路板和第二印刷电路板通过插接件插接后,如果处于插紧状态,则每一个第一插针管脚和第二插针管脚处于良好的电连接状态,这时,插接状态检测单元会监测到每一个第一插针管脚的电位信号全部为低电平,反之,当两个电路板之间没有处于插紧状态时,则至少有一个第一插针管脚的电位信号不为低电平,因此,插接状态检测单元根据第一插针管脚的电位信号是否全部为低电平就可以准确确定两个印刷电路板之间是否处于插紧状态,从而大大提高了检测印刷电路板之间插接状态的准确率,节省了产品维护成本。
进一步,还可以根据仍为高电平的电位信号,确定为插紧的第一插针管脚,并进行维修。由此,可以方便的确定两个印刷电路板之间的插紧状态,并进行故障定位。
附图说明
图1是本发明实施例提供的单板和背板之间插接状态检测系统的实现原理示意图;
图2是本发明实施例提供的单板和背板之间插接状态检测方法流程示意图。
具体实施方式
本发明实施例提供一种检测通过插接件插接的两个印刷电路板之间是否插紧的技术,以需要插接的第一印刷电路板和第二印刷电路板为例,在第一印刷电路板的插接件上安装至少三个检测用的第一插针管脚,以及一个插接状态检测单元,多个第一插针管脚不能排列在一条直线上,而是与插接件表面的交点在插接件表面形成多边形,插接状态检测单元通过第一印刷电路板走线分别连接每一个第一插针管脚。用于监测设置第一插针管脚的电位信号,每一个第一插针管脚分别通过电阻连接电源正极。在第二印刷电路板上对应每一个第一插针管脚设置一个第二插针管脚,并将每一个第二插针管脚接地。这样,当第一印刷电路板和第二印刷电路板通过插接件插接后,如果处于插紧状态,则每 一个第一插针管脚和第二插针管脚处于良好的电连接状态,这时,插接状态检测单元会监测到每一个第一插针管脚的电位信号全部为低电平,反之,当两个电路板之间没有处于插紧状态时,则至少有一个第一插针管脚的电位信号不为低电平,因此,插接状态检测单元根据第一插针管脚的电位信号是否全部为低电平就可以确定两个印刷电路板之间是否处于插紧状态,从而大大提高了检测印刷电路板之间插接状态的准确率,节省了产品维护成本。进一步,还可以根据仍为高电平的电位信号,确定未插紧的第一插针管脚,并进行维修。由此,可以方便的确定两个印刷电路板之间的插紧状态,并进行故障定位。
本发明实施例提供的技术可以方便用于检测通信系统中,单板和背板之间的插接状态,下面以此为例,结合附图进行详细说明,在下面的实施例中,第一插针管脚和第二插针管脚分别设置为四个,分布在插接件的四个角上,本领域技术人员可知,只要插针管脚设置为三个以上,在插接件表面上形成多边形分布,就可以根据三点确定一个平面的原理,实现对两个印刷电路板之间插紧状态的检测,本发明实施例不再一一进行详细说明。
如图1所示,本发明实施例提供的印刷电路板之间插接状态的检测装置具体包括:
四个第一插针管脚1011,设置在单板10插接件四个角上,第一插针管脚1011分别通过上拉电阻1012连接电源正极VCC;上拉电阻1012常用为4.7K电阻,也可以是1.1K、10K等类似电阻;
插接状态检测单元102,设置在单板10上,通过单板走线分别连接每一个第一插针管脚1011;
四个第二插针管脚201,对应每一个第一插针管脚1011设置在背板20的接插件四个角上,每一个第二插针管脚201接地。
当单板10和背板20分别插入通信系统机框后,单板10和背板20之间通过插接件对插,形成电连接,每一个第一插针管脚1011和第二插针管脚201对应连接。
插接状态检测单元102用于监测每一个第一插针管脚101的电位信号,如果每一对第一插针管脚1011和第二插针管脚201接触良好,则插接状态检测单元102监测到的第一插针管脚1011的电位信号应该全部为低电平,据此可以确定单板10和背板20之间处于插紧状态,反之,至少有一个第一插针管脚1011的电位信号不为低电平,则可以确定单板10和背板20之间处于未插紧状态。进一步,插接状态检测单元102可以根据高电平电位信号确定其中未被插紧的第一插针管脚1011,进行故障定位。
在一个具体实施例中,插接状态检测单元102可以包括两部分,其一为检测子单元1021,其二为确定子单元1022,其中:
检测子单元1021可以利用可编程逻辑器件CPLD(Complex ProgrammableLogic Device)或现场可编程门阵列FPGA(Field Programmable Gate Array)等实现,通过印刷电路板走线分别连接每一个第一插针管脚101,用于监测每一个第一插针管脚101的电位信号,并进行信号分析,当每一个第一插针管脚101的电位信号是否全部为低电平时,向确定子单元1022输出第一指示信息,反之向确定子单元1022输出第二指示信息;
确定子单元1022例如一个处理器,用于根据检测子单元1021输出的第一指示信息确定单板10和背板20之间处于插紧状态,并当检测子单元1021输出第二指示信息时,分别从检测子单元1021获得每一个第一插针管脚1011的电位信号,以及根据其中的高电平电位确定未被插紧的第一插针管脚1011,实现故障定位。
本发明实施例还提供包括:第一插针管脚1011和插接状态检测单元102的印刷电路板,目的在方便的实现印刷电路板之间通过插接件插接时的状态监测。
如图2所示,本发明实施例提供的单板和背板之间插接状态检测方法具体包括:
步骤S201、单板接插件的四个角上的四个插针管脚通过电阻连接电源正极;
步骤S202、背板接插件的四个角上的对应四个插针管脚接地;
步骤S203、通过单板走线将单板接插件四个角上的四个插针管脚电位信号引入检测子单元1021;
步骤S204、检测子单元1021在单板插入机框后对引入其中的插针管脚电位信号进行分析后,向确定子单元1022上报指示信号;
如果插针管脚电位信号全部为低电平,则上报第一指示信号,反之上报第二指示信号。
步骤S205、确定子单元1022根据检测子单元1021上报的信息确定单板是否插紧,并定位单板没有插紧的接插件上插针管脚位置。
当所有接插件都插紧时,引入检测子单元1021中的插针管脚电位信号都是低电平。当某各插针管脚的电位信号为高电平时,则表示该插针管脚所对应接插件没有插紧。
以上实施例以单板和背板之间的插接状态检测为例进行了详细说明,其它印刷电路板之间的插接状态检测实现方式完全相同。
综上所述,本发明实施例提供的印刷电路板插接状态检测原理中,在第一印刷电路板的插接件上安装至少三个检测用的第一插针管脚,以及一个插接状态检测单元,多个第一插针管脚不能排列在一条直线上,而是与插接件表面的交点在插接件表面形成多边形,插接状态检测单元通过第一印刷电路板走线分别连接每一个第一插针管脚。用于监测设置第一插针管脚的电位信号,每一个第一插针管脚分别通过电阻连接电源正极。在第二印刷电路板上对应每一个第一插针管脚设置一个第二插针管脚,并将每一个第二插针管脚接地。这样,当第一印刷电路板和第二印刷电路板通过插接件插接后,如果处于插紧状态,则每一个第一插针管脚和第二插针管脚处于良好的电连接状态,这时,插接状态检测单元会监测到每一个第一插针管脚的电位信号全部为低电平,反之,当两个电路板之间没有处于插紧状态时,则至少有一个第一插针管脚的电位信号不为低电平,因此,插接状态检测单元根据第一插针管脚的电位信号是否全部为 低电平就可以确定两个印刷电路板之间是否处于插紧状态。进一步,还可以根据仍为高电平的电位信号,确定未插紧的第一插针管脚,并进行维修。由此,可以方便的确定两个印刷电路板之间的插紧状态,并进行故障定位。
显然,本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种印刷电路板之间插接状态的检测方法,其特征在于,包括:
监测设置在第一印刷电路板插接件上的多个第一插针管脚中每一个第一插针管脚的电位信号,所述多个第一插针管脚与插接件表面的交点在插接件表面的分布形成多边形,每一个第一插针管脚分别通过电阻连接电源正极;
当第一印刷电路板和第二印刷电路板通过插接件插接后,判断每一个第一插针管脚的电位信号是否全部为低电平,如果是则确定所述第一印刷电路板处于插紧状态,否则确定所述第一印刷电路板为未插紧状态,所述第二印刷电路板的插接件上与各第一插针管脚对插的每一个第二插针管脚接地。
2.如权利要求1所述的方法,其特征在于,当确定所述第一印刷电路板为未插紧状态后,所述方法还包括:将电位信号仍为高电平的第一插针管脚确定为未被插紧的管脚。
3.如权利要求1或2所述的方法,其特征在于,所述多个第一插针管脚为三个或四个。
4.一种印刷电路板,其特征在于,包括:
多个第一插针管脚,设置在所述印刷电路板的插接件上,所述多个第一插针管脚与插接件表面的交点在插接件表面的分布形成多边形,每一个第一插针管脚分别通过电阻连接电源正极;
插接状态检测单元,分别通过印刷电路板走线连接每一个第一插针管脚,用于监测每一个第一插针管脚的电位信号,并当该印刷电路板和其它印刷电路板通过插接件插接后,判断每一个第一插针管脚的电位信号是否全部为低电平,如果是则确定两个印刷电路板之间处于插紧状态,否则确定两个印刷电路板之间为未插紧状态,所述其它印刷电路板的插接件上与各第一插针管脚对插的每一个第二插针管脚接地。
5.如权利要求4所述的印刷电路板,其特征在于,所述插接状态检测单元还用于确定所述印刷电路板为未插紧状态后,根据高电平电位信号确定未被 插紧的第一插针管脚。
6.如权利要求5所述的印刷电路板,其特征在于,所述插接状态检测单元包括:
检测子单元,通过印刷电路板走线分别连接每一个第一插针管脚,用于监测每一个第一插针管脚的电位信号,并当该印刷电路板和其它印刷电路板通过插接件插接后,判断每一个第一插针管脚的电位信号是否全部为低电平,如果是则输出第一指示信息,反之输出第二指示信息;
确定子单元,用于根据所述检测子单元输出的第一指示信息确定所述第一印刷电路板处于插紧状态,并根据所述检测子单元输出的第二指示信息,分别从所述检测子单元获得每一个第一插针管脚的电位信号,以及根据其中的高电平电位确定未被插紧的第一插针管脚。
7.如权利要求6所述的印刷电路板,其特征在于,所述检测子单元为:可编程逻辑器件CPLD或可编程门阵列FPGA。
8.如权利要求4所述的印刷电路板,其特征在于,所述多个第一插针管脚为三个或四个。
9.一种印刷电路板之间插接状态的检测装置,其特征在于,包括:
多个第一插针管脚,设置在第一印刷电路板插接件上,所述多个第一插针管脚与插接件表面的交点在插接件表面的分布形成多边形,每一个第一插针管脚分别通过电阻连接电源正极;
多个对应第一插针管脚的第二插针管脚,设置在与所述第一印刷电路板通过插接件插接的第二印刷电路板上,每一个第二插针管脚接地;
插接状态检测单元,设置在印刷电路板上,通过第一印刷电路板走线分别连接每一个第一插针管脚,用于监测每一个第一插针管脚的电位信号,并当第一印刷电路板和第二印刷电路板通过插接件插接后,判断每一个第一插针管脚的电位信号是否全部为低电平,如果是则确定两个印刷电路板之间处于插紧状态,否则确定两个印刷电路板之间为未插紧状态。
10.如权利要求9所述的检测装置,其特征在于,所述插接状态检测单元还用于确定第一印刷电路板和第二印刷电路板之间为未插紧状态后,根据高电平电位信号确定未被插紧的第一插针管脚。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101790280A CN101408583B (zh) | 2008-11-25 | 2008-11-25 | 印刷电路板之间插接状态的检测方法、装置及印刷电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101790280A CN101408583B (zh) | 2008-11-25 | 2008-11-25 | 印刷电路板之间插接状态的检测方法、装置及印刷电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101408583A CN101408583A (zh) | 2009-04-15 |
CN101408583B true CN101408583B (zh) | 2010-12-08 |
Family
ID=40571679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101790280A Expired - Fee Related CN101408583B (zh) | 2008-11-25 | 2008-11-25 | 印刷电路板之间插接状态的检测方法、装置及印刷电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101408583B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102916307A (zh) * | 2012-10-30 | 2013-02-06 | 上海斐讯数据通信技术有限公司 | 一种增强识别印制电路板板间连接器连接可靠性的电路 |
CN104360212B (zh) * | 2014-10-31 | 2018-05-01 | 上海斐讯数据通信技术有限公司 | 一种sfp连接器的压接连通性检测方法及检测系统 |
CN105656710A (zh) * | 2014-11-25 | 2016-06-08 | 中兴通讯股份有限公司 | 检测单板的方法、硬件设备及系统 |
CN105988902A (zh) * | 2015-02-02 | 2016-10-05 | 联想(上海)信息技术有限公司 | 电子设备及连接检测方法 |
CN104810638B (zh) * | 2015-05-19 | 2017-02-22 | 合肥京东方光电科技有限公司 | 印刷电路板及其与柔性电路板连接的检测方法、显示面板 |
CN105425094B (zh) * | 2015-11-24 | 2018-04-27 | 深圳怡化电脑股份有限公司 | 一种pcba短路点检测方法及装置 |
CN107831429A (zh) * | 2017-10-17 | 2018-03-23 | 珠海格力电器股份有限公司 | Cpu控制板安装检测电路、判断方法、存储装置及移动终端 |
CN109901044B (zh) * | 2017-12-07 | 2021-11-12 | 英业达科技有限公司 | 多电路板的中央处理单元差分测试系统及其方法 |
CN113169411A (zh) * | 2020-08-19 | 2021-07-23 | 深圳市大疆创新科技有限公司 | 电池装置、控制电路、被供电装置及电子设备 |
-
2008
- 2008-11-25 CN CN2008101790280A patent/CN101408583B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101408583A (zh) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101408583B (zh) | 印刷电路板之间插接状态的检测方法、装置及印刷电路板 | |
CN100549973C (zh) | 一种usb总线接口检测装置及其检测方法 | |
US7116112B1 (en) | Apparatus for testing electric cables | |
CN103278769A (zh) | 一种继电器的检测装置 | |
CN103080760A (zh) | Led发光装置及电缆连接检测装置 | |
CN101140311A (zh) | 连接器接触状态自动检测装置及方法 | |
KR101206893B1 (ko) | 전력 회로 차단기 장치의 제 1 전력 회로 차단기의 제 1 출력 핀과 외부 노드 사이 및 상기 전력 회로 차단기 장치의 제 2 전력 회로 차단기의 제 2 출력 핀과 노드 사이의 전기 콘택들을 검사하기 위한 방법 및 회로 | |
CN103513144A (zh) | 电子系统、连接故障报告系统及相关方法 | |
CN112034388A (zh) | 一种线束自动检测系统及检测方法 | |
CN202119854U (zh) | 接脚焊接状况检测装置 | |
CN101661078A (zh) | 电路板及电路板测试装置 | |
CN102116818B (zh) | 电性连接瑕疵侦测系统及方法 | |
CN111966033A (zh) | 一种高密连接器连接状态的检测系统 | |
CN115015590B (zh) | 一种高密度连接器检测治具、检测方法 | |
CN104459426A (zh) | 线缆检测系统 | |
CN115588863A (zh) | 一种服务器功能测试的线缆连接装置 | |
CN210691085U (zh) | 一种插卡式模块化设备 | |
CN215575602U (zh) | 一种简易type-C端口焊接可靠性识别检测装置 | |
CN109061435A (zh) | 一种背钻加工能力的检测装置及方法 | |
CN101582548A (zh) | 一种背板及其防止单板虚插的方法 | |
CN219284638U (zh) | 一种fpc线路ng测试板 | |
CN100485631C (zh) | 主机板功能测试板 | |
CN218956740U (zh) | 一种舵反馈通道1:1放大电路的测试转接装置 | |
CN100530129C (zh) | 主机板功能测试板 | |
CN108810785A (zh) | 一种基于总线的车载喇叭自动化测试系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101208 Termination date: 20171125 |