CN101394161A - 采样率转换器 - Google Patents
采样率转换器 Download PDFInfo
- Publication number
- CN101394161A CN101394161A CNA2008101259639A CN200810125963A CN101394161A CN 101394161 A CN101394161 A CN 101394161A CN A2008101259639 A CNA2008101259639 A CN A2008101259639A CN 200810125963 A CN200810125963 A CN 200810125963A CN 101394161 A CN101394161 A CN 101394161A
- Authority
- CN
- China
- Prior art keywords
- signal
- generate
- inhibit
- adder
- rate converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一种采样率转换器,包括:合成单元,其在从0到fS/N(其中N表示自然数)的频段中,以至少大于1的增益,将以频率fS采样的输入信号与频率为fS的反馈信号进行合成,以生成合成信号;下采样器,其对所述合成信号进行下采样,以获取采样率为fS/N的输出信号;以及上采样器,其对所述输出信号进行上采样,以生成所述反馈信号。
Description
技术领域
本发明涉及一种能够转换采样率的采样率转换器。
背景技术
当例如对过采样型A/D转换器的高速数字信号输出进行下采样时,产生了一个问题,即,在期望的信号带中生成量子噪声的混叠(alias)分量,并由此导致信号劣化。为了解决现有技术中的这个问题,已经通过使用抽取滤波器来消除混叠分量以及执行下采样。作为在这种情况下使用的抽取滤波器,经常使用能够获得包括相位线性度在内的特性的有限冲击响应(FIR)滤波器,特别是,使用正弦型滤波器(例如,参见日本专利申请KOKAI No.10-209815和美国专利No.6501406)。
然而,由于正弦型滤波器具有梳形频率特性,所以随着期望信号变成宽带,混叠分量增加,不仅消除混叠分量的能力降低,而且信号幅度也劣化。为此,在需要具有高混叠信号消除比的系统中,需要高阶抽取滤波器,并且硬件很大。
作为用于提高消除混叠的能力的手段,使用低通滤波器来形成抽取滤波器是有效的。特别地,使用无限冲击响应(IIR)滤波器的实现方式是作为利用小硬件来设计高阶滤波器的手段的有效技术。然而,在这种系统中,由于滤波器的特性导致不能确保相位线性度。
在常规的采样率转换器中,在期望信号带中满足平坦的幅度特性和相位线性度的同时,获得对不必需的信号的足够的抑制特性是非常困难的,并且产生下述问题,即,为了获取期望的特性而硬件变大,以及相位特性变为非平坦。
本发明的一个目的在于提供一种采样率转换器,其能够利用相对小的硬件数量来在期望信号带中获取平坦的幅度特性和平坦的相位特性,以及能够获得必要的混叠信号消除能力。
发明内容
本发明的一个方面提供一种采样率转换器,其通过利用反馈混叠对以频率fS采样的输入信号进行滤波来对采样率进行转换。所述采样率转换器包括合成单元,其在从0到fS/N(其中N表示自然数)的频段中,以至少大于1的增益,将以频率fS采样的输入信号与频率为fS的反馈信号进行合成,以生成合成信号;下采样器,其对所述合成信号进行下采样,以获取采样率为fS/N的输出信号;以及上采样器,其对所述输出信号进行上采样,以生成所述反馈信号。
附图说明
图1是示出根据第一实施例的采样率转换器的配置的方框图;
图2是示出负反馈电路的配置的方框图;
图3是示出图1中示出的采样率转换器的配置的方框图;
图4是示出图1中示出的采样率转换器中的滤波器电路的频率特性的图表;
图5是示出图1中示出的采样率转换器中的滤波器电路的频率特性的图表;
图6是示出在图1中示出的采样率转换器处的混叠分量的功率水平和期望信号的功率水平之间的比较的图表;
图7是示出图1中示出的采样率转换器的配置实例的方框图;
图8是示出在图7中示出的采样率转换器处的混叠分量的功率水平和期望信号的功率水平之间的比较的图表;
图9是示出图1中示出的采样率转换器的配置实例的方框图;
图10是示出在图9中示出的采样率转换器处的混叠分量的功率水平和期望信号的功率水平之间的比较的图表;
图11是示出图1中示出的采样率转换器的配置实例的方框图;
图12是示出根据第二实施例的采样率转换器的配置的方框图;
图13是示出图12中示出的采样率转换器的配置实例的方框图;
图14是示出根据第三实施例的采样率转换器的配置的方框图;
图15是示出根据第四实施例的采样率转换器的配置的方框图;
图16是示出根据第四实施例的采样率转换器的修改实例的配置的方框图;
图17是示出根据实施例的采样率转换器的修改配置的方框图;和
图18是示出图17中示出的修改实例的效果的表格。
具体实施方式
(第一实施例)
下面将会参照附图来说明根据本发明第一实施例的采样率转换器。图1中示出的采样率转换器包括滤波器电路1、下采样器电路2和上采样器电路3,这些电路形成反馈回路电路。
滤波器电路1是线性滤波器电路,其输入以频率fS采样的输入信号和从上采样器电路3输出的反馈信号,并输出所述输入信号和所述反馈信号的合成信号。更为具体地,滤波器电路1具有在期望信号带fS/N中向两个输入信号提供至少大于1的增益以及输出采样率为频率fS的所述输入信号的合成信号的功能。在下采样时比期望信号带中的增益小的增益被提供给在期望信号带中被反转的信号带。因此,从滤波器电路1输出采样率为频率fS的信号序列作为合成信号。
下采样器电路2通过对从滤波器电路1输出的采样率为频率fS的信号序列执行下采样以从每N个采样中抽取N-1个数据元素(其中N表示等于或大于2的整数),来将合成信号的采样率下采样为fS/N,并且将该下采样后的信号输出到上采样器电路3和后续级的电路(未示出)。
上采样器电路3通过对采样率为fS/N的下采样后的信号执行上采样以在采样值数据之间插入N-1个0数据元素,来再次将下采样器电路2所降低的采样率升高到fS,并且将该信号输出给滤波器电路1作为反馈信号。
换言之,采样率转换器包括滤波器电路1、下采样器电路2和上采样器电路3,这些电路形成反馈回路电路,滤波器电路1通过向通过下采样而获得的期望信号的带fS/N中的每个信号提供大于1的增益来合成输入信号和反馈信号,并且利用下采样器电路2对合成信号进行下采样,然后输出下采样后的信号。
由此,可以获得在幅度上几乎不劣化的基本上平坦的幅度特性和相位线性度,作为经过了采样率转换的期望信号。另外,所述采样率转换器可以利用反馈效应有效地仅仅消除混叠分量。由此可以相对容易地消除高阶混叠分量,同时维持基本平坦的幅度特性。
这里将会参照图2中示出的负反馈电路来说明采样率转换器的效果。图2示出了图1中示出的采样率转换器的反馈回路电路的概念。如果负反馈电路具有由X表示的输入信号、由Y表示的输出信号、由A表示的增益、由β表示的反馈系数以及由E表示的在该电路中混合的误差,则该负反馈电路包括放大器电路4、加法器5和系数乘法器6,其中放大器电路4输入输入信号X和反馈信号,以及输出A倍的放大信号;加法器5输出通过将放大信号和误差E相加而获得的相加信号;系数乘法器6将所述相加信号乘以反馈系数β。放大器电路4、加法器5和系数乘法器6形成反馈回路来输出所述相加信号作为反馈信号。
在该电路中,以下面的公式(1)表示输入和输出之间的关系:
如果假设与1相比,放大器电路4的增益A足够高,且反馈系数为1,则公式(1)被修改为公式(2)。
公式(2)表明,由于放大器电路4的增益A,使得误差E对输出的影响变为增加1/A倍。因此,如果与1相比,放大器电路4的增益A足够高,则负反馈电路具有避免在放大器电路4的输出中混合的误差E的大部分影响以及输出几乎不劣化的输入信号的反馈效果。
图1中示出的采样率转换器利用了所述反馈效果。与图2中的误差E对应的分量相当于在图1中的下采样时生成的混叠分量。由此,通过在滤波器电路1中在期望信号带中设置与1相比足够高的增益,所述采样率转换器可以输出被下采样而几乎不受到混叠分量影响的期望信号,以实现线性滤波器的特性。
因此,通过使用所述采样率转换器,可以获得幅度几乎不劣化的基本上平坦的幅度特性和相位线性度,作为经过了采样率转换的期望信号。另外,所述采样率转换器可以利用反馈效应来有效地去除混叠分量。由此可以相对容易地消除高阶混叠分量,同时维持基本平坦的幅度特性。
所述采样率转换器例如可以使用如下的IIR型滤波器,如果该滤波器具有上述特性,则其具有相位失真问题但是可以以小的电路面积来设计高阶滤波器。与现有技术相比,由此可以减小电路面积和功耗。
接着,将描述根据第一实施例的采样率转换器的更为具体的配置实例1。图3示出了该配置实例1。在该实例中,滤波器电路1包括加法器7、加法器8、延迟单元9和延迟单元10。另外,滤波器电路1使用下采样器电路11和上采样器电路12,下采样器电路11将下采样器电路2的频分数设置为2,上采样器电路12将上采样器电路3的倍数设置为2。
加法器7从以频率fS采样的输入信号中减去由延迟单元10对来自上采样器电路12的反馈信号进行延迟而获得的延迟信号101,并且输出相减结果作为合成信号102。
加法器8将合成信号102和由延迟单元10对要从加法器8输出的合成信号104进行延迟而获得的延迟信号103相加,并且输出相加结果作为合成信号104。延迟单元9和延迟单元10将输入信号延迟一个采样。
下采样器电路11输入作为滤波器电路1的输出的合成信号104,并且对该输入信号进行下采样,以对信号序列进行抽取,从而使得采样率变为fS/2。
上采样器电路12将0数据插入由下采样器电路11下采样后的信号中,将该信号上采样到二倍采样率fS,并且将上采样后的信号输出给延迟单元10作为反馈信号。
通过这样形成采样率转换器,当在下采样器电路11中进行下采样时,在输出信号中生成混叠分量。根据滤波器电路1的特性来抑制该混叠分量。通过利用将极点插入DC点的一阶积分器的特性作为滤波器电路1的特性,图3中示出的采样率转换器可以消除混叠分量,同时使得期望的信号特性基本上平坦。
图3中示出的采样率转换器中的滤波器电路1的传递函数可以表示为公式(3)。
该传递函数的频率特性在图4中示出的DC附近具有无限增益。为了理解具有图4中示出的滤波器电路的频率特性的图3中示出的下采样器电路的频率特性,在图5中示出了对下采样器电路中的反馈信号的频率特性的观测结果。由于反馈信号的采样率为fS,所以图5中示出的特性中的频率轴表示最大为Nyquist采样率(fS/2)。如图5的结果所示,通过使用图4的滤波器特性,可以获得在期望信号处为1的幅度特性或在Nyquist采样率处为0的幅度特性。实际上,输出图6中示出的下采样后的信号。下采样后的信号的特性在于,在fS/4处,在期望信号带中频率特性反转。
因此,如图6中所示,鉴于滤波器电路1的特性,可以基于反馈效应来限制期望信号带中的混叠分量。当期望信号带是fS的1%时,可以实现的混叠信号消除比为25[dB]。
接着,将描述根据第一实施例的采样率转换器的更为具体的配置实例2。图7示出了该配置实例2。在该实例中,下采样器电路2的频分数被设置为4,上采样器电路3的倍数被设置为4。滤波器电路1包括加法器13、加法器14、延迟单元15、加法器16、延迟单元17和除法器18。
加法器13从以频率fS采样的输入信号中减去由延迟单元17对来自上采样器电路3的反馈信号进行延迟并由除法器18对信号幅度进行除法运算而获得的延迟信号105,并且输出相减结果作为合成信号106。
加法器14将合成信号106和由延迟单元15对要从加法器14输出的合成信号107进行延迟而获得的延迟信号108相加,并且输出相加结果作为合成信号107。延迟单元15和延迟单元17将输入信号延迟一个采样。
加法器16将合成信号107和延迟信号108相加,并且输出相加结果作为合成信号109。
下采样器电路2输入作为滤波器电路1的输出的合成信号109,并且对所述输入信号进行下采样,以对信号序列进行抽取,从而使得采样率变为fS/4。
上采样器电路3将0数据插入由下采样器电路2下采样后的信号中,将该信号上采样到四倍采样率fS,并且将上采样后的信号输出给延迟单元17作为反馈信号。
通过将加法器16添加到图3中示出的滤波器电路1并由此将由延迟单元15延迟的延迟信号108和从加法器14输出的合成信号107相加,采样率转换器实现了如下以公式(4)表示的传递函数。
具有此种配置的滤波器电路1可以通过以极点、频率fS/2将零点插入DC点中而在DC附近具有无限增益,并且具有在频率为fS/2时变为0的频率特性。可以基于反馈效应来限制期望信号带中的混叠分量,同时初步降低线性滤波器特性中的混叠分量,并且就二阶特性而言,可以消除混叠分量,同时获得类似于图3中示出的采样率转换器的基本平坦的期望信号特性。
由于滤波器电路1可以获得二阶特性作为混叠分量消除能力,所以当下采样比为4时,与传统正弦型滤波器相比,电路面积能够减小到基本一半。由此,通过对传统电路进行较少的修改,与图3中示出的采样率转换器相比,使用图7中示出的滤波器电路1的采样率转换器具有增强的混叠分量消除能力。
图8示出了仿真结果。在图7中示出的滤波器电路1中,当期望信号带为fS的1%时,可以实现的混叠信号消除比为73[dB],并且与图3中示出的采样率转换器相比,混叠信号消除比大约增强50[dB]。
接着,将描述根据第一实施例的采样率转换器的更为具体的配置实例3。图9示出了该配置实例3。在该实例中,滤波器电路1包括加法器19、加法器20、延迟单元21和延迟单元22。下采样器电路2的频分数被设置为4,上采样器电路3的倍数被设置为4。
加法器19从以频率fS采样的输入信号中减去由延迟单元22对来自上采样器电路3的反馈信号进行延迟而获得的延迟信号110,并且输出相减结果作为合成信号111。
加法器20将合成信号111和由延迟单元21对要从加法器20输出的合成信号113进行延迟而获得的延迟信号112相加,并且输出相加结果作为合成信号113。延迟单元21和延迟单元22将输入信号延迟一个采样。
下采样器电路2输入作为滤波器电路1的输出的合成信号113,并且对输入信号进行下采样,以对信号序列进行抽取,从而使得采样率变为fS/4。
上采样器电路3将0数据插入由下采样器电路2下采样后的信号中,将该信号上采样到四倍采样率fS,并且将上采样后的信号输出给延迟单元21作为反馈信号。
通过由此形成采样率转换器,当在下采样器电路2中进行下采样时,在输出信号中生成混叠分量。根据滤波器电路1的特性来抑制混叠分量。通过利用将极点插入DC点的一阶积分器的特性作为滤波器电路1的特性,图9中示出的采样率转换器可以消除混叠分量,同时使得期望的信号特性基本平坦。
另外,由于与图3中示出的采样率转换器相比,下采样的频分数从2增加到4,所以频率变为0,即DC分量的混叠频率变为fS/2和fS/4,并且与频分数为2的情形相比,混叠分量增加。为了避免这点,在现有技术中,需要对抽取滤波器进行设计,使得当频分数为4时,在频率fS/2和fS/4处出现零点。换言之,在传统抽取滤波器中,随着频分数增加,在滤波器的设计上需要进行改变。
另一方面,在图9中示出的采样率转换器中,由于即使下采样的频分数增加也能够减少期望信号带中叠合的混叠分量,所以电路结构不需要根据下采样器电路的频分数进行改变,并且电路设计也会很方便。
图10示出了图9中示出的采样率转换器的仿真结果。在该采样率转换器中,当期望信号带为fS的1%时,可以实现的混叠信号消除比为24[dB],并且即使频分比增加,也可以实现与图3中示出的采样率转换器基本相同的混叠信号消除比。
接着,将描述根据第一实施例的采样率转换器的更为具体的配置实例4。图11示出了该配置实例4。在该实例中,滤波器电路1包括加法器24、加法器25、延迟单元26、加法器27、加法器28、延迟单元29和延迟单元30。另外,还使用下采样器电路31和上采样器电路32,在下采样器电路31中,下采样器电路2的频分数被设置为2,在上采样器电路32中,上采样器电路3的倍数被设置为2。
加法器24从以频率fS采样的输入信号中减去由延迟单元25对来自上采样器电路32的反馈信号进行延迟而获得的延迟信号114,并且输出相减结果作为合成信号115。
加法器25将合成信号115和由延迟单元26对要从加法器25输出的合成信号117进行延迟而获得的延迟信号116相加,并且输出相加结果作为合成信号117。
加法器27从合成信号117中减去由延迟单元30延迟的延迟信号114,并且输出相减结果作为合成信号118。
加法器28将合成信号118和由延迟单元29对要从加法器28输出的合成信号120进行延迟而获得的延迟信号119相加,并且输出相加信号作为合成信号120。延迟单元29和延迟单元30将输入信号延迟一个采样。
下采样器电路31输入作为滤波器电路1的输出的合成信号120,并且对所述输入信号进行下采样以对信号序列进行抽取,从而使得采样率变为fS/2。
上采样器电路32将0数据插入由下采样器电路31下采样后的信号中,以将该信号上采样到二倍采样率fS,并且将上采样后的信号输出给延迟单元30作为反馈信号。
通过由此形成采样率转换器,当在下采样器电路31中进行下采样时,在输出信号中生成混叠分量。根据滤波器电路1的特性来抑制混叠分量。通过利用其中将极点插入DC点且阶数为一阶的积分器的特性作为滤波器电路1的特性,图11中示出的采样率转换器可以消除混叠分量,同时使得期望的信号特性基本平坦。
另外,由于与图3中示出的采样率转换器相比,传递函数的阶数更高,所以与图3中示出的采样率转换器相比,可以增强混叠分量消除能力。为了说明简单,图11中示出的滤波器电路的阶数为二阶。然而,当阶数为二阶或更高时,可以获得增强混叠分量消除能力的效果。
(第二实施例)
将说明根据本发明的第二实施例的采样率转换器。图12中示出的采样率转换器包括滤波器电路33、下采样器电路34、上采样器电路35和内插滤波器电路36,这些电路形成反馈回路电路。
滤波器电路33是线性滤波器电路,其输入以频率fS采样的输入信号,还输入从上采样器电路35经由内插滤波器电路36输出的反馈信号,输出所述输入信号和所述反馈信号的合成信号。更为具体地,滤波器电路33具有在期望信号带中向两个输入信号提供至少大于1的增益以及以频率fS的采样率输出输入信号的合成信号的功能。因此,从滤波器电路33输出采样率为频率fS的信号序列作为合成信号。
下采样器电路34通过对从滤波器电路33输出的采样率为频率fS的信号序列执行下采样以从每N个采样中抽取N-1个数据元素(其中N表示等于或大于2的整数),来将合成信号的采样率下采样为fS/N,并且将该下采样后的信号输出到上采样器电路35和后续级的电路(未示出)。
上采样器电路35通过对采样率为fS/N的下采样后的信号执行上采样以在采样值数据之间插入N-1个0数据元素,来再次将下采样器电路2所降低的采样率升高到fS,并且将该信号输出给内插滤波器电路36作为反馈信号。
内插滤波器电路36包括例如FIR滤波器,通过将从上采样器电路35输出的采样率为fS的输出与窗口函数相乘来执行滤波,并且将滤波结果输出到滤波器33作为反馈信号。
同样,在具有上述配置的采样率转换器中,通过在滤波器电路33中的期望信号带中设置与1相比足够高的增益,可以基于反馈效应来实现线性滤波器的特性,并输出基本上没有受到混叠分量影响的经过下采样后的期望信号。
因此,通过使用上述采样率转换器,可以获得幅度几乎没有恶化的基本上平坦的幅度特性和相位线性度,作为采样率转换后的期望信号。所述采样率转换器可以利用反馈效应来有效地仅仅消除混叠分量。由此可以相对容易地消除高阶混叠分量,同时维持基本平坦的幅度特性。
另外,在图12中示出的采样率转换器中,内插滤波器电路36设置在反馈回路中。通过将反馈信号的幅度特性与窗口函数相乘,内插滤波器电路36可以校正被滤波器电路33降低或失真的幅度特性。由此可以将期望信号的幅度特性改进为平坦的。
所述采样率转换器可以使用如下的IIR滤波器,其满足上述特性,具有相位失真问题但是可以以小的电路面积来设计高阶滤波器。与现有技术相比,由此可以减小电路面积和功耗。
接着,将描述根据第二实施例的采样率转换器的更为具体的配置实例。图13示出了该配置实例。在该实例中,滤波器电路33包括加法器37、加法器38、延迟单元39、延迟单元40、加法器41和延迟单元42。另外,滤波器电路33使用下采样器电路43和上采样器电路44,下采样器电路43将下采样器电路34的频分数设置为2,上采样器电路44将上采样器电路35的倍数设置为2。
加法器37从以频率fS采样的输入信号中减去由延迟单元42对经由内插滤波器电路36来自上采样器电路44的反馈信号进行延迟而获得的延迟信号201,并且输出相减结果作为合成信号202。
加法器38将合成信号202和由延迟单元39对要从加法器38输出的合成信号204进行延迟而获得的延迟信号203相加,并且输出相加结果作为合成信号204。
加法器41将合成信号204和由延迟单元40对合成信号204进行延迟而获得的延迟信号205相加,并且输出相加结果作为合成信号206。延迟单元39、延迟单元40和延迟单元42将输入信号延迟一个采样。延迟单元39的输出可以被加法器41用作延迟信号205,而不使用延迟单元40。
下采样器电路43输入作为滤波器电路33的输出的合成信号206,并且对输入信号进行下采样,以对信号序列进行抽取,从而使得采样率变为fS/2。
上采样器电路44将0数据插入由下采样器电路43下采样后的信号中,将该信号上采样到二倍采样率fS。
内插滤波器电路36包括加法器45和延迟单元46。加法器45将从上采样器电路44输出的采样率为fS的输出和通过延迟单元46对该输出进行延迟而获得的延迟信号207相加,并将相加结果输出给延迟单元42作为反馈信号。
通过由此形成采样率转换器,当在下采样器电路43中进行下采样时,在输出信号中生成混叠分量。根据滤波器电路33的特性来抑制混叠分量。滤波器电路33是具有双线性频率特性的滤波器电路,该双线性频率特性在DC附近具有极点以及在采样频率fS的Nyquist频率附近具有零点。因此,可以获得将极点插入DC点的一阶积分器的特性作为滤波器电路33的特性,并且可以消除混叠分量,同时使得期望的信号特性基本平坦。
另外,在具有上述配置的采样率转换器中,由于内插滤波器电路36设置在反馈回路中,所以可以改进高通部分的幅度衰减。为了说明简单,图13中所示的滤波器电路33的阶数被设置为二阶,即使阶数为二阶或更高,也可以获得相同的增强混叠分量消除能力的效果。
(第三实施例)
接着,将描述根据本发明的第三实施例的采样率转换器。图14是示出该采样率转换器的配置的方框图。在该采样率转换器中,滤波器电路1包括加法器47、加法器48、延迟单元49、延迟单元50和加法器51。另外,该采样率转换器包括下采样器电路52和D触发器电路53,这些电路形成反馈回路电路。
加法器47从以频率fS采样的输入信号中减去从下采样器电路52经由D触发器电路53输入反馈信号而获得的延迟信号301,并且输出相减结果作为合成信号302。
加法器48将合成信号302和由延迟单元49对要从加法器48输出的合成信号304进行延迟而获得的延迟信号303相加,并且输出相加结果作为合成信号304。
加法器51将合成信号304和由延迟单元50对合成信号304进行延迟而获得的延迟信号305相加,并且输出相加结果作为合成信号306。延迟单元49和延迟单元50将输入信号延迟一个采样。延迟单元49的输出可以被加法器51用作延迟信号305,而不使用延迟单元50。
下采样器电路52输入作为滤波器电路1的输出的合成信号306,并且对所述输入信号进行下采样,以对信号序列进行抽取,从而使得采样率变为fS/2。
通过以时钟2/fS对下采样器电路52的输出进行采样,D触发器电路53用作上采样器电路和内插滤波器电路。另外,D触发器电路53还用作延迟单元,该延迟单元通过以1/fS采样率将采样边缘延迟1个时钟(即,对下采样器电路52的时钟的相位进行反相),对反馈信号进行延迟。
通过由此形成采样率转换器,当在下采样器电路52中进行下采样时,在输出信号中生成混叠分量。根据滤波器电路1的特性来抑制混叠分量。因此,通过利用将极点插入DC点的一阶积分器的特性作为滤波器电路1的特性,可以消除混叠分量,同时使得期望的信号特性基本平坦。
另外,在具有上述配置的采样率转换器中,由于D触发器电路53设置在反馈回路中作为内插滤波器电路,所以可以改进高通部分的幅度衰减。为了说明简单,图14中示出的滤波器电路1的阶数被设置为二阶,即使阶数为二阶或更高,也可以获得相同的增强混叠分量消除能力的效果。
由于图13中示出的上采样器电路44、内插滤波器电路36和延迟单元42的功能由D触发器电路53来实现,所以可以简化电路配置和减小电路面积。
(第四实施例)
接着,将描述根据第四实施例的采样率转换器。通过使图1中示出的滤波器电路具有如图15中所示的二阶滤波器特性,可以形成该采样率转换器。
在该采样率转换器中,滤波器电路1包括加法器54、加法器55、延迟单元56、加法器57、加法器58、延迟单元59、延迟单元60和乘法器61。另外,采样率转换器包括图1中示出的下采样器电路2和上采样器电路3。
来自上采样器电路3的反馈信号由延迟单元60进行延迟,并被输出作为延迟信号401。延迟信号401被输出到加法器57,并且在乘法器61中与系数k1相乘,并被输出给加法器54作为信号402。
加法器54从以频率fS采样的输入信号中减去信号402,并且输出相减结果作为合成信号403。
加法器55将合成信号403和由延迟单元56对要从加法器55输出的合成信号405进行延迟而获得的延迟信号404相加,并且输出相加结果作为合成信号405。
加法器57从合成信号405中减去由延迟单元60延迟的延迟信号401,并且输出相减结果作为合成信号406。
加法器58将合成信号406和由延迟单元59对从加法器58输出的合成信号408进行延迟而获得的延迟信号407相加,并且输出相加结果作为合成信号408。延迟单元56、延迟单元59和延迟单元60将输入信号延迟一个采样。
下采样器电路2输入作为滤波器电路1的输出的合成信号408,并且通过对信号408执行下采样以从每N个采样中抽取N-1个数据元素(其中N表示等于或大于2的整数),来将合成信号的采样率下采样为fS/N,并且将该下采样后的信号输出到上采样器电路3和后续级的电路(未示出)。
上采样器电路3通过对采样率为fS/N的下采样后的信号执行上采样以在采样值数据之间插入N-1个0数据元素,来再次将下采样器电路2所降低的采样率升高到fS,并且将该信号输出给滤波器电路1作为反馈信号。
这样,滤波器电路1使用两个反馈信号来实现二阶滤波器特性,将所述反馈信号中的一个与系数k1相乘,并且使用相乘的输出作为反馈信号。由此,通过适当地设置用于下采样和上采样的比值N以及系数k1,可以获得与二阶正弦函数相同的滤波器特性。
因此,由于该采样率转换器包含具有与二阶正弦函数相同的滤波器特性的滤波器电路1,所以与图3中示出的采样率转换器相比,可以进一步地增强混叠分量消除能力,并且该采样率转换器可以应用于要求高混叠分量消除比的系统中。
在图15中示出的采样率转换器中,滤波器电路1的滤波器特性是二阶滤波器特性,但是它可以是三阶滤波器特性。图16中示出了其一个实例。
在该采样率转换器中,滤波器电路1包括加法器54、加法器55、延迟单元56、加法器57、加法器58、延迟单元59、延迟单元60、乘法器61、加法器62、乘法器63、加法器64和延迟单元65。另外,该采样率转换器包括图1中示出的下采样器电路2和上采样器电路3。
来自上采样器电路3的反馈信号由延迟单元60进行延迟,并被输出作为延迟信号401。延迟信号401被输出到加法器62,并且在乘法器61中与系数k1相乘,并作为信号402输出给加法器54。同样地,延迟信号401在乘法器63中与系数k2相乘,并作为信号409被输出给加法器57。
加法器54从以频率fS采样的输入信号中减去信号402,并且输出相减结果作为合成信号403。
加法器55将合成信号403和由延迟单元56对要从加法器55输出的合成信号405进行延迟而获得的延迟信号404相加,并且输出相加结果作为合成信号405。
加法器57从合成信号405中减去信号409,并且输出相减结果作为合成信号406。
加法器58将合成信号406和由延迟单元59对从加法器58输出的合成信号408进行延迟而获得的延迟信号407相加,并且输出相加结果作为合成信号408。
加法器62从合成信号408中减去延迟信号401,并且输出相减结果作为合成信号410。
加法器64将合成信号410和由延迟单元65对要从加法器64输出的合成信号412进行延迟而获得的延迟信号411相加,并且输出相加结果作为合成信号412。延迟单元56、延迟单元59、延迟单元60和延迟单元65将输入信号延迟一个采样。
下采样器电路2输入作为滤波器电路1的输出的合成信号412,并且通过对信号412执行下采样以从每N个采样中抽取N-1个数据元素(其中N表示等于或大于2的整数),来将合成信号的采样率下采样为fS/N,并且将该下采样后的信号输出到上采样器电路3和后续级的电路(未示出)。
上采样器电路3通过对采样率为fS/N的下采样后的信号执行上采样以在采样值数据之间插入N-1个0数据元素,来再次将下采样器电路2所降低的采样率升高到fS,并且将该信号输出给滤波器电路1作为反馈信号。
这样,滤波器电路1使用三个反馈信号来实现三阶滤波器特性,将所述反馈信号中的一个与系数k1相乘,将另一个与系数k2相乘,并且使用它们中每个作为反馈信号。由此,通过适当地设置用于下采样和上采样的比值N以及系数k1和k2,可以获得与三阶正弦函数相同的滤波器特性。
因此,由于该采样率转换器包含具有与三阶正弦函数相同的滤波器特性的滤波器电路1,所以与图3中示出的采样率转换器相比,可以进一步地增强混叠分量消除能力,并且该采样率转换器可以应用于要求高混叠分量消除比的系统中。
在二阶或更高阶滤波器中,通过以与图15或图16中所示相同的方式,适当地将反馈信号与一个系数相乘,可以实现与正弦函数相同的特性。
本发明并不限于上述实施例,而是在不背离本发明的精神和范围的情况下本发明的组成元素可以以各种方式进行修改。还可以从实施例中公开的多个组成元素的任意合适组合中提取出本发明的各个方面。在实施例中公开的所有组成元素中,可以删除部分组成元素。可以任意组合不同实施例中描述的组成元素。
例如,在上述实施例中,使用一个采样率转换器,但是可以串联连接多个采样率转换器。
例如,如图17中所示,可以串联连接常规使用的正弦型滤波器66和与第一到第四实施例中描述的采样率转换器中的任何一个相对应的采样率转换器67。
常规正弦型滤波器电路的问题在于,当实现高的下采样比时,功耗不增加但电路面积增加。另一方面,在本发明的采样率转换器中,可以减小电路面积,但是功耗可能增加,以实现高的下采样比。
为了解决这个问题,将长处在于功耗的常规正弦型滤波器电路66布置为前段电路,而将本发明的电路布置为后段电路,如图17中所示。在此种配置中,与单独利用常规正弦型滤波器来实现高的下采样比的电路相比,电路面积变小,并且可以实现具有小功耗的电路。前段中的正弦型滤波器电路66的阶数被设置为与后段中的采样率转换器67的阶数相同。
图18示出了小功耗和小面积方面的效果。在图18中,将单独使用正弦型滤波器电路66情况下的功耗和电路面积与使用正弦型滤波器电路66和采样率转换器67的组合的情况下的功耗和电路面积进行比较。在该实例中,当总的下采样量为16时,正弦型滤波器电路的电路面积被设置为1,以及当总的下采样量为16时,正弦型滤波器电路的功耗被设置为1。
在上述实施例中,对过采样型A/D转换器的输出进行采样率转换。然而,本发明并不局限于此,而是可以广泛地一般性地应用于数字信号的采样率转换。
另外,利用频率fS对输入到实施例的滤波器电路的输入信号进行采样。例如,利用将模拟信号转换为数字信号的delta-sigma转换器将输入信号转换为数字信号。滤波器函数的传递函数的阶数可以设置为等于或高于delta-sigma转换器的阶数。
Claims (15)
1、一种采样率转换器,包括:
合成单元,其在从0到fS/N(其中N表示自然数)的频段中,以至少大于1的增益,将以频率fS采样的输入信号与频率为fS的反馈信号进行合成,以生成合成信号;
下采样器,其对所述合成信号进行下采样,以获取采样率为fS/N的输出信号;以及
上采样器,其对所述输出信号进行上采样,以生成所述反馈信号。
2、根据权利要求1所述的采样率转换器,其中,所述合成单元包括:
第一延迟单元,其对所述反馈信号进行延迟,以生成第一延迟信号;
减法器,其从所述输入信号中减去所述第一延迟信号,以生成相减信号;
加法器,其将所述相减信号和第二延迟信号相加,以生成所述合成信号;以及
第二延迟单元,其对所述合成信号进行延迟,以生成所述第二延迟信号。
3、根据权利要求1所述的采样率转换器,其中,所述合成单元包括:
第一延迟单元,其对所述反馈信号进行延迟,以生成第一延迟信号;
除法器,其对所述第一延迟信号进行除法运算,以生成相除信号;
减法器,其从所述输入信号中减去所述相除信号,以生成相减信号;
第一加法器,其将所述相减信号和第二延迟信号相加,以生成相加信号;
第二延迟单元,其对所述相加信号进行延迟,以生成第二延迟信号;以及
第二加法器,其将所述相加信号和所述第二延迟信号相加,以生成所述合成信号。
4、根据权利要求1所述的采样率转换器,其中,所述合成单元包括:
第一延迟单元,其对所述反馈信号进行延迟,以生成第一延迟信号;
第一减法器,其从所述输入信号中减去所述第一延迟信号,以生成第一相减信号;
第一加法器,其将所述第一相减信号和第二延迟信号相加,以生成第一相加信号;
第二延迟单元,其对所述第一相加信号进行延迟,以生成所述第二延迟信号;以及
第二减法器,其从所述第一相加信号中减去所述第一延迟信号,以生成第二相减信号;
第二加法器,其将所述第二相减信号和第三延迟信号相加,以生成所述合成信号;以及
第三延迟单元,其对所述合成信号进行延迟,以生成所述第三延迟信号。
5、根据权利要求1所述的采样率转换器,其中,所述合成单元包括:
第一延迟单元,其对所述反馈信号进行延迟,以生成第一延迟信号;
乘法器,其将所述第一延迟信号和预设的系数相乘;
第一减法器,其从所述输入信号中减去与所述系数相乘后的所述第一延迟信号,以生成第一相减信号;
第一加法器,其将所述第一相减信号和第二延迟信号相加,以生成第一相加信号;
第二延迟单元,其对所述第一相加信号进行延迟,以生成所述第二延迟信号;以及
第二减法器,其从所述第一相加信号中减去所述第一延迟信号,以生成第二相减信号;
第二加法器,其将所述第二相减信号和第三延迟信号相加,以生成所述合成信号;以及
第三延迟单元,其对所述合成信号进行延迟,以生成所述第三延迟信号。
6、根据权利要求1所述的采样率转换器,其中,所述合成单元包括:
第一延迟单元,其对所述反馈信号进行延迟,以生成第一延迟信号;
第一乘法器,其将所述第一延迟信号与预设的第一系数相乘;
第一减法器,其从所述输入信号中减去与所述第一系数相乘后的所述第一延迟信号,以生成第一相减信号;
第一加法器,其将所述第一相减信号和第二延迟信号相加,以生成第一相加信号;
第二延迟单元,其对所述第一相加信号进行延迟,以生成所述第二延迟信号;
第二乘法器,其将所述第一延迟信号与预设的第二系数相乘;
第二减法器,其从所述第一相加信号中减去与所述第二系数相乘后的所述第一延迟信号,以生成第二相减信号;
第二加法器,其将所述第二相减信号和第三延迟信号相加,以生成第二相加信号;
第三延迟单元,其对所述第二相加信号进行延迟,以生成所述第三延迟信号;
第三减法器,其从所述第二相加信号中减去所述第一延迟信号,以生成第三相减信号;
第三加法器,其将所述第三相减信号和第四延迟信号相加,以生成所述合成信号;以及
第四延迟单元,其对所述合成信号进行延迟,以生成所述第四延迟信号。
7、根据权利要求1所述的采样率转换器,其中,所述N是等于或大于4的自然数。
8、根据权利要求1所述的采样率转换器,还包括FIR滤波器,所述FIR滤波器通过将所述输入信号与窗口函数相乘来对所述输入信号进行滤波,
其中,所述合成单元将滤波后的输入信号和所述反馈信号进行合成。
9、根据权利要求1所述的采样率转换器,还包括内插器,其对所述反馈信号执行内插处理,
其中,所述合成单元通过在从0到fs/N(其中N表示自然数)的频段内,以所述至少大于1的增益,将所述输入信号和经过所述内插处理的所述反馈信号进行合成,来生成所述合成信号。
10、根据权利要求9所述的采样率转换器,其中,所述内插器通过执行将所述反馈信号与窗口函数相乘的滤波来执行所述内插处理。
11、根据权利要求9所述的采样率转换器,其中,所述内插器包括:
延迟单元,其对所述反馈信号进行延迟,以生成延迟信号;以及
加法器,其将所述反馈信号和所述延迟信号相加,以生成经过所述内插处理的所述反馈信号。
12、根据权利要求9所述的采样率转换器,其中,所述内插器包括D型触发器,所述D型触发器以频率N/fS进行操作,并且根据上采样后的输出信号来生成经过所述内插处理的所述反馈信号,并且
所述合成单元包括:
减法器,其从所述输入信号中减去经过所述内插处理后的所述反馈信号,以生成相减信号;
第一加法器,其将所述相减信号和第一延迟信号相加,以生成相加信号;
第一延迟单元,其对所述相加信号进行延迟,以生成所述第一延迟信号;
第二延迟单元,其对所述相加信号进行延迟,以生成第二延迟信号;以及
第二加法器,其将所述相加信号和所述第二延迟信号相加,以生成所述合成信号。
13、根据权利要求9所述的采样率转换器,其中,所述内插器包括D型触发器,所述D型触发器以频率N/fS进行操作,并且根据上采样后的输出信号来生成经过所述内插处理的所述反馈信号,并且
所述合成单元包括:
减法器,其从所述输入信号中减去经过所述内插处理的所述反馈信号,以生成相减信号;
第一加法器,其将所述相减信号和延迟信号相加,以生成相加信号;
延迟单元,其对所述相加信号进行延迟,以生成所述延迟信号;以及
第二加法器,其将所述相加信号和所述延迟信号相加,以生成所述合成信号。
14、根据权利要求9所述的采样率转换器,还包括FIR滤波器,所述FIR滤波器通过将所述输入信号与窗口函数相乘来对所述输入信号进行滤波,
其中,所述合成单元将滤波后的输入信号和经过所述内插处理的所述反馈信号进行合成。
15、一种串联连接型采样率转换器,其中,多个与根据权利要求1所述的采样率转换器相同的采样率转换器串联连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP244322/2007 | 2007-09-20 | ||
JP2007244322A JP4372184B2 (ja) | 2007-09-20 | 2007-09-20 | サンプルレート変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101394161A true CN101394161A (zh) | 2009-03-25 |
Family
ID=40471039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008101259639A Pending CN101394161A (zh) | 2007-09-20 | 2008-06-11 | 采样率转换器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090079598A1 (zh) |
JP (1) | JP4372184B2 (zh) |
CN (1) | CN101394161A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104682918A (zh) * | 2013-11-29 | 2015-06-03 | 立锜科技股份有限公司 | 取样率转换器与用于其中的比率估测器及其比率估测方法 |
CN108281149A (zh) * | 2017-12-29 | 2018-07-13 | 芯原微电子(北京)有限公司 | 一种基于加Blackman窗的FIR滤波器的音频采样率转换方法及系统 |
CN109997340A (zh) * | 2016-05-31 | 2019-07-09 | 奥克托信息技术股份公司 | 用于样本流的采样率转换的方法和设备 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103152013B (zh) * | 2013-03-27 | 2016-03-30 | 北京众谱达科技有限公司 | 车载在用无线电设备检测系统滤波器单元 |
US9553564B1 (en) * | 2014-08-26 | 2017-01-24 | Marvell International Ltd. | Filter for data rate conversion using feedback with a different frequency |
US10958281B1 (en) * | 2019-10-15 | 2021-03-23 | Analog Devices International Unlimited Company | Analog-to-digital convertor (ADC) with a synthesized delay stage |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07162312A (ja) * | 1993-12-07 | 1995-06-23 | Nec Corp | ノイズシェイパ |
US6433726B1 (en) * | 2001-06-22 | 2002-08-13 | Koninklijke Philips Electronics N.V. | Fractional decimation filter using oversampled data |
US6501406B1 (en) * | 2001-07-13 | 2002-12-31 | Stmicroelectronics S.R.L. | Digital filter |
WO2003032496A1 (en) * | 2001-10-04 | 2003-04-17 | Koninklijke Philips Electronics N.V. | Method and arrangement for sample-rate conversion |
TW513861B (en) * | 2001-12-27 | 2002-12-11 | Ind Tech Res Inst | Improved third order sigma-delta modulator |
US7548853B2 (en) * | 2005-06-17 | 2009-06-16 | Shmunk Dmitry V | Scalable compressed audio bit stream and codec using a hierarchical filterbank and multichannel joint coding |
US7605733B2 (en) * | 2005-12-13 | 2009-10-20 | Nxp B.V. | Radio frequency ΣΔ-modulator |
-
2007
- 2007-09-20 JP JP2007244322A patent/JP4372184B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-28 US US12/057,647 patent/US20090079598A1/en not_active Abandoned
- 2008-06-11 CN CNA2008101259639A patent/CN101394161A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104682918A (zh) * | 2013-11-29 | 2015-06-03 | 立锜科技股份有限公司 | 取样率转换器与用于其中的比率估测器及其比率估测方法 |
CN109997340A (zh) * | 2016-05-31 | 2019-07-09 | 奥克托信息技术股份公司 | 用于样本流的采样率转换的方法和设备 |
CN109997340B (zh) * | 2016-05-31 | 2022-04-08 | 奥克托信息技术股份公司 | 用于样本流的采样率转换的方法和设备 |
CN108281149A (zh) * | 2017-12-29 | 2018-07-13 | 芯原微电子(北京)有限公司 | 一种基于加Blackman窗的FIR滤波器的音频采样率转换方法及系统 |
CN108281149B (zh) * | 2017-12-29 | 2021-08-27 | 芯原微电子(北京)有限公司 | 一种基于加Blackman窗的FIR滤波器的音频采样率转换方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
US20090079598A1 (en) | 2009-03-26 |
JP4372184B2 (ja) | 2009-11-25 |
JP2009077165A (ja) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5079734A (en) | Digital decimation filter | |
US7324025B1 (en) | Non-integer interpolation using cascaded integrator-comb filter | |
US7411525B2 (en) | Sampling rate converting method and circuit | |
KR100799406B1 (ko) | 대역 내 신호의 감쇠를 보상하기 위한 디지털 샘플링레이트 변환기 | |
CN101394161A (zh) | 采样率转换器 | |
GB2064244A (en) | Telephone line circuit | |
Dolecek | Simple wideband CIC compensator | |
EP0785641A2 (en) | Digital signal processing system | |
Lyons | Understanding cascaded integrator-comb filters | |
WO1996037953A1 (en) | Multi-rate iir decimation and interpolation filters | |
US9954514B2 (en) | Output range for interpolation architectures employing a cascaded integrator-comb (CIC) filter with a multiplier | |
JP2002506603A (ja) | 多項式補間を用いたサンプルレート変換器 | |
JPH06244679A (ja) | ディジタルフィルタ回路 | |
US8217820B2 (en) | Using multi-level pulse width modulated signal for real time noise cancellation | |
US7680869B2 (en) | Interpolation and decimation using newton polyphase filters | |
US7283076B1 (en) | Digital non-integer sample/hold implemented using virtual filtering | |
Babic et al. | Decimation by irrational factor using CIC filter and linear interpolation | |
EP2761749B1 (en) | A novel efficient digital microphone decimation filter architecture | |
Dolecek et al. | On design of two-stage CIC compensation filter | |
US7242326B1 (en) | Sample rate conversion combined with filter | |
US6486813B1 (en) | Oversampling circuit digital/analog converter | |
US6486814B2 (en) | Digital-to-analog converter using different multiplicators between first and second portions of a data holding period | |
Karnati et al. | A power-efficient polyphase sharpened CIC filter for sigma-delta ADCs | |
Salgado et al. | Low power two-stage comb decimation structures for high decimation factors | |
US11075617B1 (en) | DC-removing CIC filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090325 |