CN101393890A - 一种高压bcd器件的制备方法 - Google Patents

Abstract

一种高压BCD器件的制备方法，属于半导体制造技术领域。包括以下步骤：生长外延；制备Nwell；制备Pwell；制备Deep－N⁺；高温推结；制备Pbase；制备Pbody；制备Pwell2制备Pchstop；制备Nchstop；高温推结；制备场氧；制备栅及场板；制备PSD；制备NSD；制备欧姆孔；制备薄膜电阻；形成金属层；制备钝化层；制备PAD。通过本发明可在同一芯片上制作高压DMOS、高压采样、低压BJT、低压CMOS、N型和P型两种电容、阱电阻以及精确薄膜电阻等器件。可制作更高耐压的DMOS器件和采样器件，可制作性能较好的双极器件，可提供包括精确修调电阻在内的两种电阻以及两种类型的电容，电路设计者可以根据需要进行灵活选择。本发明还具有普适性和不同IC生产线可移植性好，高低压器件兼容性好，成本相对较低等优点。

Description

一种高压BCD器件的制备方法

技术领域

一种高压BCD(BJT/CMOS/DMOS)器件的制备方法，属于半导体技术领域中的半导体制造技术。本技术领域中高压器件指耐压达600V以上的功率器件。

背景技术

专业术语说明：

Nwell：掺N型杂质的阱；Pwell：掺P型杂质的阱；Deep-N⁺：掺N型杂质的深注入区；Pbase：P型掺杂区I；Pbody：P型掺杂区II；Pwell2：P型掺杂区III；Nchstop：N型沟道截止环区；Pchstop：P型沟道截止环区；Active：有源区；Poly：多晶硅区；NSD：N型重掺杂区；PSD：P型重掺杂区；Omicont：欧姆孔区；TiW/SiCr：薄膜电阻区；Metal：金属区；Pad：压焊点区。

BCD工艺是一种能够在同一芯片上制作BJT、CMOS和DMOS器件的单片集成工艺技术，1986年由意法半导体(ST)公司率先研制成功。BCD工艺把BJT、CMOS和DMOS器件同时制作在同一芯片上，一方面它综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点；另一方面它集成了DMOS功率器件，DMOS可以在开关模式下工作，功耗极低，在不需要昂贵的封装和冷却系统的情况下，就可以将功率传递给负载。整合过后的BCD工艺流程，可大幅降低功率耗损，提高系统性能，大大减小系统体积，并具有更好的可靠性。

由于BCD工艺中器件种类多，必须做到高压器件和低压器件的兼容；双极工艺和CMOS工艺的相兼容，尤其是要选择合适的隔离技术；为控制制造成本，必须考虑光刻版的兼容性。考虑到器件各区的特殊要求，为减少工艺制造用的光刻版，应尽量使同种掺杂能兼容进行。因此，需要精确的工艺模拟和巧妙的工艺设计，有时必须在性能与集成兼容性上作折中选择。功率输出级DMOS管是此类电路的核心，往往占据整个芯片面积的1/2～2/3，它是整个集成电路的关键。DMOS与CMOS器件结构类似，也有源、漏、栅等电极，但是漏端击穿电压高，需要加入提高器件耐压的工艺来使DMOS耐压满足要求。

目前，国内并没有高压BCD工艺的的专利。国外有少量相关专利，其中“METHOD OFMAKING HIGH-VOLTAGE BIPOLAR/CMOS/DMOS(BCD)DEVICES”(专利号为：US7341905B2)是一项基于P型称底，可制作BJT、CMOS和DMOS器件的集成电路工艺专利。该专利中首先形成NWELL，刻蚀有源区，形成P-Field区；然后制作栅氧，P型杂质注入，调节阈值电压；多晶硅栅淀积；形成Pbase区、N漂移区以及以P-top区；进行P⁺和N⁺注入，最后刻蚀接触孔，淀积金属，形成钝化层。该工艺可制作高压DMOS、N-JFET和L-IGBT以及低压CMOS和BJT。此工艺方法仅可制作耐压为600V的高压器件，在某些高压应用场合会受到限制；该工艺不能制作精确的电阻，给电路设计带来不便。

发明内容

本发明提供一种可在同一硅片上集成高压DMOS、高压采样、低压BJT、低压CMOS、N型和P型两种电容、阱电阻以及精确薄膜电阻等器件的工艺方法。该工艺有以下优点：可集成高耐压的DMOS和采样器件、可制作精确的薄膜电阻、高低压器件兼容性好，普适性和不同IC生产线可移植性好，成本相对较低等。

本发明首先在P型衬底上制作NBL埋层，生长P型外延。进行Nwell注入、Pwell注入以及Deep-N⁺注入；然后进行Pbase注入、Pwell2注入、Pbody注入以及Nchstop和Pchstop注入；刻蚀有源区，生长多晶硅栅；进行N⁺和P⁺注入；欧姆孔刻蚀；TiW/SiCr溅射、刻蚀；最后通过金属溅射、刻蚀，形成金属连线，淀积钝化层，刻蚀PAD。本发明可制作更高耐压的DMOS器件和采样器件，可制作性能较好的双极器件，可提供包括精确修调电阻在内的两种电阻以及两种类型的电容，电路设计者可以根据需要进行灵活选择。本发明还具有普适性和不同IC生产线可移植性好，高低压器件兼容性好，成本相对较低等优点。

本发明技术方案如下：

一种高压BCD器件的制备方法，如图1所示，包括以下的工艺步骤：

步骤1：生长外延。采用P型硅衬底，在Bipolar区和阱电阻区采用As光刻版进行光刻，砷注入，并高温推结形成NBL埋层，最后生长P型外延。

步骤2：制备Nwell。在高压DMOS区、采样器件区、PMOS区、Bipolar区、N阱电容区和阱电阻区采用Nwell光刻版进行光刻，磷注入，形成Nwell。

步骤3：制备Pwell。在NMOS区和P阱电容区采用Pwell光刻版进行光刻，硼注入，形成Pwell。

步骤4：制备Deep-N⁺。在Bipolar集电极区采用Deep-N⁺光刻版进行光刻，Deep-N⁺磷注入，形成Deep-N⁺。

步骤5：高温推结。对Nwell、Pwell以及Deep-N⁺同时进行高温推结，保证Nwell和Deep-N⁺与NBL交叠。

步骤6：制备Pbase。在Bipolar基极区以及阱电阻区采用Pbase光刻版进行光刻，硼注入，然后进行高温推结形成Pbase。

步骤7：制备Pbody。在高压DMOS部分区采用Pbody光刻版进行光刻，硼注入，形成Pbody。

步骤8：制备Pwell2。在高压DMOS和采样器件部分区域采用Pwell2光刻版进行光刻，硼注入，形成Pwell2。

步骤9：制备Pchstop。在NMOS周围、高压DMOS和采样器件周围、Bipolar周围和N阱电容区采用Nchstop光刻版进行光刻，硼注入，形成Nchstop。

步骤10：制备Nchstop。在PMOS周围和P阱电容区采用Pchstop光刻版进行光刻，磷注入，形成Pchstop区。

步骤11：高温推结。对Pbody、Pwell2和沟道截止环区同时进行高温推结。

步骤12：制备场氧。整个硅片进行LPCVD氮化硅淀积，在需要制作器件的区域采用Active光刻版进行有源区刻蚀，高压氧化形成场氧。

步骤13：制备栅及场板。在有源区生长栅氧，多晶硅淀积、掺杂，并采用Poly光刻版进行刻蚀形成MOS管的栅和高压终端场板。

步骤14：制备PSD。在PMOS的源漏、电阻的引出端、Bipolar的基区、高压DMOS和采样器件的称底接触区、P阱电容的称底接触区以及N阱电容的引出端采用PSD光刻版进行光刻，并进行P⁺硼注入，形成PSD。

步骤15：制备NSD。在高压DMOS和采样器件的源漏、NMOS的源漏、Bipolar的集电极和发射极、PMOS的称底接触区、电阻和N阱电容的称底接触区以及P阱电容的引出端采用NSD光刻版进行光刻，并进行N⁺磷注入，制备NSD。

步骤16：制备欧姆孔。在芯片需要接引线的区域采用Omicont光刻版进行欧姆孔刻蚀。

步骤17：制备薄膜电阻。在需要精确电阻的区域进行TiW/SiCr溅射，并采用TiW/SiCr光刻版进行刻蚀形成精确的薄膜电阻。

步骤18：形成金属层。金属溅射，采用Metal光刻版刻蚀，形成金属引线。

步骤19：制备钝化层。二氧化硅和氮化硅淀积、刻蚀形成钝化层。

步骤20：制备PAD。采用Pad光刻版在芯片上用来接外围电路的位置刻蚀PAD。

本发明共采用17张光刻版，按照版号的顺序依次为As光刻版、Nwell光刻版、Pwell光刻版、Deep-N+光刻版、Pbase光刻版、Pbody光刻版、Pwell2光刻版、Nchstop光刻版、Pchstop光刻版、Active光刻版、Poly光刻版、NSD光刻版、PSD光刻版、Omicont光刻版、TiW/SiCr光刻版、Metal光刻版、Pad光刻版。

本发明进行的主要离子注入过程有：As埋层注入，Nwell磷注入，Pwell硼注入，Deep-N⁺磷，Pbase硼注入，Pbody硼注入，Pwell2硼注入，Nchstop硼注入，Pchstop磷注入，NSD磷注入，PSD硼注入。

本发明包括四次高温推结的热过程：第一次高温推结的热过程形成NBL埋层，并在此基础上生长P型外延；第二次高温推结的热过程形成Nwell、Pwell、Deep-N⁺，要保证Nwell和Deep-N⁺与NBL交叠；第三次高温推结的热过程形成Pbase；第四次高温推结的热过程形成Pbody、Pwell2和沟道截止环。

需要说明的是：

1、本发明步骤2、步骤3和步骤4没有先后顺序限制；

2、本发明步骤7、步骤8、步骤9和步骤10没有先后顺序限制；

3、本发明步骤6的高温推结形成Pbase(第三次高温推结的热过程)和步骤11的对Pbody、Pwell2和沟道截止环区同时进行高温推结(第四次高温推结的热过程)可以合并为步骤10和步骤12之间的一次高温推结热过程，通过合并第三、第四次高温推结热过程，可以节约成本，但器件性能受一定影响。每一次热过程都有特定的条件，要尽量减小热过程对杂质分布的影响。

4、采用本发明可制作的器件如图4～图10所示。第一步工艺形成图4～图10中a、b、c部分；第二步工艺形成图4～图10中d部分；第三步工艺形成图4～图10中e部分；第四步工艺形成图4～图10中f部分；第六步工艺形成图4～图10中g部分；第七步工艺形成图4～图10中h部分；第八步工艺形成图4～图10中i部分；第九步工艺形成图4～图10中k部分；第十步工艺形成图4～图10中j部分；第十二步工艺形成图4～图10中1部分；第十三步工艺形成图4～图10中m、n部分；第十四步工艺形成图4～图10中。部分；第十五步工艺形成图4～图10中p部分；第十七步工艺形成图4～图10中q部分；第十八步工艺形成图4～图10中r部分；第十九步工艺形成图4～图10中s部分。

5、通过本发明可在同一芯片上制作高压DMOS、高压采样、低压BJT、低压CMOS、N型和P型两种电容、阱电阻以及精确薄膜电阻等器件。

本发明首先在P型衬底上制作NBL埋层，生长P型外延。进行Nwell注入、Pwell注入以及Deep-N⁺注入；然后进行Pbase注入、Pwell2注入、Pbody注入以及Nchstop和Pchstop注入；刻蚀有源区，生长多晶硅栅；进行N⁺和P⁺注入；欧姆孔刻蚀；TiW/SiCr溅射、刻蚀；最后通过金属溅射、刻蚀，形成金属连线，淀积钝化层，刻蚀PAD。本发明可制作更高耐压的DMOS器件和采样器件，可制作性能较好的双极器件，可提供包括精确修调电阻在内的两种电阻以及两种类型的电容，电路设计者可以根据需要进行灵活选择。本发明还具有普适性和不同IC生产线可移植性好，高低压器件兼容性好，成本相对较低等优点。

附图说明

图1为本发明工艺流程示意图。

图2为采用本发明部分步骤仅制作高压器件的工艺流程示意图。

图3为采用本发明部分步骤仅制作低压器件的工艺流程示意图。

图4为采用该发明实现的高压DMOS结构示意图。

其中，c是P型外延，d是Nwell，h是Pbody，i是Pwell2，1是场氧，m是栅氧，n是多晶硅栅，o是P⁺注入，p是N⁺注入，r是金属，s是钝化层。

图5为采用该发明实现的采样器件结构示意图。

其中，c是P型外延，d是Nwell，g是Pbase，i是Pwell2，1是场氧，m是栅氧，n是多晶硅栅，o是P⁺注入，p是N⁺注入，r是金属，s是钝化层。

图6为采用该发明实现的BJT结构示意图。

其中，a是P型称底，b是NBL埋层，c是P型外延，d是Nwell，f是Deep-N⁺，g是Pbase，1是场氧，o是P⁺注入，p是N⁺注入，r是金属，s是钝化层。

图7为采用该发明实现的MOS结构示意图。

其中，c是P型外延，d是Nwell，e是Pwell，j是Nchstop，，k是Pchstop，l是场氧，m是栅氧，n是多晶硅栅，o是P⁺注入，p是N⁺注入，r是金属，s是钝化层。

图8为采用该发明实现的N阱电容和P阱电容结构示意图。

其中，c是P型外延，d是Nwell，e是Pwell，j是Nchstop，，k是Pchstop，o是P⁺注入，p是N⁺注入，r是金属，s是钝化层。

图9为采用该发明实现的N阱电阻结构示意图。

其中，a是P型称底，b是NBL埋层，c是P型外延，d是Nwell，g是Pbase，o是P⁺注入，p是N⁺注入，q是TiW/SiCr薄膜，r是金属，s是钝化层。

图10为采用该发明实现的TiW/SiCr薄膜电阻结构示意图

其中，c是P型外延，j是Nchstop，m是栅氧，q是TiW/SiCr薄膜，r是金属，s是钝化层。

图11是采用本发明制备的高压DMOS的I-V特性曲线。

其中，纵向坐标为漏端电流，每一格代表0.5mA，横向坐标为漏端电压，每一格代表20V，栅压是以0.5V的间隔依次叠加。

图12是采用本发明制备的高压DMOS阈值电压曲线。

其中，纵向坐标为漏端电流，每一格代表0.5mA，横向坐标为栅端电压，每一格代表0.2V。

图13是采用本发明制备的高压DMOS击穿特性曲线。

其中，纵向坐标为漏端电流，每一格代表0.1mA，横向坐标为漏端电压，每一格代表100V。

图14是采用本发明制备的采样器件的击穿特性曲线。

其中，纵向坐标为漏端电流，每一格代表2mA，横向坐标为漏端电压，每一格代表100V。

图15是采用本发明制备的采样器件的输出特性曲线。

其中，纵向坐标为漏端电流，每一格代表0.5mA，横向坐标为漏端电压，每一格代表10V。

具体实施方式

实施方案一

一种高压BCD器件的制备方法，如图1所示，包括以下的工艺步骤：

步骤1：生长外延。采用P型硅衬底，在Bipolar区和阱电阻区采用As光刻版进行光刻，砷注入，并高温推结形成NBL埋层，最后生长P型外延。

步骤2：制备Nwell。在高压DMOS区、采样器件区、PMOS区、Bipolar区、N阱电容区和阱电阻区采用Nwell光刻版进行光刻，磷注入，形成Nwell。

步骤3：制备Pwell。在NMOS区和P阱电容区采用Pwell光刻版进行光刻，硼注入，形成Pwell。

步骤4：制备Deep-N⁺。在Bipolar集电极区采用Deep-N+光刻版进行光刻，Deep-N⁺磷注入，形成Deep-N⁺。

步骤5：高温推结。对Nwell、Pwell以及Deep-N⁺同时进行高温推结，保证Nwell和Deep-N⁺与NBL交叠。

步骤6：制备Pbase。在Bipolar基极区以及阱电阻区采用Pbase光刻版进行光刻，硼注入，然后进行高温推结形成Pbase。

步骤7：制备Pbody。在高压DMOS部分区采用Pbody光刻版进行光刻，硼注入，形成Pbody。

步骤8：制备Pwell2。在高压DMOS和采样器件部分区域采用Pwell2光刻版进行光刻，硼注入，形成Pwell2。

步骤9：制备Pchstop。在NMOS周围、高压DMOS和采样器件周围、Bipolar周围和N阱电容区采用Nchstop光刻版进行光刻，硼注入，形成Nchstop。

步骤10：制备Nchstop。在PMOS周围和P阱电容区采用Pchstop光刻版进行光刻，磷注入，形成Pchstop区。

步骤11：高温推结。对Pbody、Pwell2和沟道截止环区同时进行高温推结。

步骤12：制备场氧。整个硅片进行LPCVD氮化硅淀积，在需要制作器件的区域采用Active光刻版进行有源区刻蚀，高压氧化形成场氧。

步骤13：制备栅及场板。在有源区生长栅氧，多晶硅淀积、掺杂，并采用Poly光刻版进行刻蚀形成MOS管的栅和高压终端场板。

步骤14：制备PSD。在PMOS的源漏、电阻的引出端、Bipolar的基区、高压DMOS和采样器件的称底接触区、P阱电容的称底接触区以及N阱电容的引出端采用PSD光刻版进行光刻，并进行P⁺硼注入，形成PSD。

步骤15：制备NSD。在高压DMOS和采样器件的源漏、NMOS的源漏、Bipolar的集电极和发射极、PMOS的称底接触区、电阻和N阱电容的称底接触区以及P阱电容的引出端采用NSD光刻版进行光刻，并进行N⁺磷注入，制备NSD。

步骤16：制备欧姆孔。在芯片需要接引线的区域采用Omicont光刻版进行欧姆孔刻蚀。

步骤17：制备薄膜电阻。在需要精确电阻的区域进行TiW/SiCr溅射，并采用TiW/SiCr光刻版进行刻蚀形成精确的薄膜电阻。

步骤18：形成金属层。金属溅射，采用Metal光刻版刻蚀，形成金属引线。

步骤19：制备钝化层。二氧化硅和氮化硅淀积、刻蚀形成钝化层。

步骤20：制备PAD。采用Pad光刻版在芯片上用来接外围电路的位置刻蚀PAD。

采用该实施方案的一种具体工艺参数——注入剂量如下：As埋层注入剂量为5×10¹⁵cm^-2，能量为80KeV；Nwell注入剂量为1.7×10¹²cm^-2，能量为60KeV；Pwell注入剂量为1×10¹³cm^-2，能量为60KeV；Deep-N⁺注入剂量为2×10¹⁵cm^-2，能量为80KeV；Pbase注入剂量为2×10¹³cm^-2，能量为60KeV；Pbody注入剂量为3×10¹²cm^-2，能量为60KeV；Pwell2注入剂量为1×10¹³cm^-2，能量为40KeV；Nchstop注入剂量为3×10¹⁵cm^-2，能量为80KeV；Pchstop注入剂量为2×10¹⁵cm^-2，能量为80KeV；NSD注入剂量为5×10¹⁵cm^-2，能量为100KeV；PSD注入剂量为3×10¹⁵cm^-2，能量为80KeV。

得到高压器件的测试结果如图11～图15所示。其中，图11是高压DMOS的I-V特性曲线，其中纵向坐标为漏端电流，每一格代表0.5mA，横向坐标为漏端电压，每一格代表20V，栅压是以0.5V的间隔依次叠加。图12是高压DMOS阈值电压曲线。其中，纵向坐标为漏端电流，每一格代表0.5mA，横向坐标为栅端电压，每一格代表0.2V。从测试结果可以看出高压DMOS的阈值电压为1.7V左右(此时漏端电流为0.6mA)。图13是高压DMOS击穿特性曲线。其中，纵向坐标为漏端电流，每一格代表0.1mA，横向坐标为漏端电压，每一格代表100V。测试条件：漏电流小于0.2mA，测试结果显示高压DMOS击穿电压在700V以上。图14是采样器件的击穿特性曲线。其中，纵向坐标为漏端电流，每一格代表2mA，横向坐标为漏端电压，每一格代表100V。从测试结果可以看出采样器件击穿电压为700V，饱和电流约为2.3mA。图15是采样器件的I-V特性曲线。其中，纵向坐标为漏端电流，每一格代表0.5mA，横向坐标为漏端电压，每一格代表10V。测试结果显示采样器件线性度较好。

实施方案二

采用本发明部分步骤可制作高压DMOS器件和高压采样器件。仅制作高压器件仅需要11张光刻版，按照版号的顺序依次为：Nwell光刻版、Pbase光刻版、Pbody光刻版、Pwell2光刻版、Active光刻版、Poly光刻版、NSD光刻版、PSD光刻版、Omicont光刻版、Metal光刻版、Pad光刻版。制作高压器件的主要工艺流程见图2，涉及如下工艺步骤：1)制备Nwell：在高压DMOS区、高压采样器件区进行Nwell光刻，磷注入，并高温推结形成Nwell；2)制备Pbase：在高压采样器件部分区域进行Pbase光刻，硼注入，并推结形成Pbase；3)制备Pbody：在高压DMOS部分区进行Pbody光刻，硼注入，形成Pbody；4)制备Pwell2：在高压DMOS和高压采样器件部分区域进行Pwell2光刻，硼注入，形成Pwell2；5)高温推结：对Pbody、Pwell2同时进行推结，形成高压DMOS和高压采样器件的耐压层和器件之间的隔离层；6)制备场氧：进行有源区刻蚀，高压氧化形成场氧；7)制备栅及场板：有源区生长栅氧，多晶硅淀积、掺杂和刻蚀形成栅和高压终端场板；8)制备PSD：进行PSD光刻，P⁺硼注入，形成PSD；9)制备NSD：进行NSD光刻，N⁺磷注入，形成NSD；10)制备欧姆孔：在芯片需要接引线的区域进行欧姆孔刻蚀，形成欧姆孔；11)形成金属层：金属溅射、刻蚀，形成金属引线；12)制备钝化层：二氧化硅和氮化硅淀积、刻蚀形成钝化层：13)制备PAD：在芯片上用来接外围电路的位置刻蚀PAD。

制作高压器件进行的主要离子注入过程有：Nwell磷注入，Pbase硼注入，Pbody硼注入，Pwell2硼注入，NSD磷注入，PSD硼注入。制作高压器件需要三次热过程：第一次热过程形成Nwell；第二次热过程形成Pbase；第三次热过程形成Pbody和Pwell2。其中，第三次热过程和第四次热过程可合并为一次，此方法可节约成本，但器件性能受一定影响。

利用上述高压工艺制作的高压DMOS器件如图4所示，高压采样器件如图5所示。第一步工艺形成图4和图5中d部分；第二步工艺形成图4和图5中g部分；第三步工艺形成图4和图5中h部分；第四步工艺形成图4和图5中i部分；第六步工艺形成图4和图5中1部分；第七步工艺形成图4和图5中m，n部分；第八步工艺形成图4和图5中。部分；第九步工艺形成图4和图5中p部分；第十一步工艺形成图4和图5中r部分；第十二步工艺形成图4和图5中s部分。

实施方案三

采用本发明部分步骤还可制作低压BJT、低压CMOS、N型和P型两种电容、阱电阻以及精确薄膜电阻等器件。仅制作低压器件需要15张光刻版，按照版号的顺序依次为As光刻版、Nwell光刻版、Pwell光刻版、Deep-N⁺光刻版、Pbase光刻版、Nchstop光刻版、Pchstop光刻版、Active光刻版、Poly光刻版、NSD光刻版、PSD光刻版、Omicont光刻版、TiW/SiCr光刻版、Metal光刻版、Pad光刻版。具体工艺流程如图3所示，包括以下的工艺过程：1)生长外延：在P型称底材料生长NBL埋层，然后生长P型外延；2)制备Nwell：在PMOS区、N阱电容区、阱电阻区、高压DMOS和采样器件区进行Nwell光刻，磷注入，形成Nwell；3)制备Pwell：在NMOS区和P阱电容区进行Pwell光刻，硼注入，形成Pwell；4)形成Deep-N⁺：在Bipolar集电极区进行Deep-N⁺光刻，磷注入，形成Deep-N⁺；5)高温推结：对Nwell、Pwell以及Deep-N+同时进行高温推结，并保证Nwell和Deep-N⁺与NBL交叠；6)制备Pbase：在Bipolar基极区以及阱电阻区进行Pbase光刻，硼注入，并推结形成Pbase；7)制备Pchstop：在芯片需要防止寄生沟道开启的区域以及N阱电容区进行Pchstop光刻，并进行磷注入，形成Pchstop；8)制备Nchstop：在芯片需要防止寄生沟道开启的区域以及P阱电容区进行Nchstop光刻，并进行硼注入，形成Nchstop；9)高温推结：对Nchstop和Pchstop同时进行高温推结；10)制备场氧：进行有源区刻蚀，高压氧化形成场氧；11)制备栅：有源区生长栅氧，多晶硅淀积、掺杂和刻蚀形成MOS管的栅；12)制备PSD：进行PSD光刻，P⁺硼注入，形成PSD；13)制备NSD：进行NSD光刻，N⁺磷注入，形成NSD；14)制备欧姆孔：在芯片需要接引线的区域进行欧姆孔刻蚀，形成欧姆孔；15)制备薄膜电阻：在需要精确电阻的区域进行TiW/SiCr溅射、刻蚀形成精确的薄膜电阻；16)形成金属层：金属溅射、刻蚀，形成金属引线；17)制备钝化层：二氧化硅和氮化硅淀积、刻蚀形成钝化层：18)制备PAD：在芯片上用来接外围电路的位置刻蚀PAD。

本工艺制作低压器件的主要离子注入过程有：As埋层注入，Nwell磷注入，Pwell硼注入，Deep-N⁺磷注入，Pbase硼注入，Nchstop硼注入，Pchstop磷注入，NSD磷注入，PSD硼注入。制作低压器件也包括三次热过程：第一次热过程形成NBL埋层，并在此基础上生长P型外延；第二次热过程形成Nwell、Pwell、Deep-N⁺，要保证Nwell和Deep-N⁺与NBL交叠；第三次热过程，形成Pbase和沟道截止环。

利用低压工艺制作的器件有低压BJT器件，如图6所示；低压CMOS器件，如图7所示；N型和P型两种电容器件，如图8所示；阱电阻器件，如图9所示；精确薄膜电阻器件，如图10所示。第一步工艺形成图6～图10中a、b、c部分；第二步工艺形成图6～图10中d部分；第三步工艺形成图6～图10中e部分；第四步工艺形成图6～图10中f部分；第六步工艺形成图6～图10中g部分；第七步工艺形成图6～图10中k部分；第八步工艺形成图6～图10中j部分；第十步工艺形成图6～图10中1部分；第十一步工艺形成图6～图10中m、n部分；第十二步工艺形成图6～图10中。部分；第十三步工艺形成图6～图10中p部分；第十五步工艺形成图6～图10中q部分；第十六步工艺形成图6～图10中r部分；第十七步工艺形成图6～图10中s部分。该工艺平台可提供两种电阻，两种电容。一种电阻采用在Nwell中注入Pbase，形成阱电阻，该种类型电阻方块值较大，但精度不高；另一种电阻采用TiW/SiCr薄膜电阻，该种类型电阻精度很高，但该类型电阻方块值较小。根据芯片中电路的不同特点选取合适的电阻。两种电容分别采用Nchstop和Pchstop形成，两种电容最主要的区别在于称底电位不同，Nchstop电容称底电位需要接高，Pchstop电容称底电位需要接低，可以根据版图中电容的不同位置选取合适的电容类型。

Claims (4)

1、一种高压BCD器件的制备方法，包括以下的工艺步骤：

步骤1：生长外延；采用P型硅衬底，在Bipolar区和阱电阻区采用As光刻版进行光刻，砷注入，并高温推结形成NBL埋层，最后生长P型外延；

步骤2：制备Nwell；在高压DMOS区、采样器件区、PMOS区、Bipolar区、N阱电容区和阱电阻区采用Nwell光刻版进行光刻，磷注入，形成Nwell；

步骤3：制备Pwell；在NMOS区和P阱电容区采用Pwell光刻版进行光刻，硼注入，形成Pwell；

步骤4：制备Deep-N⁺；在Bipolar集电极区采用Deep-N⁺光刻版进行光刻，Deep-N⁺磷注入，形成Deep-N⁺；

步骤5：高温推结；对Nwell、Pwell以及Deep-N⁺同时进行高温推结，保证Nwell和Deep-N⁺与NBL交叠；

步骤6：制备Pbase；在Bipolar基极区以及阱电阻区采用Pbase光刻版进行光刻，硼注入，然后进行高温推结形成Pbase；

步骤7：制备Pbody；在高压DMOS部分区采用Pbody光刻版进行光刻，硼注入，形成Pbody；

步骤8：制备Pwell2；在高压DMOS和采样器件部分区域采用Pwell2光刻版进行光刻，硼注入，形成Pwell2；

步骤9：制备Pchstop；在NMOS周围、高压DMOS和采样器件周围、Bipolar周围和N阱电容区采用Nchstop光刻版进行光刻，硼注入，形成Nchstop；

步骤10：制备Nchstop；在PMOS周围和P阱电容区采用Pchstop光刻版进行光刻，磷注入，形成Pchstop区；

步骤11：高温推结；对Pbody、Pwell2和沟道截止环区同时进行高温推结；

步骤12：制备场氧；整个硅片进行LPCVD氮化硅淀积，在需要制作器件的区域采用Active光刻版进行有源区刻蚀，高压氧化形成场氧；

步骤13：制备栅及场板；在有源区生长栅氧，多晶硅淀积、掺杂，并采用Poly光刻版进行刻蚀形成MOS管的栅和高压终端场板；

步骤14：制备PSD；在PMOS的源漏、电阻的引出端、Bipolar的基区、高压DMOS和采样器件的称底接触区、P阱电容的称底接触区以及N阱电容的引出端采用PSD光刻版进行光刻，并进行P⁺硼注入，形成PSD；

步骤15：制备NSD；在高压DMOS和采样器件的源漏、NMOS的源漏、Bipolar的集电极和发射极、PMOS的称底接触区、电阻和N阱电容的称底接触区以及P阱电容的引出端采用NSD光刻版进行光刻，并进行N⁺磷注入，制备NSD；

步骤16：制备欧姆孔；在芯片需要接引线的区域采用Omicont光刻版进行欧姆孔刻蚀；

步骤17：制备薄膜电阻；在需要精确电阻的区域进行TiW/SiCr溅射，并采用TiW/SiCr光刻版进行刻蚀形成精确的薄膜电阻；

步骤18：形成金属层；金属溅射，采用Metal光刻版刻蚀，形成金属引线；

步骤19：制备钝化层；二氧化硅和氮化硅淀积、刻蚀形成钝化层；

步骤20：制备PAD；采用Pad光刻版在芯片上用来接外围电路的位置刻蚀PAD。

2、根据权利要求1所述的高压BCD器件的制备方法，其特征在于，所述步骤2、步骤3和步骤4没有先后顺序限制。

3、根据权利要求1所述的高压BCD器件的制备方法，其特征在于，所述步骤7、步骤8、步骤9和步骤10没有先后顺序限制。

4、根据权利要求1所述的高压BCD器件的制备方法，其特征在于，所述步骤6的高温推结形成Pbase过程和步骤11的对Pbody、Pwell2和沟道截止环区同时进行高温推结过程合并为步骤10和步骤12之间的一次高温推结热过程以节约成本。

Images