CN101390355B - 广义线性调频序列集合的有效相关器组 - Google Patents

Abstract

本发明提供了一种在接收机中对输入信号进行相关的改进方法以及实现该方法的接收机和通信系统。将输入信号与从至少两个调制序列调制的单一Zadoff-Chu序列得出的广义线性调频(GCL)序列进行相关。该方法至少包括在第一延迟线、离散傅立叶变换(DFT)电路和第二延迟线处理输入信号抽样的步骤。在本发明的第一延迟线处理后的步骤中，将所述输入信号的抽样与对应于至少两个用于获得所述GCL序列的调制序列的调制序列元素相乘。进而使用单一DFT电路进行所述DFT处理。

Description

广义线性调频序列集合的有效相关器组

技术领域

本发明涉及一种在接收机中将输入信号与从至少两个调制序列调制的单一Zadoff-Chu序列得出的广义线性调频(GCL)序列进行相关的方法。

本发明还涉及一种将输入信号与从至少两个调制序列调制的单一Zadoff-Chu序列得出的广义线性调频(GCL)序列进行相关的接收机。

本发明还涉及一种第一收发器和第二收发器之间的通信系统，至少所述第一和第二收发器之一包括将输入信号与从至少两个调制序列调制的单一Zadoff-Chu序列得出的广义线性调频(GCL)序列进行相关的接收机。

背景技术

在当今的大多数移动通信系统中，为保证正确的数据传输，对于小区搜索以及无线基站和移动终端的同步有特定的要求。例如通用地面无线接入网(UTRAN)。还有许多其他对于小区搜索和同步有相应需要的移动通信系统。

在这样的移动通信系统中，一般在上行链路和下行链路上都要进行同步。在下行链路同步的一个步骤中，移动终端与无线基站的载波频率和帧周期同步。然而，这个同步不足以保证无线基站可以正确地接收移动终端的信号，这是因为移动终端相对于无线基站的距离可能不同。

因此，进一步需要上行链路同步。由于无线基站和移动终端之间的距离不确定，所以往返时间通常不可知。

对于移动终端的上行链路同步，可以使用随机接入信道(RACH)。RACH处于一些基于同抢的系统，即小区内的任何移动终端都可以用分配到RACH上的资源进行传输。因此，几个移动终端会同时试图传输同步信号。为了降低无线基站不能区分来自不同移动终端的信号的风险，提供了一组随机接入前导序列，一个包括两个或更多前导序列的集合，其中每个移动终端随机选择一个这样的随机接入前导序列。无线基站可以唯一区分每个移动终端选择的随机接入前导序列。

在小区搜索的情况下，移动终端也可能从不同的前导中选择一个发送给无线基站。移动终端选择的前导也可以向无线基站传送一些信息，比如告诉无线基站移动终端要求哪些业务。

成功检测随机接入前导序列是移动终端接入网络的必要步骤。因此，传输的随机接入前导序列需要一个低功率放大器补偿以允许高平均发射功率，从而得到较好的覆盖。

上行链路随机接入前导序列最好具有以下特性：

-好的自相关特性以允许精确定时估计，

-好的互相关特性以允许不同同时发生和部分同步(即下行同步)前导序列的精确定时估计，其中相位差受小区中最大往返时间的限制，和

-同步和同时发生前导序列的零互相关。

使用零相关区(ZCZ)序列满足这些特性。ZCZ序列最好应该用作小区搜索和同步使用的前导序列。ZCZ序列能够从下面描述的广义线性调频(GCL)序列中得到。

广义线性调频(GCL)序列属于恒包络零自相关(CAZAC)序列族。CAZAC序列具有理想的周期自相关并接近于理想的非周期自相关。零周期自相关在至少零延迟的周围区域内是实现精确到达时间估计的传输序列的重要特性。再有，CAZAC序列具有恒包络。CAZAC序列的脉冲成形获得的带限信号具有小功率变化，因此允许低成本功率放大器和高功效。

GCL序列为调制的Zadoff-Chu序列，具体参见参考文献[1]。(本说明书最后附有一个参考文献列表。)

定义GCL序列{c(k)}为：

c(k)＝a(k)b(k mod m)，k＝0，1，...，N-1，(1)

其中N＝sm²，s和m为正整数，{b(k)}为单位量级的m个复数的任意序列，{a(k)}为Zadoff-Chu序列：

其中，W_N＝exp(-j2πr/N)并且r与N互质。W_n ^p为exp(-j2πrp/n)的简化符号。

如果用相同的Zadoff-Chu序列{a(k)}但是不同的任意正交调制序列{b_x(k)}和{b_y(k)}来定义两个GCL序列c_x(k)和c_y(k)，这两个序列为零相关区(ZCZ)序列，即对于所有移位p周期互相关为零，这样0≤p|≤T，其中T＝sm-1为零相关区的长度。非周期互相关通常在零相关区具有较低的移位。低互相关特性允许对基于相同Zadoff-Chu序列的不同GCL序列的几个准同时传输的检测，甚至在接收到的信号功率有很大不同的时候。

根据自相关特性、互相关特性和受限功率变化，使用相同Zadoff-Chu序列的一组正交GCL序列用于非同步随机接入前导。

例如，无线基站收发器中的基于这样一组GCL序列的非同步随机接入前导检测器需要将接收到的信号与一定延迟范围内GCL序列集合的所有序列进行相关。这样的相关计算起来很复杂。

参考文献[2]提出了一种单一GCL序列有效匹配滤波器的现有实现方案。这个方案只涉及一个GCL序列的接收。

参考文献[2]的实现方案基于对Zadoff-Chu序列的适当分解。

令

k＝smi+d，k＝0，1，，...，N-1，N＝sm²，

i＝0，1，，...，m-1，(3)

d＝0，1，，...，sm-1

则

其中， ${(-1)}^{{\mathrm{si}}^2}={(-1)}^{\mathrm{si}}.$ 匹配c(k)的滤波器等效于作用在输入信号u(k)上的相关器。

输出z为：

$z\left(n\right)={\mathrm{\Σ}}_{k=0}^{N-1}c\left(k\right)*u(n-N+1+k)---\left(5\right)$

在公式(5)中带入公式(2)、(3)和(4)，得到：

$z\left(n\right)={\mathrm{\Σ}}_{i=0}^{m-1}f\left(i\right){\mathrm{\Σ}}_{d=0}^{\mathrm{sm}-1}u(n-N+1+\mathrm{smi}+d)g\left(d\right)b\left(d\mathrm{mod}m\right)*W_m^{-\mathrm{id}},---\left(6\right)$

其中

以及

变量的变换

d＝mx+y，d＝0，1，，...，sm-1

x＝0，1，，...，s-1，(9)

y＝0，1，，...，m-1

在公式(6)设定n′＝n-N+1，得到

$z\left(n\right)={\mathrm{\Σ}}_{i=0}^{m-1}f\left(i\right){\mathrm{\Σ}}_{x=0}^{s-1}{\mathrm{\Σ}}_{y=0}^{m-1}u(n^{\′}+\mathrm{smi}+\mathrm{mx}+y)g(\mathrm{mx}+y)b\left(y\right)*W_m^{-\mathrm{iy}}---\left(10\right)$

公式(10)的最后总和代表m个有窗输入抽样的第si+x块m点离散傅立叶变换(DFT)的第i个频率。用Si，x(i)表示有窗的第si+x块m点DFT的第i个频率。则，公式(10)可以表示为：

$z\left(n\right)={\mathrm{\Σ}}_{i=0}^{m-1}f\left(i\right){\mathrm{\Σ}}_{x=0}^{s-1}{S}_{i,x}\left(i\right)---\left(11\right)$

因此，z(n)为DFT输出的加权和，其中在输入信号的sm个不同的有窗块中进行DFT。在公式(11)中，用f(j)来乘有窗的第sj块DFT的第j个频率。在随后的输出z(n+smj)的表达式中，用f(0)来乘相同有窗块DFT的第0个频率。这个特性指出，可以计算单一有窗口块的所有m个频率，用f(j)乘上第j个频率输出并用sm(j-1)个抽样将其延迟。可以有效地用快速傅立叶变换(FFT)来同时计算所有m个DFT频率。

图1中显示为实现参考文献[2]中匹配滤波器的带有符号g_x(y)＝g(mx+y)的有效相关器。

相关器的硬件复杂度由每个输入抽样所需复数乘法和加法的数目定义。对于通常的相关器，每个输入抽样有N个乘法和N-1个加法，得到硬件复杂度O为：

O＝2N-1。

图1中相关器所需乘法M的数目由M＝sm+m-1+sM_DFT给定，加法A的数目为A＝sm-1+sA_DFT，给定用b(y)先与因子g(mx+y)相乘。乘法数目中的术语“-1”在这里是因为f(0)总是等于1。

这个相关器的硬件复杂度主要依赖DFT算法。可以为所有大小的DFT设计FFT。如果m为2的幂，可以用 $M_{\mathrm{DFT}}=\frac{m}{2}{\log }_{2}m$ 和A_DFT＝mlog₂ m的根为2的FFT来有效地实现DFT。这也给出了硬件复杂度为：

O＝1.5smlog₂m+(2s+1)m-2         (12)

当实现相关器时，使用FFT代替DFT可以降低单一GCL序列相关器的硬件复杂度。

然而，当使用不只一个GCL序列时，相关的复杂度显著增长。例如，无线基站收发器中的检测器需要将接收到的信号与GCL序列的使用集合中的所有序列进行相关。必须在使用许多不同前导序列的系统中的接收机的匹配滤波器内进行更多的计算。在接收这样信号的接收机中复杂度是个问题，所以减少复杂度是尤其重要的。

希望更低的复杂度是因为较低复杂度允许接收机中具有更少的电路、更少处理器计算和更小的功率消耗。由于通信系统中的接收机一般具有有限的电路空间、处理能力和功率资源，所以非常需要这些特性。

发明内容

本发明的目的是提供解决上述问题的方法和接收机，即当一组GCL序列用于前导时降低输入信号相关的复杂度。

当使用不只一个GCL序列时，相关的复杂度显著增长。因此，本发明旨在提供一种相关方法和实现具有比现有相关方法和接收机更小复杂度的方法的接收机。

上述输入信号的相关方法根据权利要求1的特征部分实现该目的，即在所述第一延迟线处理后的步骤中通过将所述输入信号的抽样与对应于至少两个用于获得所述GCL序列的调制序列的调制序列元素相乘，并使用单一DFT电路进行所述DFT处理。

上述用于输入信号相关的接收机也可以根据权利要求20的特征部分实现该目的，即所述接收机进一步包括在所述第一延迟线处理后的步骤中通过将所述输入信号的抽样与对应于至少两个用于获得所述GCL序列的调制序列的调制序列元素相乘的装置，和在单一DFT电路进行所述DFT处理的装置。

上述用于输入信号相关的通信系统也可以根据权利要求27的特征部分实现该目的。

本发明输入信号的相关方法和实现该方法的接收机和通信系统，通过在系统中使用基于单一Zadoff-Chu序列的一组GCL序列可以降低接收和相关输入信号的复杂度。

本发明的实施例中，通过将相关调制序列集合的计算与其他计算分开减小了接收可能包括任何调制序列集合的信号的接收机的复杂度。对于所有调制序列来说与调制序列集合不相关的计算只进行一次，而不是每个调制序列都重复计算。当在接收机结构中实现本发明时，这个分开操作对应于将接收到信号抽样与接收机最后阶段的调制序列元素进行相乘。本发明实施例中，接收机只使用一次DFT或FFT。这些特征有效地降低了相关的复杂度。

本发明的实施例中，通过将接收到抽样与调制序列元素的乘积合并进行DFT或FFT处理减小了接收可能包括任何定义为DFT序列 $b_l\left(k\right)=W_m^{\mathrm{lk}},l=\mathrm{0,1},...,m-1$ 的调制序列集合的信号接收机的复杂度。本实施例中，接收机只使用一次DFT或FFT。这些特征进一步降低了相关的复杂度。还有，使用DFT序列作为调制序列能够提高传输信号峰均比(PAR)。良好的PAR值降低了对发射机中放大器的要求。

下面结合描述优选实施例的附图来说明本发明方法、接收机和通信系统的具体示范性实施例和优势。

附图说明

图1为用于单一GCL序列的现有相关器。

图2为用于任何调制序列集合的本发明相关器。

图3为用于作为DFT序列的调制序列集合的本发明相关器。

具体实施方式

当参考文献[2]所述的现有匹配滤波从接收一个单一GCL序列扩展到能够接收包含不只一个GCL序列的一组序列时，可以用本领域中简单的方案来对集合中每个序列分别应用单一GCL序列的有效相关器。

然而，复杂度随着集合中序列数目成线性增长。对于m个序列，复杂度为：

O＝1.5sm² log₂ m+(2s+1)m²-2m

                                       (13)

 ＝(3+1.5log₂ m)N+m²-2m.

该方案有高级别的复杂度。

另一个可能的方案是，对于每个延迟，将接收到的信号元素级与Zadoff-Chu序列a(k)的复共轭相乘得到一个长度N的向量。对于k＝0，1，...，m-1，合计结果向量的每m个元素(k+jm，j＝0，1，...，sm-1)。结果为一个长度m的向量。最后，如果调制序列为DFT序列，m点DFT给接收机所有得自同一Zadoff-Chu序列的前导输出。当m为2的幂，乘积的结果数目为 $M=N+\frac{m}{2}{\log }_{2}m$ 和A＝N-1+mlog₂m，这就得到硬件复杂度为：

O＝2N+1.5m log₂m-1       (14)

这个方案具有比公式(13)所示单独有效相关器更小的复杂度。

当以现有方法作为起点并将之扩展到GCL序列集合时，公式(13)和(14)示出了接收不只一个GCL序列的两种简单方案的复杂度。然而，这些方案的复杂度级别仍然相当高，所以需要进一步简化复杂度。

在图2中，显示一个实现本发明实施例并适用于任何调制序列集合的接收机。输入信号可能包括用不同调制序列bl(k)调制单一Zadoff-Chu序列产生的GCL序列集合中的至少一个。本发明中，接收机通过用该GCL序列集合中的GCL序列与输入信号相关来接收输入信号。在本实施例中，接收机将相关分为四个阶段。第一阶段包括第一延迟线，为相关的每个延迟产生m个抽样。第二阶段包括处理第一阶段产生的m个抽样的单一DFT电路，不管调制序列的数目。也可以用单一m点FFT电路来实现更加有效处理的第二阶段。第三阶段包括进一步处理DFT或FFT输出的第二延迟线并为第四乘法阶段提供抽样。第四阶段将接收信号的抽样与在发射机端用来创建GCL序列的调制序列元素相乘，因而产生每个GCL序列相关器的一个输出抽样。

在图2的接收机中，在第一延迟线阶段，用一个系数f乘以输入信号的每sm个抽样以产生DFT的输入。在第二延迟线阶段，进一步向m个滤波器提供DFT输出的m个抽样以得到带有元素v(y)，y＝0，1，...，m-1的长度m的向量v，每个滤波器具有序列g的系数。向量v与调制序列无关并且对于所有GCL序列只计算一次。最后，在乘法阶段，列向量v经过矩阵乘数Bv，其中矩阵B的每行为调制序列的复共轭，即(B)lk＝bl(k)^*。

通过算术描述，本发明人认识到可以用下述方法改变总和的阶来从现有公式(10)获得新的相关器组：

$z_l\left(n\right)={\mathrm{\Σ}}_{y=0}^{m-1}{b}_l\left(y\right)*{\mathrm{\Σ}}_{x=0}^{s-1}g(\mathrm{mx}+y){\mathrm{\Σ}}_{i=0}^{m-1}u(n^{\′}+\mathrm{smi}+\mathrm{mx}+y)f\left(i\right)W_m^{-\mathrm{iy}},---\left(15\right)$

其中l为调制序列的标记。

与公式(10)比较，调制序列的元素b_l(y)的复共轭出现在公式(15)的最左边和而不是最右边和。

向量元素v(y)为两个内部和(两个最右边和)的结果并且与调制序列无关。对于由单一Zadoff-Chu序列得到的所有GCL序列只计算一次向量v。因此，公式(15)可以表示为：

$z_l\left(n\right)={\mathrm{\Σ}}_{y=0}^{m-1}{b}_l\left(y\right)*v\left(y\right)---\left(16\right)$

带有元素zl(n)的相关器输出z的向量，这等于矩阵符号：

z＝Bv

本实施例中，只使用一个DFT，不管使用调制序列的数目。再有，公式(10)中与调制序列集合有关的计算在公式(15)和(16)中与其他计算分开。这种分开使得与调制序列集合不相关的计算更加有效率，因为对于所有调制序列它们只计算一次。因而，可以减小接收包括不同调制序列集合中任意一个的信号，即接收包括GCL序列集合中任意一个的信号的接收机的复杂度。

也可以通过图1和图2来理解本发明的复杂度减小。如图1所述单一GCL序列的现有方案，在接收机的第一阶段进行输入信号抽样和调制序列元素的乘法。也就是说，乘法之后的所有相关器处理与调制序列b无关。随之而来的是，如果在GCL序列集合中使用该结构，图1所示整个相关器对于每个GCL序列必须复制一次。容易看出，当GCL序列的数目增加时，这将导致很大的复杂度。

如图2所示，另一方面，本发明在接收机的最后阶段进行输入信号抽样和调制序列元素的乘法。因此，不管调制序列的数目，接收机的前级与调制序列集合b无关并且对于所有调制序列只计算一次。因而，当处理GCL序列集合的时候，在接收机第一阶段之后进行调制乘法的方案能够降低接收机的复杂度。

图2所示的本实施例的复杂度也可以通过估计复数乘法和加法的数目来计算出。复数乘法的数目为M＝sm+m-1+M_DFT+M_B，而加法的数目为A＝(s-1)m+A_DFT+A_B，其中MB和AB分别为矩阵乘数的乘法和加法数目。

一种关注的情况是当B为DFT矩阵的时候，即当调制序列集合定义为DFT序列 $b_l\left(k\right)=W_m^{\mathrm{lk}},l=\mathrm{0,1},...,m-1$ 时。则

M＝sm+m-1+2M_DFT以及

A＝(s-1)m+2A_DFT

如果m为2的幂，使用根为2的FFT的结果硬件复杂度为：

O＝3m log₂m+2sm-1               (17)

表1中给出了公式(14)的现有方案复杂度和公式(17)定义的本发明实施例的复杂度。对于所有m和s值，本发明都具有比现有方案更小的复杂度。(这里的变量N，m和s为公式(1)和(2)使用的变量)复杂度的减少程度随s的增加显著增加。

表1.现有技术和本发明对序列集合的硬件复杂度

m	s	N	O，现有方案，公式(14)	O，本发明，公式(17)
					4	1	16	43	31
4	2	32	75	39
					8	1	64	99	87
8	2	128	163	103
					8	3	192	419	119
8	7	448	931	183

本发明对于单一GCL序列的相关也比现有方法有更小的复杂度。对于单一序列，可以先用因子g乘以调制序列b，使得

A_B＝M_B＝0

则

M＝sm+m-1+M_DFT以及

A＝sm-m+A_DFT，

当m为2的幂，硬件复杂度O等于

O＝1.5log₂ m+2sm-1        (18)

表2中为对于单一序列公式(12)的现有方案复杂度和公式(18)的本发明复杂度的比较。对于所有s和m值，本发明的复杂度都减少，尤其是随s的增加时。

表2.现有技术和本发明对单一序列的硬件复杂度

m	s	N	O，现有方案，公式(12)	O，本发明，公式(18)
					4	1	16	22	19
4	2	32	42	27
					8	1	64	58	51
8	2	128	110	67
					8	3	192	162	83
8	7	448	370	147

图3显示为应用于当调制序列集合定义为DFT序列 $b_l\left(k\right)=W_m^{\mathrm{lk}},l=\mathrm{0,1},...,m-1$ 情况下的本发明另一个实施例。

本实施例的相关器有三个阶段，包括第一延迟线阶段、DFT阶段和第二延迟线阶段。所述第一延迟线处理阶段包括：延迟线，其包括sm个延迟，将所述输入信号的抽样与第一延迟线系数g相乘的sm装置，和将sm个第一延迟线输出加到一起构成m个输出抽样的装置。DFT阶段包括单一DFT电路。也可以用m点FFT电路来实现更加有效处理的DFT阶段。DFT阶段从第一延迟线阶段接收m个抽样并进行接收信号抽样与调制序列集合元素的乘法。

由于调制序列集合为DFT序列，所以可以在DFT阶段进行接收信号抽样和调制信号元素的乘法。DFT阶段输出m个并行的处理信号的抽样。所述第二延迟线处理阶段包括：m个并行延迟线，每个包括延迟和将所述输入信号的抽样与第二延迟线系数f相乘的装置。第二延迟线阶段延迟并用第二延迟线系数f乘以来自DFT电路的每个输出抽样，在某种程度上，用不同的系数f乘以所有并行DFT输出抽样并且这些系数f在每个延迟线的每个延迟步骤中都会移位。第二延迟线进一步将每个延迟线的这些乘积结果加到一起并将1个抽样作为输出信号并行输出。

用算术表示，图3所示的相关器中，第1个序列zl(n)的相关输出为：

$z_l\left(n\right)={\mathrm{\Σ}}_{i=0}^{m-1}f\left(i\right){\mathrm{\Σ}}_{y=0}^{m-1}{W}_m^{-(i+l)y}{\mathrm{\Σ}}_{x=0}^{s-1}u(u^{\′}+\mathrm{smi}+\mathrm{mx}+y)g(\mathrm{mx}+y),---\left(19\right)$

即，用f(i)乘以来自DFT的输出i+1。

本实施例中，只使用一个DFT，不管使用调制序列的数目。再有，公式(10)中与调制序列集合即DFT序列 $b_l\left(k\right)=W_m^{\mathrm{lk}},l=\mathrm{0,1},...,m-1$ 有关的计算，在公式(19)中已经从公式(10)中的最右边和移动到了DFT和。由于它们可以用已有的DFT处理，这就使得与调制序列乘积有关的计算更加有效。因而，本实施例可以减小接收包括不同DFT调制序列集合中任意一个的信号，即接收包括DFTGCL序列集合中任意一个的信号的接收机的复杂度。

本实施例的复数乘法的数目为M＝sm+M_DFT+m(m-1)，由于f(0)＝1，所以加法的数目为A＝(s-1)m+A_DFT+m(m-1)。

如果m为2的幂，使用根为2的FFT的结果硬件复杂度为：

O＝1.5m log₂m+2sm+2m²-3m    (20)

表3中给出了公式(14)的现有方案复杂度和公式(20)定义的本发明实施例的复杂度。对于大多N，m和s值，本实施例都具有比现有方案更小的复杂度，尤其是对于较大的s值。(变量N，m和s为公式(1)和(2)使用的变量)

表3.现有技术和本发明对序列集合的硬件复杂度

m	s	N	O，现有方案，公式(14)	O，本发明，公式(20)
					4	1	16	43	40
4	2	32	75	48
					8	1	64	99	156
8	2	128	163	172
					8	3	192	419	188
8	7	448	931	252

因而，当处理DFT GCL序列集合的时候，在接收机第一阶段之后进行调制乘法的方案能够降低接收机的复杂度。

再有，使用DFT序列作为调制序列的优点是，这些序列能让传输信号具有良好的PAR特性。这将允许在信号发射机中使用简单廉价的放大器以及发射机中更低的复杂度。

本领域技术人员可以比照上述示范性实施例对本发明的相关方法、接收机和通信系统进行修改。比如，本领域技术人员可以理解，本发明的接收机也可以接收除了本发明所述GCL序列之外的其他类型信号。输入信号与GCL序列集合的相关可以接收GCL序列，而与对应于其他类型信号的序列相关可以接收其他类型信号。

参考文献

B.M.Popovic，“Generalized Chirp-Like Polyphase Sequences withOptimum Correlation Properties(具有最优相关特性的广义线性调频多相序列)，”IEEE Trans.on Information Theory，Vol.38，no.4，pp 1406-1409，July 1992.

B.M.Popovic，“Efficient matched filter for the Generalized Chirp-Likepolyphase sequences(广义线性调频多相序列的有效匹配滤波器)，”IEEE Trans.on Aerospace and Electronic Systems，Vol.30，no.3，pp 769-777，July 1994.

Claims (27)

1.一种在接收机中将广义线性调频GCL序列与输入信号进行相关的方法，该GCL序列由与至少两个调制序列调制的单一Zadoff-Chu序列得到，所述方法至少包括对所述输入信号的抽样进行第一延迟线处理、离散傅立叶变换DFT处理和第二延迟线处理，

其特征在于，

在所述第一延迟线处理后，将所述输入信号的抽样与对应于至少两个用于获得所述GCL序列的调制序列的调制序列元素相乘；及

使用单一DFT电路进行所述DFT处理。

2.根据权利要求1所述的方法，其特征在于，所述相乘具体为，在所述第二延迟线处理后，将所述输入信号的抽样与至少两个调制序列元素相乘。

3.根据权利要求2所述的方法，其特征在于，根据以下公式进行所述相关：

$z_1\left(n\right)={\mathrm{\Σ}}_{y=0}^{m-1}{b}_1{\left(y\right)}^{*}{\mathrm{\Σ}}_{x=0}^{s-1}g(\mathrm{mx}+y){\mathrm{\Σ}}_{i=0}^{m-1}u(n^{\′}+\mathrm{smi}+\mathrm{mx}+y)f\left(i\right)W_m^{-\mathrm{iy}},$ 其中

s、m为正整数，N＝sm²，n′＝n-N+1，

b₁(y)为调制序列，

f(i)为第一延迟线系数，

u(n’+smi+mx+y)为输入信号，

g(mx+y)为第二延迟线系数，

为用于DFT操作的因子，其中r与m互质，

z₁(n)为DFT输出的加权和，其中1为调制序列的标记。

4.根据权利要求2所述的方法，其特征在于，所述相乘通过矩阵乘数步骤实现。

5.根据权利要求4所述的方法，其特征在于，根据以下公式进行所述相关：

$z_1\left(n\right)={\mathrm{\Σ}}_{y=0}^{m-1}{b}_1{\left(y\right)}^{*}v\left(y\right),$ 其中

z₁(n)为DFT输出的加权和，b₁(y)为调制序列，其中1为调制序列的标记，和

$v\left(y\right)={\mathrm{\Σ}}_{x=0}^{s-1}g(\mathrm{mx}+y){\mathrm{\Σ}}_{i=0}^{m-1}u(n^{\′}+\mathrm{smi}+\mathrm{mx}+y)f\left(i\right)W_m^{-\mathrm{iy}},$ 其中

s、m为正整数，N＝sm²，n′＝n-N+1，

f(i)为第一延迟线系数，

u(n’+smi+mx+y)为输入信号，

g(mx+y)为第二延迟线系数，

为用于DFT操作的因子，其中r与m互质。

6.根据权利要求2所述的方法，其特征在于，所述第一延迟线处理包括：

接收所述输入信号，

延迟所述输入信号的抽样并用第一延迟线系数乘所述抽样，及

向所述DFT处理并行输出m个抽样。

7.根据权利要求2所述的方法，其特征在于，所述DFT处理包括：

接收所述第一延迟线处理输出的m个并行抽样，

计算m点DFT，及

向所述第二延迟线处理输出m个输出抽样。

8.根据权利要求2所述的方法，其特征在于，所述第二延迟线处理包括：

接收所述DFT处理输出的m个并行抽样，

在m个并行延迟线中，延迟所述抽样并用第二延迟线系数乘所述抽样，及

所述第二延迟线处理之后向矩阵乘数步骤并行输出m个抽样。

9.根据权利要求2所述的方法，其特征在于，所述相乘具体是在所述第二延迟线处理之后的矩阵乘数步骤中，该矩阵乘数步骤包括：

接收所述第二延迟线处理输出的m个并行抽样，

用矩阵乘数电路中的所述调制序列元素乘所述抽样，及

将解调信号作为输出信号输出。

10.根据权利要求1所述的方法，其特征在于，所述至少两个调制序列为DFT序列。

11.根据权利要求10所述的方法，其特征在于，所述相乘具体为，在所述DFT处理中，将所述输入信号的抽样与至少两个调制序列元素相乘。

12.根据权利要求11所述的方法，其特征在于，根据以下公式进行所述相关：

$z_1\left(n\right)={\mathrm{\Σ}}_{i=0}^{m-1}f\left(i\right){\mathrm{\Σ}}_{y=0}^{m-1}{W}_m^{-(i+1)y}{\mathrm{\Σ}}_{x=0}^{s-1}u(n^{\′}+\mathrm{smi}+\mathrm{mx}+y)g(\mathrm{mx}+y),$ 其中

s、m为正整数，N＝sm²，n′＝n-N+1，

g(mx+y)为第一延迟线系数，

u(n’+smi+mx+y)为输入信号，

f(i)为第二延迟线系数，

为用于DFT操作的因子，其中r与m互质，

z₁(n)为DFT输出的加权和，其中1为调制序列的标记。

13.根据权利要求11所述的方法，其特征在于，所述第一延迟线处理包括：

接收所述输入信号，

延迟所述输入信号的抽样并用产生sm个第一延迟线输出的第一延迟线系数乘所述抽样，

将所述sm个第一延迟线输出加在一起从而构成m个输出抽样，及

向所述DFT处理并行输出所述m个抽样。

14.根据权利要求11所述的方法，其特征在于，所述DFT处理包括：

接收所述第一延迟线处理输出的m个并行抽样，

计算包括所述抽样与所述调制序列元素相乘的m点DFT，及

向所述第二延迟线处理输出m个输出抽样。

15.根据权利要求11所述的方法，其特征在于，所述第二延迟线处理包括：

接收所述DFT处理输出的m个并行抽样，

在每个并行延迟线中，延迟所述抽样并用第二延迟线系数乘所述抽样，

将每个并行延迟线的乘积结果加在一起，及

将来自第二延迟线处理的1个并行抽样输出。

16.根据权利要求1所述的方法，其特征在于，所述GCL序列{c(k)}定义为：

c(k)＝a(k)b(k mod m)，k＝0，1，...，N-1

其中

N＝sm²，

s和m为正整数，

{b(k)}为单位量级的m个复数的任意序列，和

{a(k)}为Zadoff-Chu序列：

k＝0，1，...，N-1，其中

q为任意整数，

W_N＝exp(-j2πr/N)，和

r与N互质。

17.根据权利要求1所述的方法，其特征在于，所述输入信号携带小区搜索用到的信息。

18.根据权利要求1所述的方法，其特征在于，所述输入信号携带随机接入前导信息。

19.根据权利要求1所述的方法，其特征在于，用快速傅立叶变换FFT函数进行所述DFT处理。

20.一种将广义线性调频GCL序列与输入信号进行相关的接收机，该GCL序列由与至少两个调制序列调制的单一Zadoff-Chu序列得到，所述接收机至少实现第一延迟线处理、离散傅立叶变换DFT处理和第二延迟线处理，

其特征在于，所述接收机进一步包括：

在所述第一延迟线处理后的阶段中，将所述输入信号的抽样与对应于至少两个用于获得所述GCL序列的调制序列的调制序列元素相乘的装置，和

在单一DFT电路进行所述DFT处理的装置。

21.根据权利要求20所述的接收机，其特征在于，所述相乘具体为，在所述第二延迟线处理后的阶段中，将所述输入信号的抽样与至少两个调制序列元素相乘。

22.根据权利要求21所述的接收机，其特征在于，所述第一延迟线处理的阶段涉及：包括延迟和将所述输入信号的抽样与第一延迟线系数相乘的装置的单一延迟线。

23.根据权利要求21所述的接收机，其特征在于，所述第二延迟线处理的阶段涉及m个并行延迟线，每个并行延迟线包括延迟和将所述输入信号的抽样与第二延迟线系数相乘的装置。

24.根据权利要求20所述的接收机，其特征在于，所述相乘具体为，在所述DFT处理的阶段中，将所述输入信号的抽样与至少两个调制序列元素相乘。

25.根据权利要求24所述的接收机，其特征在于，所述第一延迟线处理的阶段涉及延迟线，所述延迟线包括sm个延迟，将所述输入信号的抽样与第一延迟线系数相乘的sm个装置，和将sm个第一延迟线输出加到一起以构成m个输出抽样的装置。

26.根据权利要求24所述的接收机，其特征在于，所述第二延迟线处理的阶段涉及m个并行延迟线，每个并行延迟线包括延迟，将所述输入信号的抽样与第二延迟线系数相乘的装置，和将每个并行延迟线的乘积结果加到一起以构成1个并行抽样输出的装置。

27.一种具有用于第一收发器和第二收发器之间通信的通信资源的通信系统，所述第一收发器和第二收发器中至少之一包括一接收机，该接收机被设置成将输入信号与广义线性调频GCL序列进行相关，该GCL序列由与至少两个调制序列调制的单一Zadoff-Chu序列得到，所述接收机至少实现第一延迟线处理、离散傅立叶变换(DFT)处理和第二延迟线处理，

其特征在于，所述接收机进一步包括：

在所述第一延迟线处理后的阶段中，将所述输入信号的抽样与对应于至少两个用于获得所述GCL序列的调制序列的调制序列元素相乘的装置，和

在单一DFT电路进行所述DFT处理的装置。

Images