CN102223226B - Sc-fdm系统时频同步装置及同步方法 - Google Patents

Abstract

本发明公开一种SC-FDM系统时频同步装置及同步方法，主要解决现有技术能量利用率低、频偏估计范围小和估计精度低的问题。其同步装置包括延迟相关选择模块、细化频率补偿模块、粗化频率补偿模块、时间细化处理模块。其同步步骤包括：(1)通信系统采用Chu序列构造SC-FDM信号帧；(2)对信号进行处理获得时间粗同步位置；(3)对信号粗同步点进行取相位操作和小数倍频偏补偿；(4)获取信号的整数倍频偏并进行整数倍频偏补偿；(5)利用本地训练序列对信号进行处理获得信号开始的精确时间。本发明具有能量利用率高、频偏估计范围大、估计精度高的优点，适用于LTE标准中高速移动通信系统的上行传输链路。

Description

SC-FDM系统时频同步装置及同步方法

技术领域

本发明属于通信技术领域，更进一步涉及超高速移动无线通信中的单载波频分复用(single-carrier Frequency-division multiplxing，SC-FDM)系统的时频同步装置和时频同步方法，可用于超高速移动无线通信系统的时频同步模块中，实现超高速移动用户接收信号的时频同步。

背景技术

在超高速通信系统中，移动台的超高速及高动态移动引起无线信道特性的快速变化和极大的动态多普勒频移。在国际通用的长期演进计划(Long Term Evolution，LTE)标准中，超高速移动通信上行链路采用单载波频分多址接入(single-carrierFrequency-division multiple access，SC-FDMA)方式进行通信，在其通信系统的时频同步模块设计中，需要解决快变信道条件下的精准时间同步问题和大动态多普勒频移条件下的精确频偏估计问题。

北京中星微电子有限公司提出的专利申请“一种正交频分复用时频同步的方法和装置”(申请日：2009年12月18日，申请号：200910244219，公开号：101764780A)中公开了一种基于训练序列的时频同步方法，来解决时频同步问题。该方法的实施步骤是：第一，对接收信号进行滑动自相关运算得到OFDM符号粗略位置和小数频偏估计值；第二，根据小数频偏估计值对接收信号进行修正，利用OFDM符号粗略位置在接收信号中抽取训练序列，将训练序列变换到频域，获取接收频域训练序列；第三，在整数频偏搜索范围内，对接收频域训练序列进行滑动，通过延迟自相关操作确定整数频偏粗略范围；第四，在整数频偏粗略范围内，对接收频域训练序列进行滑动，并通过延迟自相关操作，得到整数频偏的精确估计值。该方法利用训练序列来实现时频同步，减少了系统的传输开销，提高了系统的频谱利用率，在一定范围内能够较准确地实现信号的时频同步。

该方法的不足之处是：在超高速移动通信系统中，移动台一般由电池来提供能量供给，OFDM传输技术峰均比过大的问题限制了系统的能量利用效率，因此，该方法不适用于超高速移动通信系统上行链路采用的SC-FDMA传输技术。

Hyunsoo Cheon等人在文章“Frequency offset estimation for high speed users inE-UTRA uplink”’(Personal，Indoor and Mobile Radio Communications，2007.IEEE 18thInternational Symposium on)中提出一种通过对循环前缀和导频符号进行快速傅里叶变换(Fast Fourier Transform，FFT)获得频偏的估计方法，以解决大动态多普勒频移条件下的频偏估计问题。该方法的实现步骤是：第一，接收端信号处理器对接收信号进行FFT运算，得到预处理信号；第二，对预处理信号进行重构，得到接收信号的重构信号；第三，对接收信号的循环前缀和重构信号进行相关运算，获得两个信号的相位差异，完成对接收信号的频偏估计。该方法能够估计出用户在高速移动条件下产生的较大范围的动态多普勒频移，而且对信号进行处理的时延能够满足绝大多数通信系统的要求。

该方法的不足之处是：接收信号与其重构信号进行相关处理获得的动态多普勒频偏，频偏估计的精度不够高，无法保证超高速移动的用户的频偏补偿精度，并且该方法估计得到的频偏范围有限，当用户移动速度变大时，该方法无法估计出用户的信号频偏。

发明内容

本发明的目的在于克服上述已有技术的不足，针对LTE标准中高速移动通信系统上行链路的SC-FDMA传输系统，提供一种基于Chu序列的单载波频分复用(single-carrier Frequency-division multiplxing，SC-FDM)系统时频同步装置和高精度的时频同步方法，可以提高通信系统中移动终端的能量利用效率，并且可以精确地估计出接收信号的时间同步起始位置和频率偏移量，对估计获得的频偏进行补偿。

为实现上述目的，本发明的高精度时频同步装置包括四个模块：延迟相关选择模块、细化频率补偿模块、粗化频率补偿模块、时间细化处理模块，各模块之间通过信号传输线相连。其中：延迟相关选择模块，用于校正接收信号大范围的时域偏差，实现对信号的时间粗同步处理；细化频率补偿模块，用于补偿接收信号的小数倍频偏，实现频率细同步；粗化频率补偿模块，用于补偿接收信号的整数倍频偏，实现频率粗同步；时间细处理偿模块，用于确定数据帧开始的精确时间，实现时间细同步。

本发明装置中的延迟相关选择模块中的三个延迟器、相关器、累加器、判决器分别通过信号传输线相连。延迟器1用于对接收信号进行N个计数单位时间的延迟，N为信号帧中每个符号的长度，延迟器1的输出端与相关器的输入端相连；相关器用于对接收信号和延迟器1的输出信号进行相关运算，相关器的输出端与累加器的输入端相连；累加器用于对相关器的输出信号序列进行累加，累加器的输出端与延迟器2和延迟器3的输入端相连；延迟器2和延迟器3分别对累加器输出信号进行10个计数单位时间和1个计数单位时间的延迟，延迟器2和延迟器3的输出端与判决器的输入端相连；判决器通过对判决符号的判断处理，获得接收信号大致的起始位置，实现对接收信号的时间粗同步处理。

本发明装置中的细化频率补偿模块中的相位处理器、除法器、相位补偿器分别通过信号传输线相连。相位处理器用于获得信号的相位，相位处理器的输出端与除法器的输入端相连；除法器用于对信号相位进行取余运算，除法器的输出端与相位补偿器的输入端相连；相位补偿器用于对信号进行相位补偿，实现对信号的小数倍频偏补偿。

本发明装置中的粗化频率补偿模块中的三个数字信号处理器、乘法器、选择器、相位补偿器分别通过信号传输线相连。数字信号处理器1用于对完成频率细同步的接收信号进行快速傅里叶变换，数字信号处理器1的输出端与乘法器的输入端相连；数字信号处理器2用于对本地训练序列进行快速傅里叶变换和对角化处理，数字信号处理器2的输出端与乘法器的输入端相连；乘法器用于完成对输入信号的相乘，乘法器的输出端与数字信号处理器3的输入端相连；数字信号处理器3用于对输入信号完成快速逆傅里叶变换，数字信号处理器3的输出端与选择器的输入端相连；选择器通过对输入信号的优化处理，获得信号的归一化整数倍频偏，选择器的输出端与相位补偿器的输入端相连；相位补偿器用于对信号进行相位补偿，实现对信号整数倍频偏的补偿。

本发明装置中的细化时间处理模块中的相关器和判决器通过信号传输线相连。相关器用于对本地训练序列和完成整数倍频偏补偿的接收信号进行相关运算，相关器的输出端与判决器的输入端相连；判决器用于对输入信号进行判断选择，得到信号开始的精确位置。

利用上述同步装置，本发明实现高精度时频同步的方法的具体步骤如下：

(1)构造SC-FDM信号帧

1a)选择训练序列：通信系统利用Chu序列来构建SC-FDM帧的训练序列；

1b)生成训练序列：通信系统的信号处理器将Chu序列后半段一定长度的部分作为训练序列1的循环前缀附加到Chu序列前面，生成训练序列1；信号处理器将Chu序列前半段一定长度的部分作为训练序列2的循环前缀附加到Chu序列后面，生成训练序列2；

1c)构造信号帧：通信系统的信号产生器依次将训练序列1，训练序列2和L-2个数据符号排列，组成一个SC-FDM信号帧，L为信号帧中包含的符号个数；

(2)时间粗同步

2a)初始化：同步系统对两个计数符号、状态指示符号、标识符号分别赋予初值；

2b)获得信号相关值累加和：延迟器对信号进行不同长度延迟获得两个延迟信号序列，相关器对两个延迟信号序列进行相关运算，累加器对连续2C+1个相关值进行累加得到累加和，C为训练序列循环前缀的长度；

2c)获得两个单边同步点：判决器对同步系统中的计数符号、状态指示符号、标识符号、相关值累加和进行自适应判决，获得接收信号时间粗同步的两个单边同步点，将两个单边同步点的位置信息存储在寄存器中；

2d)确定时间粗同步位置：判决器在寄存器中提取出两个单边同步点的位置信息，在两个单边同步点的位置形成的信号窗口中按照起泡法找出最大的信号相关值，将最大的信号相关值的位置作为时间粗同步点，完成对信号的粗同步位置检测；

(3)频率细同步

3a)对时间粗同步点处的信号样值进行取相位操作，将获得的相位对2π取余，得到信号的小数倍频偏值；

3b)相位补偿器按照小数倍频偏值的大小，对接收信号乘以频偏补偿因子，完成对接收信号的小数倍频偏补偿；

(4)频率粗同步

4a)接收端信号处理器对完成频率细同步的接收信号进行快速傅里叶变换；

4b)接收端信号处理器对存储在接收端的本地训练序列进行快速傅里叶变换，并对其进行对角化处理；

4c)对角化处理的信号左乘步骤4a)中完成快速傅里叶变换的接收信号；

4d)接收端信号处理器信号进行快速逆傅里叶变换，得到一个信号序列；

4e)接收端从信号序列中获得接收信号的整数倍频偏；

4f)相位补偿器按照整数倍频偏值的大小，对接收信号乘以频偏补偿因子，完成对接收信号的整数倍频偏补偿；

(5)时间细同步

5a)进行相关运算：接收端信号处理器对存储在接收端寄存器中的本地训练序列和完成整数倍频偏补偿的接收信号进行相关运算；

5b)判决器对信号进行判断选择，得到信号的精确时间同步位置。

本发明与现有技术相比具有以下优点：

第一，由于本发明构造的SC-FDM信号帧适用于SC-FDMA传输技术，克服了现有OFDM传输技术存在的由于峰均比过高导致移动终端能量利用效率低的问题，使得本发明具有移动终端能量利用效率高的优点，适用于LTE标准中超高速移动通信的上行通信链路。

第二，由于本发明使用Chu序列作为信号帧的训练序列，在对接收信号进行时间粗同步位置检测的基础上，对信号进行频偏估计和补偿，克服了现有技术存在的频偏估计精度不够高、估计范围不够大的问题，使得本发明具有频偏估计精度高和估计范围大的优点。

附图说明

图1为本发明装置电原理的方框图。

图2为本发明装置中延迟相关选择器的电原理方框图。

图3为本发明装置中粗化频率补偿模块的电原理方框图。

图4为本发明的流程图。

图5为本发明方法步骤1中的信号帧结构示意图。

图6为本发明方法步骤2中的时间粗同步流程图。

具体实施方式

参照附图1，本发明的时频同步装置包括四个模块：延迟相关选择模块、细化频率补偿模块、粗化频率补偿模块、时间细化处理模块，各模块之间通过信号传输线相连。其中：延迟相关选择模块，用于校正接收信号大范围的时域偏差，实现对信号的时间粗同步处理；细化频率补偿模块，用于补偿接收信号的小数倍频偏，实现频率细同步；粗化频率补偿模块，用于补偿接收信号的整数倍频偏，实现频率粗同步；时间细处理偿模块，用于确定数据帧开始的精确时间，实现时间细同步。

参照附图2，本发明装置的延迟相关选择模块中的三个延迟器、相关器、累加器、判决器分别通过信号传输线相连。本发明实施例中的相关器采用TMS320F243芯片、判决器采用现场可编程门阵列Xilinx virtex 5芯片。延迟器1用于对接收信号进行N个计数单位时间的延迟，N为信号帧中每个符号的长度，延迟器1的输出端与相关器的输入端相连；相关器用于对接收信号和延迟器1的输出信号进行相关运算，相关器的输出端与累加器的输入端相连；累加器用于对相关器的输出信号序列进行累加，累加器的输出端与延迟器2和延迟器3的输入端相连；延迟器2和延迟器3分别对累加器输出信号进行10个计数单位时间和1个计数单位时间的延迟，延迟器2和延迟器3的输出端与判决器的输入端相连；判决器通过对判决符号的判断处理，获得接收信号大致的起始位置，实现对接收信号的时间粗同步处理。

参照附图3，本发明装置的粗化频率补偿模块中的三个数字信号处理器、乘法器、选择器、相位补偿器分别通过信号传输线相连。本发明实施例中的数字信号处理器采用TMS320C5402芯片、选择器采用现场可编程门阵列Xilinx virtex 5芯片、相位补偿器采用AD9959芯片。数字信号处理器1用于对完成频率细同步的接收信号进行快速傅里叶变换，数字信号处理器1的输出端与乘法器的输入端相连；数字信号处理器2用于对本地训练序列进行快速傅里叶变换和对角化处理，数字信号处理器2的输出端与乘法器的输入端相连；乘法器用于完成对输入信号的相乘，乘法器的输出端与数字信号处理器3的输入端相连；数字信号处理器3用于对输入信号完成快速逆傅里叶变换，数字信号处理器3的输出端与选择器的输入端相连；选择器通过对输入信号的优化处理，获得信号的归一化整数倍频偏，选择器的输出端与相位补偿器的输入端相连；相位补偿器用于对信号进行相位补偿，实现对信号整数倍频偏的补偿。

参照附图4，对本发明的实现方法做进一步的描述：

步骤1，构造SC-FDM信号帧

1a)选择训练序列。通信系统利用Chu序列来构建SC-FDM帧的训练序列，Chu序列具有很强的时域自相关性并且其时域序列和对应的频域序列均为恒幅，本发明中的Chu序列由通信系统中的信号产生器按照下列公式生成：

$S_n=e^{\frac{\mathrm{j\π}{\mathrm{Mn}}^2}{N}}(0\≤n\≤N-1)$

其中，S_n为生成的Chu序列，e为自然对数的底数，j为虚数单位，M为Chu序列生成因子，n为计数因子，N为信号帧中每个符号的长度；

1b)生成训练序列。通信系统的信号处理器将长度为N的Chu序列后半段长度为C(N＞C)的部分作为训练序列1的循环前缀附加到Chu序列前面，生成训练序列1；信号处理器将长度为N的Chu序列前半段长度为C的部分作为训练序列2的循环前缀附加到Chu序列后面，生成训练序列2；

1c)构造信号帧。参照附图5所示的信号帧结构示意图，本发明的信号帧由训练序列和数据符号组成，每个信号帧包含L个符号，其中，前两个符号为训练序列，后面L-2个长度为N的符号为数据信号。通信系统的信号产生器依次将训练序列1，训练序列2和L-2个数据符号排列，组成一个SC-FDM信号帧。

步骤(2)时间粗同步

参照附图6所示的时间粗同步流程图，本发明中时间粗同步的详细步骤如下：

2a)初始化。同步系统对两个计数符号β₁和β₂、状态指示符号state、标识符号Q分别进行赋初值，其中，β₁＝0，β₂＝0，state＝00，Q＝0；

2b)获得信号相关值累加和。延迟器对接收信号的样值起点r_n进行1，2，...N-1个计数单位时间的延迟得到延迟信号序列r_n-1，r_n-2，...，r_n-N+1，对接收信号的样值起点r_n进行N，N+1，...，2N-1个计数单位时间的延迟得到延迟信号序列r_n-N，r_n-N-1，...，r_n-2N+1，相关器对延迟信号序列r_n，r_n-1，...，r_n-N+1中的样点值和r_n-N，r_n-N-1，...，r_n-2N+1中的样点值对应相乘，将相乘获得的数据累加起来得到相关值p_n；累加器对连续2C+1个相关值p_n，p_n-1，p_n-2，...，p_n-2C进行累加运算，得到相关值的累加和q_n，p_n-1，p_n-2，...，p_n-2C在获得p_n的过程中得到，N为信号帧中每个符号的长度，C为训练序列循环前缀的长度，本发明实施例中N的取值为4096，C的取值为330；延迟器对q_n进行10个计数单位时间的延迟，获得延迟信号相关值的累加和q_n-10；

2c)获得两个单边同步点需要通过判决相关值、判决计数符号、判决标记符号、判决状态指示符号四个步骤完成，具体如下：

判决相关值。判决器对相关值的累加和q_n与延迟信号相关值的累加和q_n-10的大小进行比较，如果q_n≥q_n-10，计数符号β₁的值加1，计数符号β₂的值清零，执行下一步骤；如果q_n＜q_n-10，计数符号β₂的值加1，计数符号β₁的值清零，执行判决状态指示符号的步骤；

判决计数符号。判决器比较计数符号β₁与0.8N的大小，N为信号帧中每个符号的长度，如果计数符号β₁的值大于等于0.8N，使状态指示符号state＝01，执行下一步骤；如果计数符号β₁的值小于0.8N，判断state＝01是否成立，如果不成立，将n的值加1并返回执行步骤2b)；如果成立，执行下一步骤；

判决标记符号。判决器对标识符号Q与相关值的累加和q_n的大小进行比较，如果Q的值小于等于q_n，将n的值加1并返回执行步骤2b)；如果Q的值大于q_n，使Q＝q_n，记录此时信号样点的位置d₁，将位置信息存储在寄存器中，将n的值加1并返回执行步骤2b)；

判决状态指示符号。判决器判断状态指示符号state＝01是否成立，如果不成立，将n的值加1并返回执行步骤2b)；如果成立，判断计数符号β₂与0.8N的大小，N为信号帧中每个符号的长度，如果计数符号β₂的值小于0.8N，将n的值加1并返回执行步骤2b)；如果计数符号β₂的值大于等于0.8N，记录此时信号样点的位置d₂，将位置信息存储在寄存器中；

2d)确定时间粗同步位置。

判决器在寄存器中提取出d₁和d₂的位置信息，在由d₁和d₂的位置形成的信号窗口中按照起泡法找出最大的信号相关值，将最大的信号相关值的位置作为时间粗同步点d，完成对信号的粗同步位置检测。

采用起泡法依次对数据序列中相邻的两个数据大小进行比较，将小数放在前面，大数放在后面，可以将数据序列中的最大数据选择出来。即首先比较第一个和第二个数，将小数放在前面，大数放在后面，然后比较第二个数和第三个数，将小数放在前面，大数放在后面，如此继续，直至比较到最后两个数，将小数放在前面，大数放在后面。这样，整个数据序列中最大的数据被选择出来，排放在数列的最后。

步骤3，频率细同步

3a)计算小数倍频偏。对时间粗同步点处的信号样值进行取相位操作，将获得的相位对2π取余，得到信号的小数倍频偏值ε₂；

3b)小数倍频偏补偿。按照信号小数倍频偏值的大小，在时域对接收信号乘以完成对接收信号的小数倍频偏补偿，其中，ε₂为信号的小数倍频偏，N为信号帧中每个符号的长度。

步骤4，频率粗同步

4a)接收端信号处理器对完成频率细同步的接收信号进行快速傅里叶变换；

4b)接收端信号处理器对存储在接收端的本地训练序列进行快速傅里叶变换，并对其进行对角化处理；

4c)完成对角化处理的信号左乘步骤4a)中完成快速傅里叶变换的接收信号；

4d)接收端信号处理器对信号进行快速逆傅里叶变换；

4e)获得整数倍频偏。接收信号的归一化基准频率为Fs/N，Fs为信号带宽，N为信号帧中每个符号的长度，本发明实施例中Fs的取值为380MHz，N的取值为4096，整数倍频偏的频率偏移量为Fs/N的整数倍，接收端按照下列公式从步骤4d)得到的信号序列中得到接收信号的整数倍频偏：

其中，ε₁为信号的整数倍频偏值，是一个整数，表示此处的频偏量为归一化基准频率Fs/N的ε₁倍，argmax(·)表示根据自变量的变化取最大值，k为计数因子，∑(·)表示求累加和，为步骤4d)中得到的经过快速逆傅里叶变换的信号序列；

4f)整数倍频偏补偿。按照步骤4d)中得到的整数倍频偏值的大小，在时域对接收信号乘以完成对接收信号的整数倍频偏补偿，其中ε₁为信号的整数倍频偏，N为信号帧中每个符号的长度。

步骤5，时间细同步

5a)相关运算。接收端信号处理器按照下列公式对存储在接收端寄存器中的本地训练序列和完成整数倍频偏补偿的接收信号进行相关处理，获得接收信号时间细同步位置序列，

${\mathrm{\ψ}}_n=\underset{k=1}{\overset{C}{\mathrm{\Σ}}}{s}_k^{*}{\tilde{r}}_{n+k}/\sqrt{\underset{k=1}{\overset{C}{\mathrm{\Σ}}}{\left|s_k\right|}^2\underset{k=1}{\overset{C}{\mathrm{\Σ}}}{\left|{\tilde{r}}_{n+k}\right|}^2}$

其中，ψ_n为接收信号时间细同步位置序列，k为计数因子(k＝1，2，...，C)，C为信号帧中训练序列循环前缀的长度，∑(·)表示求累加和，为长度为C的Chu序列中的第k个样点值的共轭，表示完成整数倍频偏的接收信号的第n+k个样点值，|·|²表示求模值的平方；

5b)获得时间细同步位置。判决器在的信号窗口范围内按照下列公式对信号进行判断选择，得到信号开始的精确位置，

$d=\arg \underset{\tilde{d}-C/2\≤n\≤\tilde{d}+C/2}{\max }\left\{{\mathrm{\ψ}}_n\right\}$

其中，d为接收信号的精确同步位置，argmax(·)表示根据自变量的变化取最大值，为步骤2h中获得的接收信号的粗同步位置，C为信号帧中训练序列循环前缀的长度，ψ_n为接收信号时间细同步位置序列。

Claims (3)

1.一种SC-FDM系统时频同步方法，包括如下步骤：

(1)构造SC-FDM信号帧

1a)选择训练序列：通信系统利用Chu序列来构建SC-FDM帧的训练序列；

1b)生成训练序列：通信系统的信号处理器将Chu序列后半段一定长度的部分作为训练序列1的循环前缀附加到Chu序列前面，生成训练序列1；信号处理器将Chu序列前半段一定长度的部分作为训练序列2的循环前缀附加到Chu序列后面，生成训练序列2；

1c)构造信号帧：通信系统的信号产生器依次将训练序列1，训练序列2和L-2个数据符号排列，组成一个SC-FDM信号帧，L为信号帧中包含的符号个数；

(2)时间粗同步

2a)初始化：同步系统对两个计数符号β₁和β₂、状态指示符号state、标识符号Q分别赋予初值；

2b)获得信号相关值累加和：延迟器对信号进行不同长度延迟获得两个延迟信号序列，相关器对两个延迟信号序列进行相关运算，累加器对连续2C+1个相关值进行累加得到累加和，C为训练序列循环前缀的长度；

2c)获得两个单边同步点：判决器对同步系统中的计数符号、状态指示符号、标识符号、相关值累加和进行自适应判决，获得接收信号时间粗同步的两个单边同步点，将两个单边同步点的位置信息存储在寄存器中；

2d)确定时间粗同步位置：判决器在寄存器中提取出两个单边同步点的位置信息，在两个单边同步点的位置形成的信号窗口中按照起泡法找出最大的信号相关值，将最大的信号相关值的位置作为时间粗同步点，完成对信号的粗同步位置检测；

(3)频率细同步

3a)对时间粗同步点处的信号样值进行取相位操作，将获得的相位对2π取余，得到信号的小数倍频偏值；

3b)相位补偿器按照小数倍频偏值的大小，对接收信号乘以频偏补偿因子，完成对接收信号的小数倍频偏补偿；

(4)频率粗同步

4a)接收端信号处理器对完成频率细同步的接收信号进行快速傅里叶变换；

4b)接收端信号处理器对存储在接收端的本地训练序列进行快速傅里叶变换，并对其进行对角化处理；

4c)对角化处理的信号左乘步骤4a中完成快速傅里叶变换的接收信号；

4d)接收端信号处理器信号进行快速逆傅里叶变换，得到一个信号序列；

4e)接收端从信号序列中获得接收信号的整数倍频偏；

4f)相位补偿器按照整数倍频偏值的大小，对接收信号乘以频偏补偿因子，完成对接收信号的整数倍频偏补偿；

(5)时间细同步

5a)进行相关运算：接收端信号处理器对存储在接收端寄存器中的本地训练序列和完成整数倍频偏补偿的接收信号进行相关运算；

5b)判决器对信号进行判断选择，得到信号的精确时间同步位置。

2.根据权利要求1所述的SC-FDM系统时频同步方法，其特征在于，所述步骤2c中获得两个单边同步点的方式具体如下：

第一步，判决相关值：延迟器对接收信号的样值起点r_n进行1，2，...N-1个计数单位时间的延迟得到延迟信号序列r_n-1，r_n-2，…，r_n-N+1，对接收信号的样值起点r_n进行N，N+1，...，2N-1个计数单位时间的延迟得到延迟信号序列r_n-n，r_n-n-1，…，r_n-2N+1，相关器对延迟信号序列r_n，r_n-1，...，r_n-N+1中的样点值和r_n-n，r_n-N-1，…，r_n-2N+1中的样点值对应相乘，将相乘获得的数据累加起来得到相关值p_n；累加器对连续2C+1个相关值p_n，p_n-1，p_n-2，...，p_n-2C进行累加运算，得到相关值的累加和q_n，其中，相关值p_n-1，p_n-2，...，p_n-2C在获得p_n的过程中得到，N为信号帧中每个符号的长度，C为训练序列循环前缀的长度；延迟器对q_n进行10个计数单位时间的延迟，获得延迟信号相关值的累加和q_n-10；判决器对相关值的累加和q_n与延迟信号相关值的累加和q_n-10的大小进行比较，如果q_n≥q_n-10，计数符号β₁的值加1，计数符号β₂的值清零，执行下一步骤；如果q_n＜q_n-10，计数符号β₂的值加1，计数符号β₁的值清零，执行第四步；

第二步，判决计数符号：判决器比较计数符号β₁与0.8N的大小，N为信号帧中每个符号的长度，如果计数符号β₁的值大于等于0.8N，使状态指示符号state＝01，执行下一步骤；如果计数符号β₁的值小于0.8N，判断state＝01是否成立，如果不成立，将n的值加1并返回执行步骤2b，n为接收信号的样值编号；如果成立，执行下一步骤；

第三步，判决标记符号：判决器对标识符号Q与相关值的累加和q_n的大小进行比较，如果Q的值小于等于q_n，将n的值加1并返回执行步骤2b；如果Q的值大于q_n，使Q＝q_n，记录此时信号样点的位置d₁，将位置信息存储在寄存器中，将n的值加1并返回执行步骤2b；

第四步，判决状态指示符号：判决器判断状态指示符号state＝01是否成立，如果不成立，将n的值加1并返回执行步骤2b；如果成立，判断计数符号β₂与0.8N的大小，N为信号帧中每个符号的长度，如果计数符号β₂的值小于0.8N，将n的值加1并返回执行步骤2b；如果计数符号β₂的值大于等于0.8N，记录此时信号样点的位置d₂，将位置信息存储在寄存器中。

3.根据权利要求1所述的SC-FDM系统时频同步方法，其特征在于，所述步骤5a的相关运算，按照下列公式进行：

${\mathrm{\ψ}}_n=\underset{k=1}{\overset{C}{\mathrm{\Σ}}}{S}_k^{*}{\tilde{r}}_{n+k}/\sqrt{\underset{k=1}{\overset{C}{\mathrm{\Σ}}}{{|S}_k|}^2\underset{k=1}{\overset{C}{\mathrm{\Σ}}}{{\widetilde{|r}}_{n+k}|}^2}$

其中，Ψ_n为接收信号时间细同步位置序列，k为计数因子，k＝1，2，...，C；C为信号帧中训练序列循环前缀的长度，∑(·)表示求累加和，s_k为长度为C的Chu序列中的第k个样点值，为长度为C的Chu序列中的第k个样点值的共轭，表示完成整数倍频偏的接收信号的第n+k个样点值，|·|²表示求模值的平方。