CN101383913A - 显示叠加控制系统及其控制方法 - Google Patents
显示叠加控制系统及其控制方法 Download PDFInfo
- Publication number
- CN101383913A CN101383913A CNA2008101980745A CN200810198074A CN101383913A CN 101383913 A CN101383913 A CN 101383913A CN A2008101980745 A CNA2008101980745 A CN A2008101980745A CN 200810198074 A CN200810198074 A CN 200810198074A CN 101383913 A CN101383913 A CN 101383913A
- Authority
- CN
- China
- Prior art keywords
- control circuit
- signal output
- frame synchronization
- output device
- shows signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本发明公开了一种显示叠加控制系统及其控制方法，该系统包括有叠加控制电路、帧同步控制电路、显示器及至少两个显示信号输出装置，各显示信号输出装置的显示输出端均与叠加控制电路电气连接，帧同步控制电路与各显示信号输出装置的控制信号输入端、叠加控制电路电气连接，叠加控制电路与显示器电气连接；帧同步控制电路根据各显示信号输出装置的帧同步信号进行动态调整，使各显示信号输出装置的帧同步信号保持动态的同步，叠加控制电路将各显示信号输出装置的视频信号叠加后输出，本发明结构简单，方便地实现了视频信号的叠加输出。
Description
技术领域
本发明涉及一种显示叠加控制系统及其控制方法。
背景技术
拼接显示处理系统作为一种新型的显示设备，获得越来越广泛的应用，其性能要求越来越高，特别是显示速度的要求，比如500万像素以上的3D图像刷新率为60Hz；拼接显示墙除了要显示计算机桌面或大型应用外，还要显示来自监控摄像头、DVD播放器、电脑的显示输出信号、网络显示数据和IP视频数据等。
信号的叠加处理是拼接显示处理系统必须要做的事情，发明专利ZL200510037591.0多层实时图像叠加控制电路公开了一种多层实时图像叠加控制电路，其包括核心控制模块、输出模块和多个输入模块，该核心控制模块、输出模块和多个输入模块通过信号总线及背板相连接，该核心控制模块产生整个控制器所需要的像素时钟及同步信号，这些信号传递给连接在信号总线上的所有信号处理模块，使所有进入信号总线的图像信号同步。每个显示单元能够实现多达11层图像的叠加。假如有16个单元组成的拼接显示系统，每个单元都要接入1桌面RGB信号、10个视频信号或RGB信号，累计就有176条视频信号或RGB信号传输线及至少有176个接插口及其接口电路。而且绝大部分信号需要通过视频交换矩阵或RGB交换矩阵，这样又要增加160条视频信号或RGB信号传输线及160个接插口及其接口电路。该控制器还要对各个输入信号进行存储，缩放处理，并按照以上产生的统一同步时钟进行输出与叠加总线实现叠加，需要大量的硬件资源来完成。这样的系统成本高、生产调试复杂，安装、维护都不方便。
对于超高分辨率显示信号的叠加更是复杂的问题，比如同一台微型计算机(PC)安装了2块GPU显卡，每块显卡有2个显示输出，这些显示输出一般使用时不需要同步。但是，在以下的场合中，帧同步就需要解决的问题：一块显卡要求产生场景的背景画面，另外一块显卡要显示活动的物体、动物或具有动作的人，输出时就必须叠加，就需要帧同步。
发明内容
本发明的目的在于提供一种显示叠加控制系统及其控制方法。
本发明是通过以下技术方案来实现的：
一种显示叠加控制系统，该系统包括有叠加控制电路、帧同步控制电路、显示器及至少两个显示信号输出装置，各显示信号输出装置的显示输出端均与叠加控制电路电气连接，帧同步控制电路与各显示信号输出装置的控制信号输入端、叠加控制电路电气连接，叠加控制电路与显示器电气连接；在所述叠加控制电路内设有信号分离电路，所述帧同步控制电路与该信号分离电路电气连接。
所述帧同步控制电路可以设于所述叠加控制电路内或设于所述叠加控制电路外，信号分离电路将显示信号输出装置所输出的视频信号及帧同步信号进行分离，并将帧同步信号输出到帧同步控制电路。
本发明所述显示叠加控制系统所采用的显示叠加控制方法至少包括如下步骤：
(a)、至少两个显示信号输出装置分别向叠加控制电路传输含有帧同步信号的显示信号，叠加控制电路将其中的帧同步信号传输至帧同步控制电路，或者叠加控制电路将显示信号输送至信号分离电路，由信号分离电路将显示信号中的帧同步信号分离并将该帧同步信号传输至帧同步控制电路；
例如，对于模拟RGB信号，叠加控制电路可以直接将其中的帧同步信号传输至帧同步控制电路；对于以DVI接口方式传送的数字RGB信号，叠加控制电路需要将该数字RGB信号输送至信号分离电路，由信号分离电路将数字RGB信号中的帧同步信号分离并将该帧同步信号传输至帧同步控制电路。
(b)、帧同步控制电路选择或指定一个显示信号输出装置的帧同步信号作为基准帧同步信号，对该基准帧同步信号和其他各显示信号输出装置的帧同步信号的到达时间进行测量，得到各显示信号输出装置的帧同步信号到达时间与基准帧同步信号到达时间之间的偏差，并对偏差超出设定范围的显示信号输出装置发出调整控制指令；
(c)、相应的显示信号输出装置收到帧同步控制电路的调整控制指令后，对其显示参数进行调整，以使各显示信号输出装置的帧同步信号到达时间基本一致。
在前述(c)步骤中，当相应的显示信号输出装置的帧同步信号到达的时间慢于或快于基准的帧同步信号到达时间超过设定范围时，减少(加快)或增加(减慢)相应显示信号输出装置的场回程扫描参数，当相应的显示信号输出装置的帧同步到达时间与基准的帧同步到达时间相差在设定范围内时，再将相应显示信号输出装置的场回程扫描参数调回至初始值。
在前述(a)步骤之前，还有一个步骤：(a0)、帧同步控制电路通知各显示信号输出装置在同一时间初始化，以使各显示信号输出装置的初始分辨率、初始刷新率、初始行回程时间、初始场回程时间一致。(a0)步骤至少包括以下步骤：(a01)、帧同步控制电路向各显示信号输出装置发出初始化预通知，各显示信号输出装置接到预通知后，将影响实时接收的任务或硬件暂停；(a02)、帧同步控制电路向各显示信号输出装置正式发出初始化通知，各显示信号输出装置收到通知后，对其分辨率、刷新率、行回程时间、场回程时间进行初始化；(a03)、将前述(a01)步骤中暂停的任务或硬件重新启动。
本发明所述显示信号输出装置可以是电脑(在该电脑中装设有显卡)，也可以是其它可输出视频信号的装置；前述b步骤中，帧同步控制电路计算各显示信号输出装置之间的偏差，当该出现偏差时并不是立即控制其调整，而是当偏差值达到设定数值时才控制其调整，帧同步控制电路根据各显示信号输出装置的帧同步信号进行动态的调整，以使各显示信号输出装置的帧同步信号保持动态同步的状态。
附图说明
图1是本发明实施例一中，所述显示叠加控制系统的原理框图；
图2是实施例一中，帧同步信号示意图；
图3是本发明实施例二中，所述显示叠加控制系统的原理框图；
附图标记说明：
1、显示信号输出装置，2、叠加控制电路，3、帧同步控制电路，4、显示器，5、信号分离电路。
具体实施方式
实施例一
如图1、图2所示，一种显示叠加控制系统，该系统包括有叠加控制电路2、帧同步控制电路3、显示器4(本实施例中，显示器4为一个)及至少两个显示信号输出装置1，各显示信号输出装置1的显示输出端均与叠加控制电路2电气连接，帧同步控制电路3设于叠加控制电路2内并与各显示信号输出装置1的控制信号输入端、叠加控制电路2电气连接，叠加控制电路2与显示器4电气连接。
本实施例的显示叠加控制方法包括如下步骤：
(a01)、帧同步控制电路3向各显示信号输出装置1发出初始化预通知，各显示信号输出装置1接到预通知后，将影响实时接收的任务或硬件暂停；(a02)、帧同步控制电路3向各显示信号输出装置1正式发出初始化通知，各显示信号输出装置1收到通知后，对其初始分辨率、初始刷新率、初始行回程时间、初始场回程时间进行初始化；(a03)、将前述(a01)步骤中暂停的任务或硬件重新启动；
(a)、各显示信号输出装置1分别向叠加控制电路2传输含有帧同步信号的显示信号，然后叠加控制电路2将其中的帧同步信号传输至帧同步控制电路3；
例如，对于模拟RGB信号，叠加控制电路2可以直接将其中的帧同步信号传输至帧同步控制电路3；
(b)、帧同步控制电路3选择或指定一个显示信号输出装置1的帧同步信号作为基准帧同步信号，对该基准帧同步信号和其他各显示信号输出装置1的帧同步信号的到达时间进行测量，得到各显示信号输出装置1的帧同步信号到达时间与基准帧同步信号到达时间之间的偏差，并对偏差超出设定范围的显示信号输出装置1发出调整控制指令；
(c)、相应的显示信号输出装置1收到帧同步控制电路3的调整控制指令后，对其显示参数进行调整，以使各显示信号输出装置1的帧同步信号到达时间基本一致；即对其场回程扫描次数作如下调整：当相应的显示信号输出装置1的帧同步信号到达的时间慢于或快于基准帧同步信号到达时间超过设定范围时，减少或增加相应显示信号输出装置1的场回程扫描参数，当相应的显示信号输出装置1的帧同步信号到达时间与基准帧同步信号到达时间相差在设定范围内时，再将相应显示信号输出装置1的场回程扫描参数调回至初始值，当各显示信号输出装置1的帧同步信号到达同步的时候，叠加控制电路2将各显示信号输出装置1所输出的视频进行叠加输出。
针对上述显示叠加控制方法，现举例如下：
本实施例中，显示信号输出装置1为3台PC处理器(分别为PC101、PC102、PCI03)，每台PC处理器输出一个显示通道，其中PC101输出基准帧同步信号，PC102和PC103需要与PC101进行帧同步。
3台PC处理器的显示输出都是2048X1536X60Hz，帧频率为60Hz(帧扫描周期Tv为16.667ms)，显示扫描线数为1536线，帧回程扫描线数164线，即显示一帧需要扫描1700线。线扫描周期Th为16.667/1700＝9.8us(微秒)，行扫描线频率为1000000/9.8＝102.04KHz。为此，我们设计检测时钟Tc为1微秒，以上帧频率和扫描线频率等参数可以通过叠加控制电路2自动检测。
叠加控制电路2的叠加显示输出采用与PC101输出的显示信号延时2线(包括帧同步、行同步和像素数据)。
开始时，叠加控制电路2的同步控制电路不断检测3个显示信号输入端的情况，当检测到3个显示信号输入端都有符合规格的显示信号输入时，就开始检测3个帧同步信号。首先检测PC101的基准帧同步信号，记录帧同步的到达时间T101，然后，检测PC102和PC103的帧同步到达时间分别为T102和T103，实际上，3台PC处理器的帧同步到达时间可以同时检测，不需要分先后检测。当收到3个帧同步的到达时间后，就进行比较：
当|T102-T101|小于Th/2时，不需要对PC102的帧同步进行调整；
当|T103-T101|小于Th/2时，不需要对PC103的帧同步进行调整；
当T102-T101大于等于Th/2，小于100*Th时，说明PC102的帧同步来得太慢，需要对PC102的帧同步进行加快调整。计算(T102-T101)/Th得N，其中N为正整数，其小数点后面的数字进行四舍五入，然后通过RS232发送加快N线扫描一帧周期的命令给PC102，PC102收到该命令后修改自身的显示参数，即把帧回程扫描线数改为164-N，当该参数执行过一次后就把它再改成原来的值164。
当T103-T101大于等于Th/2，小于100*Th时，说明PC103的帧同步来得太慢，需要对PC102的帧同步进行加快调整，调整的方法同上。
当T102-T101小于-Th/2，大于-100*Th时，说明PC102的帧同步来得太快，需要对PC102的帧同步进行加快调整。计算(T101-T102)/Th得N(N为正整数，把小数点后面的数字进行四舍五入)，然后通过RS232发送减慢N线扫描一帧周期的命令给PC102，PC102收到该命令后修改自身的显示参数，即把帧回程扫描线数改为164+N，当该参数执行过一次后就把它再改成原来的值164。
当T103-T101小于-Th/2，大于-100*Th时，说明PC103的帧同步来得太快，需要对PC102的帧同步进行加快调整，调整的方法同上。
当T102-T101|和|T103-T101|之一的值大于100*Th时，说明帧同步差距太大，通过RS232同时发送通知PC101、PC102和PC103的显示输出在同一时间初始化，初始化的分辨率、刷新率、行回程时间和场回程时间等显示参数都要一样；所述同时发送是指绝对同时发送，实现的方法是把RS232三个的输出并联接在一起，或在帧同步控制电路3内部并联接在一起，然后接到3个输出。
帧调整完成后，系统还要不断检测比较偏差情况，如果达到调整范围时就要进行再调整，一直维系3个PC处理器所输出的帧大致同步。
实施例二
如图3所示，本实施例与实施例一的不同之处在于，在叠加控制电路2内设有信号分离电路5，帧同步控制电路3设于叠加控制电路2外并与该信号分离电路5电气连接；
各显示信号输出装置1分别向叠加控制电路2传输含有帧同步信号的显示信号，叠加控制电路2将显示信号输送至信号分离电路5，由信号分离电路5将显示信号中的帧同步信号分离并将该帧同步信号传输至帧同步控制电路3；例如，对于以DVI接口方式传送的数字RGB信号，叠加控制电路2需要将该数字RGB信号输送至信号分离电路5，由信号分离电路5将数字RGB信号中的帧同步信号分离并将该帧同步信号传输至帧同步控制电路3。
本实施例其他部分与实施例一类似，此处不再赘述。
Claims (8)
1、一种显示叠加控制系统，其特征在于，该系统包括有叠加控制电路、帧同步控制电路、显示器及至少两个显示信号输出装置，各显示信号输出装置的显示输出端均与叠加控制电路电气连接，帧同步控制电路与各显示信号输出装置的控制信号输入端、叠加控制电路电气连接，叠加控制电路与显示器电气连接。
2、如权利要求1所述显示叠加控制系统，其特征在于，在所述叠加控制电路内设有信号分离电路，所述帧同步控制电路与该信号分离电路电气连接。
3、如权利要求1所述显示叠加控制系统，其特征在于，所述帧同步控制电路设于所述叠加控制电路内或设于所述叠加控制电路外。
4、如权利要求1所述显示叠加控制系统，其特征在于，所述显示器为一个或多个。
5、一种显示叠加控制方法，其特征在于，该方法至少包括如下步骤：
(a)、至少两个显示信号输出装置分别向叠加控制电路传输含有帧同步信号的显示信号，叠加控制电路将其中的帧同步信号传输至帧同步控制电路，或者叠加控制电路将显示信号输送至信号分离电路，由信号分离电路将显示信号中的帧同步信号分离并将该帧同步信号传输至帧同步控制电路；
(b)、帧同步控制电路选择或指定一个显示信号输出装置的帧同步信号作为基准帧同步信号，对该基准帧同步信号和其他各显示信号输出装置的帧同步信号的到达时间进行测量，得到各显示信号输出装置的帧同步信号到达时间与基准帧同步信号到达时间之间的偏差，并对偏差超出设定范围的显示信号输出装置发出调整控制指令；
(c)、相应的显示信号输出装置收到帧同步控制电路的调整控制指令后，对其显示参数进行调整，以使各显示信号输出装置的帧同步信号到达时间基本一致。
6、如权利要求5所述显示叠加控制方法，其特征在于，在前述(c)步骤中，当相应的显示信号输出装置的帧同步到达的时间慢于或快于基准的帧同步到达时间超过设定范围时，减少或增加相应显示信号输出装置的场回程扫描参数，当相应的显示信号输出装置的帧同步到达时间与基准的帧同步到达时间相差在设定范围内时，再将相应显示信号输出装置的场回程扫描参数调回至初始值。
7、如权利要求5至6中任一项所述显示叠加控制方法，其特征在于，在前述(a)步骤之前，还有一个步骤：
(a0)、帧同步控制电路通知各显示信号输出装置在同一时间初始化，以使各显示信号输出装置的初始分辨率、初始刷新率、初始行回程时间、初始场回程时间一致。
8、如权利要求7所述显示叠加控制方法，其特征在于，前述(a0)步骤至少包括以下步骤：
(a01)、帧同步控制电路向各显示信号输出装置发出初始化预通知，各显示信号输出装置接到预通知后，将影响实时接收的任务或硬件暂停；
(a02)、帧同步控制电路向各显示信号输出装置正式发出初始化通知，各显示信号输出装置收到通知后，对其分辨率、刷新率、行回程时间、场回程时间进行初始化；
(a03)、将前述(a01)步骤中暂停的任务或硬件重新启动。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101980745A CN101383913B (zh) | 2008-08-28 | 2008-08-28 | 显示叠加控制系统及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101980745A CN101383913B (zh) | 2008-08-28 | 2008-08-28 | 显示叠加控制系统及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101383913A true CN101383913A (zh) | 2009-03-11 |
| CN101383913B CN101383913B (zh) | 2010-07-21 |
Family
ID=40463511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101980745A Expired - Fee Related CN101383913B (zh) | 2008-08-28 | 2008-08-28 | 显示叠加控制系统及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101383913B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101815177A (zh) * | 2010-03-11 | 2010-08-25 | 广东威创视讯科技股份有限公司 | 同步显示装置、同步显示方法及叠加拼接显示系统 |
| CN103236241A (zh) * | 2013-04-18 | 2013-08-07 | 京东方科技集团股份有限公司 | 一种显示面板驱动方法、驱动装置及显示器件 |
| CN103268209A (zh) * | 2013-04-11 | 2013-08-28 | 威盛电子股份有限公司 | 电视墙 |
| CN106791488A (zh) * | 2016-12-28 | 2017-05-31 | 浙江宇视科技有限公司 | 一种同步拼接显示方法及装置 |
| CN111193953A (zh) * | 2020-01-14 | 2020-05-22 | 井冈山电器有限公司 | 一种多个拼接显示屏视频同步的显示系统及其方法 |
| CN111806296A (zh) * | 2020-06-15 | 2020-10-23 | 汉腾汽车有限公司 | 一种电动汽车充电剩余时间估算方法 |
-
2008
- 2008-08-28 CN CN2008101980745A patent/CN101383913B/zh not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101815177A (zh) * | 2010-03-11 | 2010-08-25 | 广东威创视讯科技股份有限公司 | 同步显示装置、同步显示方法及叠加拼接显示系统 |
| CN101815177B (zh) * | 2010-03-11 | 2011-09-21 | 广东威创视讯科技股份有限公司 | 同步显示装置、同步显示方法及叠加拼接显示系统 |
| CN103268209A (zh) * | 2013-04-11 | 2013-08-28 | 威盛电子股份有限公司 | 电视墙 |
| CN103236241A (zh) * | 2013-04-18 | 2013-08-07 | 京东方科技集团股份有限公司 | 一种显示面板驱动方法、驱动装置及显示器件 |
| CN103236241B (zh) * | 2013-04-18 | 2015-05-27 | 京东方科技集团股份有限公司 | 一种显示面板驱动方法、驱动装置及显示器件 |
| US9607542B2 (en) | 2013-04-18 | 2017-03-28 | Beijing Boe Multimedia Technology Co., Ltd. | Display panel driving method, driving device and display device |
| CN106791488A (zh) * | 2016-12-28 | 2017-05-31 | 浙江宇视科技有限公司 | 一种同步拼接显示方法及装置 |
| CN111193953A (zh) * | 2020-01-14 | 2020-05-22 | 井冈山电器有限公司 | 一种多个拼接显示屏视频同步的显示系统及其方法 |
| CN111806296A (zh) * | 2020-06-15 | 2020-10-23 | 汉腾汽车有限公司 | 一种电动汽车充电剩余时间估算方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101383913B (zh) | 2010-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112995735B (zh) | 分布式视频显示系统、控制装置及控制方法 | |
| US11404022B2 (en) | Video frame rate compensation through adjustment of vertical blanking | |
| US10049642B2 (en) | Sending frames using adjustable vertical blanking intervals | |
| CN101383913B (zh) | 显示叠加控制系统及其控制方法 | |
| EP2622454B1 (en) | Image synchronization for multiple displays | |
| US10937375B2 (en) | Liquid crystal display panel and liquid crystal display device having the liquid crystal display panel | |
| CN101815177B (zh) | 同步显示装置、同步显示方法及叠加拼接显示系统 | |
| CN105872419B (zh) | 一种显示方法、装置及液晶电视 | |
| US20110157198A1 (en) | Techniques for aligning frame data | |
| CN204707190U (zh) | 4k2k图像点对点同步处理装置 | |
| JPH1152940A (ja) | マルチディスプレイ立体コンピュータグラフィックスシステムにおける左右チャンネル表示と垂直リフレッシュの同期 | |
| CN204681493U (zh) | 一种4k多屏拼接处理器 | |
| CN112074896A (zh) | 视频帧同步系统、视频处理设备和视频帧同步方法 | |
| WO2016165158A1 (zh) | 一种显示面板的驱动方法和驱动系统 | |
| CN204272298U (zh) | 多路扩展式多屏幕拼接器 | |
| CN109545122B (zh) | Vr显示的补偿方法及补偿装置、显示系统 | |
| CN114173054A (zh) | 多帧频拼接视频源显示控制方法及其系统和led显示系统 | |
| JP6143477B2 (ja) | 映像処理システム、映像処理装置、およびそれらの制御方法 | |
| CN111629119B (zh) | 一种mipi数据处理方法、装置、存储介质及显示终端 | |
| CN114520856A (zh) | 视频时序信号生成方法、可编程逻辑器件及视频控制设备 | |
| CN116580680B (zh) | 显示面板的驱动方法、亮度补偿装置及显示装置 | |
| EP4276813A1 (en) | Display device and display control method | |
| JP2018019284A (ja) | 映像受信装置 | |
| CN111770382A (zh) | 使用单一视频处理路径处理多视频的视频处理电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 510670 Guangdong Province, Guangzhou high tech Industrial Development Zone Kezhu Road No. 233 Patentee after: VTRON GROUP Co.,Ltd. Address before: 510663 Guangzhou province high tech Industrial Development Zone, Guangdong, Cai road, No. 6, No. Patentee before: VTRON TECHNOLOGIES Ltd. |
|
| CP03 | Change of name, title or address | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201202 Address after: 214516 south side of North Second Ring Road, Chengbei Park, Jingjiang Economic Development Zone, Taizhou City, Jiangsu Province Patentee after: JINGJIANG CHANGYUAN HYDRAULIC MACHINERY Co.,Ltd. Address before: Unit 2414-2416, main building, no.371, Wushan Road, Tianhe District, Guangzhou City, Guangdong Province Patentee before: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd. Effective date of registration: 20201202 Address after: Unit 2414-2416, main building, no.371, Wushan Road, Tianhe District, Guangzhou City, Guangdong Province Patentee after: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd. Address before: 510670 Guangdong Province, Guangzhou high tech Industrial Development Zone Kezhu Road No. 233 Patentee before: VTRON GROUP Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100721 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |