CN101383328B

CN101383328B - 复合型半导体硅器件钝化膜及钝化生成工艺

Info

Publication number: CN101383328B
Application number: CN 200710076873
Authority: CN
Inventors: 张中华
Original assignee: SHENZHEN SI SEMICONDUCTOR CO Ltd
Current assignee: Shenzhen Si Semiconductors Co., Ltd.
Priority date: 2007-09-04
Filing date: 2007-09-04
Publication date: 2010-07-14
Anticipated expiration: 2027-09-04
Also published as: CN101383328A

Abstract

一种复合型半导体硅器件钝化膜及钝化生成工艺，它属于半导体生产技术领域，所述的复合型半导体硅器件钝化膜包括用光刻技术保留在硅基底节上的上、下两层的两种膜，上层膜为富氮型SiOxNy膜，下层膜为富氧型SiOxNy膜，其生成工艺为：在带有节的硅基底上用低压化学气相淀积方式生成应力与硅相近且致密的下层富氧SiOxNy膜层，再在同一淀积炉中高温度到740-800摄氏度左右，在280-340毫乇的环境下，通入N₂O、SiH₄及NH₃再生长一层与下层富氧型SiOxNy膜层应力接近的富氮型SiOxNy膜层；待上述复合膜最终形成以后通过光刻工艺保留硅基底节上的SiOxNy复合膜。本发明实现了钝化膜的抗热震、耐腐蚀、抗蠕变、抗氧化、低膨胀、优良的光电性能等优势。

Description

复合型半导体硅器件钝化膜及钝化生成工艺

技术领域

本发明涉及复合型半导体硅器件钝化膜及钝化生成工艺，它属于半导体生产技术领域，特别是半导体硅器件节上的钝化膜以及膜的生成工艺。

背景技术

在半导体硅器件中，通过掺杂及扩散形成不同掺杂元素及不同掺杂浓度的区域。两个这样不同的区域即形成一个PN节或异质节。半导体硅器正是由PN节或异质节不同的组合构成。由于半导体对杂质的高度敏感性，微量的外界杂质污染或界面处的缺陷都会造成器件电参数的不稳定或失效。因此，对于一个半导体器件而言，钝化及隔离技术直接决定着它的可靠性和寿命，而钝化隔离技术的核心就是阻挡杂质渗入以及减少界面缺陷并维持一个稳定的界面状态。

目前，公知的半导体硅器件领域隔离钝化技术主要有SOG、SiO₂、SIPOS、PSG等技术。以上钝化膜层的主体均是单层的氧化硅结构，区别在其含氧量的多少以及是否存在其它掺杂。理论上讲，SiO₂由于具有与硅晶体相近的应力而能够保证节界面处的稳定，故被认为是理想的钝化材料。但另一方面，SiO₂较差的防粒子穿通能力、对辐射敏感、以及纯净的SiO₂膜极难于生成限制了该膜的应用。其它的膜由于大多需要用淀积、旋涂等方式生成，成膜疏松并且应力与硅相差较大，这就使得其阻挡杂质扩散能力差，并且在退火后在界面处缺陷密度高，从而使节界面处带电粒子及陷进电荷多，导致钝化后器件特性曲线出现软击穿、漏电大等现象，并影响到后期使用中可靠性的问题。

发明内容

本发明的目的在于提供一种抗热震、耐腐蚀、抗蠕变、抗氧化、高致密度、低密度、低膨胀且具有良好的光电性能的复合型半导体硅器件钝化膜及钝化生成工艺。

本发明的目的是这样实现的：

一种复合型半导体硅器件钝化膜的钝化生成工艺，该钝化膜具有上层富氮型SiO_xN_y和下层富氧型SiO_xN_y膜，所述上层富氮型SiO_xN_y和下层富氧型SiO_xN_y膜是利用低压化学气相淀积的方式生成的膜，所述的富氧型SiO_xN_y膜是利用N₂O和SiH₄在280-340毫乇、620-670摄氏度的条件下生成；所述的富氮型SiO_xN_y膜是用N₂O、SiH₄和NH₃在约280-340毫乇、740-800摄氏度的条件下生成，其工艺步骤为：

A：在带有节的硅基底上利用低压化学气相淀积的方式生成一种应力与硅相近并且致密的下层富氧型SiO_xN_y膜层，其工艺条件为：在280-340毫乇的低压环境及620-670摄氏度的温度下，通过N₂O和SiH₄，生成膜层厚度为2000-3000埃、各个原子含量份数比为：Si∶O∶N＝75～55∶20～40∶5的富氧型SiO_xN_y膜层；

B：待下层富氧型模生成后，在同一淀积炉中高温度到740-800摄氏度左右，仍然在280-340毫乇的低压环境下，通入N₂O、SiH₄及NH₃再生长一层与下层富氧型SiO_xN_y膜层应力接应的富氮型SiO_xN_y膜层：膜层厚度为2000-5000埃、各个原子含量份数比为Si∶O∶N＝50～30∶20～30∶30～40；由此下层的富氧型SiO_xN_y膜层和上层的富氮型SiO_xN_y膜层共同构成SiO_xN_y复合膜；

C：待该复合膜最终形成以后，通过光刻工艺保留硅基底节上的SiO_xN_y复合膜，具体工艺为：通过低压蒸涂的方式在所述的SiO_xN_y复合膜上涂上一层增粘剂，然后旋涂上一层厚度约为10000埃的100cp的光刻胶，再通过前烘、对位、坚模和腐蚀工艺程序形成最终钝化结构；

D：利用物理气相淀积工艺形成正面金属，并利用光刻工艺形成金属电极，在形成金属电极后，在硅器件最外层利用等离子增强化学气相淀积的方式生成一层氮化硅，再利用光刻工艺刻出压焊区即可。

上述复合型半导体硅器件钝化膜的钝化生成工艺中，所述富氧型SiO_xN_y膜的各个原子含量份数比为：Si∶O∶N＝75～55∶20～40∶5；所述的富氮型SiO_xN_y膜的各个原子含量份数比为：Si∶O∶N＝50～30∶20～30∶30～40。

上述复合型半导体硅器件钝化膜的钝化生成工艺中，所述工艺C步骤中的腐蚀工艺采用湿法腐蚀方法，利用4∶1的NH₄F与HF的酸腐蚀液在42摄氏度左右的温度下去除未被光刻胶保护的SiO_xN_y复合膜。

上述复合型半导体硅器件钝化膜的钝化生成工艺中，所述工艺C步骤中的腐蚀工艺采用干法腐蚀，用刻蚀机在13.56MHz、350W的射频下，通过CF₄及O₂去除未被光刻胶保护的SiO_xN_y复合膜。

上述复合型半导体硅器件钝化膜的钝化生成工艺中，所述增粘剂为六甲基二硅胺烷。

本发明实现了钝化膜的抗热震、耐腐蚀、抗蠕变、抗氧化、高致密度、低致密度、低膨胀、优良的光电性能等优势，从而可用于解决硅器件节上其它膜层所不能达到的效果，减少了软击穿、漏电等现有技术中存在的问题。

附图说明

图1为本发明复合膜形成后光刻腐蚀前的剖面图

图2为本发明最终形成的实用剖面图

图3为本发明的成分分布图

具体实施方式

下面结合附图和实施例，对本发明进行进一步说明。

实施例1：

在带有节的硅基底上生成富氧型SiO_xN_y(氮氧化硅)膜层，膜层厚度为2000埃。该富氧型SiO_xN_y膜层是利用低压化学气相淀积的方式生成。其形式是在280毫乇的低压环境及620摄氏度的温度下，通入一定量比的N₂O和SiH₄生成。其原子量含量份数比为：Si∶O∶N＝75∶20∶5。该富氧型SiO_xN_y膜层具有与硅基底相近的压力，大大降低了界面处的缺陷数目；而其高度的致密性使其拥有着强的阻挡粒子穿通的能力，这就限制了界面处带电粒子的增加。以上两点共同保证了器件界面的状态的稳定。

待下层富氧型SiO_xN_y膜层生成后，在同一淀积炉中高温度到740摄氏度，仍然在280毫乇的低压环境下，通入一定量比的N₂O、SiH₄及NH₃再生长一层与所述的富氧型SiO_xN_y膜层应力接近的富氮型SiO_xN_y膜层。富氮型SiO_xN_y膜层厚度为2000埃。其原子含量份数比为：Si∶O∶N＝50∶20∶30。该层膜与后续的电极后保护膜层氮化硅有着相近的应力。另外、由于这两层SiO_xN_y膜层本身的致密性及优良的光电特性，可防止杂质穿通及光线对界面处的影响，从而保证了器件特性的稳定。

待该复合膜最终形成以后，通过光刻工艺保留硅基底节上的SiO_xN_y复合膜，其钝化结构形成。通过低压蒸涂的方式在所述SiO_xN_y复合膜上涂上一层增粘剂，所述的增粘剂为六甲基二硅胺烷，然后旋转涂上一层厚度为10000埃的100cp的光刻胶，再通过前烘、对位、显影、坚膜和腐蚀工艺程序形成金属电极。在本实施例中，腐蚀工艺采用湿法腐蚀方法，利用4∶1的NH₄F与HF酸腐蚀液在42摄氏度左右的温度下去除未被光刻胶保护的SiO_xN_y复合膜。在形成金属电极后，在硅器件最外层生成一层PECVD-Si₃N₄(等离子增强化学气相淀积的氮化硅)，再利用光刻工艺刻出压焊区。该实施例多用于终端较宽且有分压环结构的高反应器件上。

上述的前烘、对位、显影、坚膜等工艺均为现有技术。

图1中：1为富氧型SiO_xN_y膜、2为富氮型SiO_xN_y膜、3为光刻胶、4为发射区、5为基区、6为集电区。在该图中，没有被光刻胶覆盖的SiO_xN_y复合膜将被去除。

图2中：1为富氧型SiO_xN_y膜、2为富氮型SiO_xN_y膜、3为金属电极、4为Si₃N₄、5为发射区、6为基区、7为集电区。该图是利用一种简单的三极管结构表述该发明的用法。由该图可以看出，SiO_xN_y复合膜介于硅表面与Si₃N₄之间，用于对该器件节上的钝化及金属电极的隔离。该符合膜下层为富氧型SiO_xN_y膜，上层为富氮型SiO_xN_y膜。

图3中：1为-N的原子百分比、2-O的原子百分比、-Si的原子百分比，该图标示了该发明的原子结构图。横轴为该发明的膜厚，纵轴为原子个数百分比含量，最左方为硅界面，向右依次为富氧型SiO_xN_y膜、为富氮型SiO_xN_y膜。

实施例2：

在带有节的硅基底上生成富氧型SiO_xN_y(氮氧化硅)膜层、膜层厚度为3500埃。该膜层是利用低压化学气相淀积的方式生成。其形成是在310毫乇的低压环境及645摄氏度的温度下，通入一定量比的N₂O和SiH₄生成。其原子含量比为：Si∶O∶N＝65∶60∶5。该层膜具有着与硅基底相近的应力，大大降低了界面处的缺陷数目；而其高度的致密性使其拥有着强的阻挡粒子穿通的能力，这就限制了界面处带电粒子的增加。以上两点共同保证了器件界面的状态的稳定。

待复合膜上层膜生成后，在同一个淀积炉中更改工艺条件，即升高温度到770摄氏度，仍然在310毫乇的低压环境下，通入一定量比的N₂O、SiH₄及NH₃生长一层与上述的富氧型SiO_xN_y膜层应力接近的富氮型SiO_xN_y膜层。膜层厚度为3500埃。其原子含量百分比为：Si∶O∶N＝40∶25∶35。该层膜与后续的电极后保护膜层氮化硅有着相近的应力。致使后续的膜层不会由于应力问题造成缺陷传递，最终影响节界面。另外，由于这两层SiO_xN_y膜层本身的致密性及优良的光电特性，可防止杂质穿通及光线对界面的影响，从而保证了器件特性的稳定。

待该复合膜最终形成以后，通过光刻工艺保留硅基底节上的SiO_xN_y复合膜，其钝化结构即形成。在本实施例中，所述的腐蚀工艺采用干法刻蚀，用刻蚀机在13.56MHz、350W的射频下，通入CF₄及O₂去除未被光刻胶保护的SiO_xN_y复合膜。在形成金属电极后，在硅器件最外层生成一层PECVD-Si₃N₄(等离子增强化学气相淀积的氮化硅)，再利用光刻工艺刻出压焊区。该实施例多用于终端窄但有分压结构的高反应器件上。

本实施例的其他部分与实施例1相同。

实施例3：

在带有节的硅基底上生成富氧型SiO_xN_y(氮氧化硅)膜层、膜层厚度为5000埃。该膜层是利用低压化学气相淀积的方式生成。其形成是在340毫乇的低压环境及670摄氏度的温度下，通入一定量比的N₂O和SiH₄生成。其原子含量百分比为：Si∶O∶N＝55∶40∶5.该层膜具有着与硅基底相近的应力，大大降低了界面处的缺陷数目；而其高度的致密性使其拥有着强的阻挡粒子穿通的能力，这就限制了界面处带电粒子的增加。以上两点共同保证了器件界面的状态的稳定。

待复合膜上层膜生成后，在同一个淀积炉中更改工艺条件，即升高温度到800摄氏度，仍然在310毫乇的低压环境下，通入一定量比的N₂O、SiH₄及NH₃生长一层与上述的富氧型SiO_xN_y膜层应力接近的富氮型SiO_xN_y膜层。膜层厚度为5000埃。其原子含量百分比为：Si∶O∶N＝30∶30∶40。该层膜与后续的电极后保护膜层氮化硅有着相近的应力。致使后续的膜层不会由于应力问题造成缺陷传递，最终影响节界面。另外，由于这两层SiO_xN_y膜层本身的致密性及优良的光电特性，可防止杂质穿通及光线对界面的影响，从而保证了器件特性的稳定。

待该复合膜最终形成以后，通过光刻工艺保留硅基底节上的SiO_xN_y复合膜，其钝化结构即形成。在后续的工艺中，在形成金属电极后，在硅器件最外层生成一层PECVD-Si₃N₄(等离子增强化学气相淀积的氮化硅)，再利用光刻工艺刻出压焊区。该实施例多用于终端窄但有分压结构的高反应器件上。

本实施例的其他部分与实施例1相同。

Claims

1.一种复合型半导体硅器件钝化膜的钝化生成工艺，该钝化膜具有上层富氮型SiO_xN_y膜和下层富氧型SiO_xN_y膜，所述上层富氮型SiO_xN_y膜和下层富氧型SiO_xN_y膜是利用低压化学气相沉淀的方式生成的膜，其特征在于，所述的富氧型SiO_xN_y膜是用N₂O和SiH₄在280-340毫乇、620-670摄氏度的条件下生成；所述的富氮型SiO_xN_y膜是用N₂O、SiH₄和NH₃在280-340毫乇、740-800摄氏度的条件下生成，其工艺步骤为：

A：在带有节的硅基底上利用低压化学气相淀积的方式生成一种应力与硅相近并且致密的下层膜为富氧型SiO_xN_y膜层，其工艺条件为：在280-340毫乇的低压环境及620-670摄氏度的温度下，通入N₂O和SiH₄，生成膜层厚度为2000-5000埃，各个原子含量的份数比为Si∶O∶N＝75～55∶20～40∶5的富氧型SiO_xN_y膜层；

B：待下层富氧型SiO_xN_y膜生成后，在同一淀积炉中高温度到740-800摄氏度，仍然在280-340毫乇的低压环境下通入N₂O和SiH₄及NH₃再生长一层与下层富氧型SiO_xN_y膜层应力接近的富氮型SiO_xN_y膜层；膜层厚度为2000-5000埃、各个原子含量的份数比为Si∶O∶N＝50～30∶20～30∶30～40；由下层的富氧型SiO_xN_y膜层和上层富氮型膜层共同构成SiO_xN_y复合膜；

C：待该膜最终形成以后，通过光刻工艺保留硅基底节上的SiO_xN_y复合膜，具体工艺为：通过低压中蒸涂的方式在所述的SiO_xN_y复合膜上涂上一层增粘剂，然后旋涂上一层厚度为10000埃的100cp的光刻胶，再通过前烘、对位、显影、坚膜和腐蚀工艺程序形成最终钝化结构；

D：利用物理气相淀积工艺形成正面金属，并利用光刻工艺形成金属电极，在形成金属电极后，在硅器件最外层利用等离子增强化学气相淀积的方式生成以一层氮化硅，再利用光刻工艺刻出压焊区即可。

2.如权利要求1所述的复合型半导体硅器件钝化膜的钝化生成工艺，其特征在于，所述的C步骤中的腐蚀工艺采用湿法腐蚀方法，利用4∶1的NH₄与HF酸腐蚀液在42摄氏度的温度下去除未被光刻胶保护的SiO_xN_y膜。

3.如权利要求1所述的复合型半导体硅器件钝化膜的钝化生成工艺，其特征在于，所述的C步骤中的腐蚀工艺采用干法刻蚀，用刻蚀机在13.56MHz、350W的射频下，通入CF₄及O₂去除未被光刻胶保护的SiO_xN_y膜。

4.如权利要求1所述的复合型半导体硅器件钝化膜的钝化生成工艺，其特征在于，所述的增粘剂为六甲基二硅胺烷。