CN101377953A - 虚拟接地阵列存储器及其编程方法 - Google Patents
虚拟接地阵列存储器及其编程方法 Download PDFInfo
- Publication number
- CN101377953A CN101377953A CNA2008100923228A CN200810092322A CN101377953A CN 101377953 A CN101377953 A CN 101377953A CN A2008100923228 A CNA2008100923228 A CN A2008100923228A CN 200810092322 A CN200810092322 A CN 200810092322A CN 101377953 A CN101377953 A CN 101377953A
- Authority
- CN
- China
- Prior art keywords
- unit
- data
- virtual ground
- array memory
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种虚拟接地阵列存储器编程方法,虚拟接地阵列存储器包括一第一单元及一第二单元,第二单元相邻于第一单元。此方法包括,首先,选择第一单元为一目标单元,其中第二单元已被编程而具有一数据。接着,读取第二单元,并将数据记录于一寄存器。然后,编程目标单元。接着,对第二单元进行编程验证的操作。之后,当第二单元编程验证失败,将记录于寄存器的数据写回第二单元。
Description
技术领域
本发明涉及一种虚拟接地阵列存储器及其编程方法,特别是涉及一种解决阵列效应的虚拟接地阵列存储器及其编程方法。
背景技术
于传统的虚拟接地阵列存储器中,相邻的两个单元可能会因为所处的相位(phase)的不同,而产生阵列效应(Array Effect),导致阈值电压偏移,造成读取区间的损失甚或读取失败。
请参照图1A,其示出了传统虚拟接地阵列存储器的示意图。虚拟接地阵列存储器100包括第一存储单元区块110及第二存储单元区块120。举第一存储单元区块110中的边界单元111及第二存储单元区块120中的邻近单元121为例做说明。于邻近单元121被编程后,会对邻近单元121进行编程验证的操作以验证邻近单元121的阈值电压是否够高。
请参照图1B,其示出了邻近单元121的阈值电压分布图。当邻近单元121通过编程验证时,则其阈值电压为高阈值电压130。此时,因为从邻近单元121流至边界单元111的漏电流Ileak的存在,感测放大器(未绘示于图)所接收到的感测电流Isense并不相等于邻近单元121的单元电流Icell。
如此一来,当边界单元111被编程时,因为边界单元111的阈值电压够高,故漏电流Ileak变小,感测电流Isense变大,导致邻近单元121被判断为阈值电压不够高的单元,且其阈值电压由高阈值电压130往下位移为高阈值电压131,导致读取区间变小,更严重的可能导致读取失败。
发明内容
本发明是有关于一种虚拟接地阵列存储器及其编程方法,于编程的过程中加入一数据回复算法以解决阵列效应,消除因为阵列效应所产生的读取区间损失。
根据本发明的第一方面,提出一种虚拟接地阵列存储器编程方法,虚拟接地阵列存储器包括一第一单元及一第二单元,第二单元相邻于第一单元。此方法包括,首先,选择第一单元为一目标单元,其中第二单元已被编程而具有一数据。接着,读取第二单元,并将数据记录于一寄存器。然后,编程目标单元。接着,对第二单元进行编程验证的操作。之后,当第二单元编程验证失败,将记录于寄存器的数据写回第二单元。
根据本发明的第二方面,提出一种虚拟接地阵列存储器,包括第一存储单元区块、第二存储单元区块以及寄存器。第一存储单元区块具有一边界单元。第二存储单元区块具有一邻近单元,此邻近单元相邻于边界单元,且已被编程而具有一数据。寄存器用以记录数据。其中,于编程边界单元后,对邻近单元进行编程验证的操作。当邻近单元编程验证失败,记录于寄存器的数据被写回邻近单元。
为使本发明的上述内容能更明显易懂,下文特举一较佳实施例,并结合附图详细说明如下。
附图说明
图1A示出了传统虚拟接地阵列存储器的示意图。
图1B示出了邻近单元121的阈值电压分布图。
图2示出了依照本发明较佳实施例的虚拟接地阵列存储器编程方法的流程图。
附图符号说明
100:虚拟接地阵列存储器
110:第一存储单元区块
111:边界单元
120:第二存储单元区块
121:邻近单元
具体实施方式
本发明提供一种虚拟接地阵列存储器及其编程方法,利用将一数据回复算法嵌入于编程的流程中,解决于存储单元区块的边界所产生的阵列效应,消除因为阵列效应而导致的存储单元读取区间损失。
请参照图2,其示出了依照本发明较佳实施例的虚拟接地阵列存储器编程方法的流程图。此方法应用于一虚拟接地阵列存储器,此虚拟接地阵列存储器包括一边界单元及一邻近单元,邻近单元相邻于边界单元。边界单元位于第一存储单元区块,邻近单元位于第二存储单元区块,因此两者所处的相位(phase)可能不同。例如,邻近单元已被编程而具有一数据,边界单元正要进行编程的操作。因为两者的相位不同,故可能产生阵列效应。
于本发明中,首先,于步骤210中,选择边界单元为目标单元,此目标单元即为所欲对其进行编程操作的单元。同时,邻近单元因为位于相异的存储单元区块,其已被编程而具有一数据。接着,于目标单元被编程之前,于步骤220中,读取邻近单元,并将邻近单元原先所储存的数据记录于一寄存器内。此寄存器例如为虚拟接地阵列存储器内部的一静态随机存取存储器(SRAM),但不限制于此。
然后,于步骤230中,对目标单元进行编程操作。步骤230于实质上的操作过程中,是对第一存储单元区块内的所有单元依序进行编程操作,直到第一存储单元区块内的单元均被编程。当目标单元被编程之后,因为其阈值电压够高,故会减少由邻近单元流往目标单元的漏电流,而产生阵列效应,导致邻近单元的读取区间有所损失。
因此,于步骤240中,对邻近单元进行编程验证的操作。步骤240实质上用以判断邻近单元因为阵列效应而导致的读取区间损失是否过大。若邻近单元通过编程验证,则表示邻近单元的读取区间损失在可接受范围内,并不会影响到邻近单元所储存的数据的读取正确性。
当邻近单元编程验证失败,则表示邻近单元因为阵列效应而使得阈值电压往下偏移过多,导致读取区间损失过大,会产生读取错误。于是,于步骤250中,将记录于寄存器内的数据写回邻近单元。如此一来,虚拟接地阵列存储器内部的感测放大器感测邻近单元所储存的数据仍为原来的数据,读取正确性得以确保。
另外,于上述的虚拟接地阵列存储器编程方法中,若邻近单元原来所具有的数据对应于一高阈值电压(数据例如为”0”),则当邻近单元编程验证失败,即代表此高阈值电压往下偏移,若偏移太多则可能产生读取错误而被认定为低阈值电压。于是,于步骤250中,被记录于寄存器内的数据被写回邻近单元。
此外,若邻近单元原来所具有的数据对应于一低阈值电压(数据例如为”1”),则当邻近单元编程验证失败,即代表此低阈值电压往下偏移,此时读取错误不会发生,步骤250可以被省略。
本发明还披露了一种虚拟接地阵列存储器,其电路架构类似于图1A所示的虚拟接地阵列存储器100。本发明的虚拟接地阵列存储器包括第一存储单元区块、第二存储单元区块以及寄存器。第一存储单元区块具有一边界单元。第二存储单元区块具有一邻近单元,邻近单元相邻于边界单元,且已被编程而具有一数据。寄存器用以记录数据。虚拟接地阵列存储器的操作原理已叙述于上述的虚拟接地阵列存储器编程方法中,故于此不再重述。
本发明上述实施例所披露的虚拟接地阵列存储器及其编程方法,于边界单元的编程过程中,利用一被嵌入的读取区间回复算法,解决于虚拟接地阵列存储器中,存储单元区块的边界所产生的阵列效应,消除邻近单元因为此阵列效应而产生的读取区间损失,确保了邻近单元于再次被读取的读取正确性,避免邻近单元的读取错误。
综上所述,虽然本发明已以一较佳实施例披露如上,然其并非用以限定本发明。本领域技术人员在不脱离本发明的精神和范围的前提下可作各种的更动与润饰。因此,本发明的保护范围以本发明的权利要求为准。
Claims (6)
1.一种虚拟接地阵列存储器编程方法,该虚拟接地阵列存储器包括一第一单元及一第二单元,该第二单元相邻于该第一单元,该方法包括:
选择该第一单元为一目标单元,其中该第二单元已被编程而具有一数据;
读取该第二单元,并将该数据记录于一寄存器;
编程该目标单元;
对该第二单元进行编程验证的操作;以及
当该第二单元编程验证失败,将记录于该寄存器的该数据写回该第二单元。
2.如权利要求1所述的虚拟接地阵列存储器编程方法,其中,该数据对应于一高阈值电压,当该第二单元编程验证失败,该数据被写回该第二单元。
3.如权利要求1所述的虚拟接地阵列存储器编程方法,其中,该第一单元位于一第一存储单元区块,该第二单元位于一第二存储单元区块。
4.一种虚拟接地阵列存储器,包括:
一第一存储单元区块,具有一边界单元;
一第二存储单元区块,具有一邻近单元,该邻近单元相邻于该边界单元,且已被编程而具有一数据;以及
一寄存器,用以记录该数据;
其中,于编程该边界单元后,对该邻近单元进行编程验证的操作,当该邻近单元编程验证失败,记录于该寄存器的该数据被写回该邻近单元。
5.如权利要求4所述的虚拟接地阵列存储器,其中,该数据对应于一高阈值电压,当该邻近单元编程验证失败,该数据被写回该邻近单元。
6.如权利要求4所述的虚拟接地阵列存储器,其中,该寄存器为一静态随机存取存储器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/892,979 | 2007-08-29 | ||
US11/892,979 US7619925B2 (en) | 2007-08-29 | 2007-08-29 | Virtual ground array memory and programming method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101377953A true CN101377953A (zh) | 2009-03-04 |
CN101377953B CN101377953B (zh) | 2011-08-24 |
Family
ID=40407222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100923228A Active CN101377953B (zh) | 2007-08-29 | 2008-04-22 | 虚拟接地阵列存储器及其编程方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7619925B2 (zh) |
CN (1) | CN101377953B (zh) |
TW (1) | TWI323893B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103219040A (zh) * | 2012-01-19 | 2013-07-24 | 三星电子株式会社 | 非易失性存储器件和存储器系统及其编程方法和控制方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI457935B (zh) * | 2011-12-22 | 2014-10-21 | Nat Univ Chung Cheng | Suitable for low operating voltage of the memory circuit |
US9576667B2 (en) * | 2014-11-11 | 2017-02-21 | Micron Technology, Inc. | Apparatuses and methods for non-volatile memory programming schemes |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6349056B1 (en) * | 2000-12-28 | 2002-02-19 | Sandisk Corporation | Method and structure for efficient data verification operation for non-volatile memories |
US6992932B2 (en) * | 2002-10-29 | 2006-01-31 | Saifun Semiconductors Ltd | Method circuit and system for read error detection in a non-volatile memory array |
US7755938B2 (en) * | 2004-04-19 | 2010-07-13 | Saifun Semiconductors Ltd. | Method for reading a memory array with neighbor effect cancellation |
US7313649B2 (en) * | 2004-04-28 | 2007-12-25 | Matsushita Electric Industrial Co., Ltd. | Flash memory and program verify method for flash memory |
TWI303825B (en) * | 2004-11-12 | 2008-12-01 | Macronix Int Co Ltd | Memory device having a virtual ground array and methods using program algorithm to improve read margin loss |
US7130222B1 (en) * | 2005-09-26 | 2006-10-31 | Macronix International Co., Ltd. | Nonvolatile memory with program while program verify |
JP2007172747A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
-
2007
- 2007-08-29 US US11/892,979 patent/US7619925B2/en active Active
- 2007-12-04 TW TW096146169A patent/TWI323893B/zh active
-
2008
- 2008-04-22 CN CN2008100923228A patent/CN101377953B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103219040A (zh) * | 2012-01-19 | 2013-07-24 | 三星电子株式会社 | 非易失性存储器件和存储器系统及其编程方法和控制方法 |
CN103219040B (zh) * | 2012-01-19 | 2018-09-25 | 三星电子株式会社 | 非易失性存储器件和存储器系统及其编程方法和控制方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200910354A (en) | 2009-03-01 |
TWI323893B (en) | 2010-04-21 |
US7619925B2 (en) | 2009-11-17 |
CN101377953B (zh) | 2011-08-24 |
US20090059668A1 (en) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102171659B (zh) | 非易失性存储器中的数据错误恢复 | |
CN100590606C (zh) | 闪速存储器数据完整性保护方法 | |
CN106486170B (zh) | 固态硬盘的潜在坏块定位方法及装置 | |
US20090161430A1 (en) | Bit map control of erase block defect list in a memory | |
KR100674544B1 (ko) | 메모리 카드 및 반도체 장치 | |
CN103019873A (zh) | 一种存储器故障单元的替换方法及装置、数据存储系统 | |
CN104919434A (zh) | 用于在固态驱动器中进行较低页数据恢复的系统和方法 | |
CN105788648A (zh) | 基于异构混合内存的nvm坏块识别处理及纠错方法和系统 | |
WO2008126609A1 (ja) | 誤り検出制御システム | |
CN103135941B (zh) | 嵌入式存储器的管理方法、嵌入式存储器及电子设备 | |
US9552287B2 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
CN102200937A (zh) | 一种与非闪存中数据读取的方法、装置及电视机系统 | |
CN102385934A (zh) | 用于位单元修复的方法和装置 | |
CN103914407A (zh) | 一种sd卡掉电保护、恢复方法以及带有掉电保护的sd卡 | |
CN103544082B (zh) | 基于闪存芯片实现存储设备数据恢复的方法 | |
CN101377953B (zh) | 虚拟接地阵列存储器及其编程方法 | |
CN109426441A (zh) | 数据储存装置以及其操作方法 | |
CN102646453A (zh) | NandFlash控制器中错误校正码模块的测试方法及系统 | |
CN100465910C (zh) | 对产品中闪存数据的防错、纠错方法 | |
US10176876B2 (en) | Memory control method and apparatus for programming and erasing areas | |
CN105204958A (zh) | 一种延长NAND Flash数据可靠存储时间的编码方法 | |
CN101383189B (zh) | 存储器测试方法 | |
CN108665941A (zh) | 基于nand闪存的列修复方法、装置和nand存储设备 | |
CN105575439A (zh) | 一种存储单元失效纠错的方法及存储器 | |
CN103310848A (zh) | 一种使用存储器的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |