CN101364207B - 闪存储存系统 - Google Patents

Abstract

本发明涉及一种闪存储存系统，主要包括有：微控制器；至少一闪存该微控制器，每一闪存内包括有多个实体存储区块，而每一实体存储区块内又包括有一实体地址及多个实体扇区，每一个实体扇区则至少包括有一使用者数据域及一逻辑地址指向栏，其中每一个逻辑地址指向栏内都可在该使用者数据域内储存有一实体数据时写入一逻辑地址指向数据，逻辑地址指向数据可记录有一与该实体存储区块相对应的一逻辑存储区块的逻辑地址；及一暂存存储器，连接微控制器，可储存一连结对照表，连结对照表可记录有每一个实体存储区块的实体地址及与其相对应的其中一逻辑存储区块的逻辑地址。本发明不仅可确保数据存取时的安全性，又可节省暂存存储器的内存容量及电能损耗。

Description

闪存储存系统

本申请为申请号为2005100735102、申请日为2005年6月1日、发明名称为《闪存储存系统》的发明专利申请案的分案申请。

技术领域

本发明涉及一种闪存储存系统，尤其是涉及不仅可节省闪存储存系统的开机时间，又可节省暂存存储器的内存容量及确保数据存取时的安全性的闪存储存系统。

背景技术

现有闪存储存系统(Flash Storage)，如图1所示，闪存储存系统10主要包括有一微控制器11、一暂存存储器15及至少一闪存(装置)13，其中，微控制器11可分别连接该暂存存储器15、闪存13及一应用系统17，而闪存(Flash Memory)13中则包括有多个实体存储区块131，每一实体存储区块131都存在有一实体地址135。

由于应用系统17与闪存储存系统10的数据存取协议不尽相同，因此，应用系统17一般只能读取或指定一虚拟存在于微控制器11内的逻辑存储区块112，而多个逻辑存储区块112将位于逻辑存储区块地址区(HBA)111内。通过微控制器11的作用，应用系统17所能存取的每一个逻辑存储区块112将可对应于闪存13内一相对应的实体存储区块131，而逻辑存储区块112的逻辑地址1125与相对应实体存储区块131的实体地址135之间将存在有一相对应关系，并分别记录于一连结对照表151的逻辑地址栏153及实体地址栏155中，而该连结对照表151将储存于暂存存储器15中。

每一个闪存13中将设有一内存类别区块133，且在其内储存有一内存ID数据137，而微控制器11内也设有一相对应的内存程序单元113，该内存程序单元113内储存有多个内存存取程序115，每一个内存存取程序115中也具有一搭配的内存ID数据(Flash ID Code)117。该内存ID数据117将于微控制器11激活时被读取(Read ID Commend)，并借此在内存程序单元113中选择出相对应的其中一内存ID数据117及内存存取程序115，以作为微控制器11对该类别的闪存13的执行程序。

另外，请同时参阅图1A，当应用系统17欲对其中一逻辑地址为m的逻辑存储区块112进行数据存取动作时，微控制器11将由连结对照表115中找出其相对应的实体存储区块131，实体地址135记录为n，然而根据该实体存储区块131内的替代数据139中记录得知，实体存储区块131中已毁损或已储存有其他数据，因此其欲存取的数据应存在于实体地址1352登记为5的实体存储区块1312中，而原本应存在于实体存储区块1312内的数据则将移往另外一个实体地址1353登记为1的实体存储区块1313中，且在数据移动完成后，再去实体存储区块1312中的替代数据139中写入其数据已储存于实体存储区块1313中的事实。

请同时参阅图1B，闪存储存系统10的内部将存在有一系统时钟(clock)，其包括有多个上升缘191及多个下降缘195所组成，而该微控制器11的数据存取信息(signal)则必须在系统时钟的上升缘191处才能做变化。

虽然，现有闪存储存系统10已具有数据存取的功效，但其也存在有下列缺点：

1、实体存储区块的替代数据是在数据存取动作完成后方可写入，而若在此时发生断电等不正常反应时，将产生实体存储区块与替代数据无法对应的情况，而形成存取数据的毁损。

2、连结对照表是记录整个闪存的实体地址与逻辑地址间的对应关系，随着闪存中实体存储区块数量的增加，连结对照表的大小也快速变大，为此，暂存存储器的容量大小也必须相对增加。

3、微控制器只能执行在其内存程序单元中已登录的内存存取程序及闪存种类，若所连结的闪存种类或类别并未登录于内存程序单元中，则将无法被微控制器所接受或执行。

4、微控制器的数据存取信息必须在系统时钟的上升缘处才能变化，在数据存取动作执行时，并无法适时调整其内频，因此也就无法有效节省电能。

发明内容

本发明所要解决的第一技术问题在于提供一种闪存储存系统，不仅可确保数据存取时的安全性，且又可节省暂存存储器的内存容量及电能损耗。

本发明所要解决的第二技术问题在于提供一种闪存储存系统，主要是在每一实体扇区内都设置一逻辑地址指向栏，可在实体扇区写入实体数据时一并写入一逻辑地址指向数据，因此同一个实体存储区块内将有多个逻辑地址指向数据，借此以确保数据存取时的安全性及可靠性。

本发明所要解决的第三技术问题在于提供一种闪存储存系统，可将每一个闪存区分成多个存储段，至少一个存储段可共享一组存储段地址对映表，并储存于暂存存储器中，借此以有效控制暂存存储器的容量大小。

本发明所要解决的第四技术问题在于提供一种闪存储存系统，可将一连结对照表或一存储段地址对映表储存于至少一控制存储区块中，以成为一备份连结对照表或一备份存储段地址对映表，而微控制器激活时将可直接去加载备份对照表或备份存储段地址对映表于暂存存储器内，借此以节省开机建表的时间。

本发明所要解决的第五技术问题在于提供一种闪存储存系统，可将多个快闪存储装置内相对应的至少一实体逻辑区块共组成为一存储段，并可选择与微控制器成一串联、一并联或一串联/并联的型态呈现，借此以节省数据存取的时间。

本发明所要解决的第六技术问题在于提供一种闪存储存系统，利用多个控制存储区块轮流加载并储存一备份连结对照表或一备份存储段地址对映表，借此以避免单一控制存储区块使用过当的情形发生，不仅可延长控制存储区块的使用寿命，又可确保备份数据的完整性。

本发明所要解决的第七技术问题在于提供一种闪存储存系统，在每一个闪存的一实体存储区块内储存有一内存存取程序，可在微控制器连结时直接被加载于微控制器的内存程序单元内，以提供微控制器使用，借此以扩大微控制器可搭配的闪存种类及类型，且可避免微控制器无法对其中一闪存存取数据的弊端。

本发明所要解决的第八技术问题在于提供一种闪存储存系统，可辨别存储页中每一个构成实体存储区块的好坏情形，并通过微控制器的编排而将其摆于闪存中的前段区域、后段区域或最后区域，借此以提高闪存的数据存取速度。

本发明所要解决的第九技术问题在于提供一种闪存储存系统，微控制器可利用系统时钟的上升缘处或下降缘处来作为一数据存取信息的依据，借此以达到调整内频及节省电能的功效。

为了实现上述目的，本发明提供了一种闪存储存系统，其特征在于，主要包括有：一微控制器；至少一闪存该微控制器，每一闪存内包括有多个实体存储区块，而每一实体存储区块内又包括有一实体地址及多个实体扇区，每一个实体扇区则至少包括有一使用者数据域及一逻辑地址指向栏，其中每一个逻辑地址指向栏内都可在该使用者数据域内储存有一实体数据时写入一逻辑地址指向数据，该逻辑地址指向数据可记录有一与该实体存储区块相对应的一逻辑存储区块的逻辑地址；及一暂存存储器，连接该微控制器，可用以储存一连结对照表，该连结对照表可记录有每一个实体存储区块的实体地址及与其相对应的其中一逻辑存储区块的逻辑地址。

本发明还提供一种闪存储存系统，其特征在于，主要包括有一微控制器及至少一闪存，闪存可连接该微控制器，每一闪存内包括有多个实体存储区块，而其中一实体存储区块可被定义为一内存类别区块，可用以储存一内存存取程序，而该微控制器在激活时将可直接加载该内存存取程序，并借此执行对该闪存的数据存取动作。

本发明还提供一种闪存储存系统，其特征在于，主要包括有一微控制器及至少一闪存，闪存可连接该微控制器，而该闪存储存系统内包括有一系统时钟，该系统时钟包括有多个上升缘及多个下降缘，而每一个上升缘及每一个下降缘都可被用以选择作为该微控制器的一数据存取信息的依据。

本发明还提供一种闪存储存系统，其特征在于，主要包括有一微控制器及至少一闪存，闪存可连接该微控制器，而该闪存可包括有多个储存体，而每一个储存体内所相对应的至少一实体存储区块可共同组成为一存储页，同一存储页中的所有实体存储区块都为一无缺陷的无缺陷实体存储区块时，则被定义为一正常存储页，而同一存储页中存在有至少一实体存储区块为一有缺陷的有缺陷实体存储区块时，则被定义为不正常存储页，该正常存储页将通过该微控制器的作用而被编排于该闪存的一前段区域中，该不正常存储页则被编排于该闪存的一后段区域中。

本发明的功效如下：

1)不仅可确保数据存取时的安全性，且又可节省暂存存储器的内存容量及电能损耗。

2)主要是在每一实体扇区内都设置一逻辑地址指向栏，可在实体扇区写入实体数据时一并写入一逻辑地址指向数据，因此同一个实体存储区块内将有多个逻辑地址指向数据，借此以确保数据存取时的安全性及可靠性。

3)可将每一个闪存区分成多个存储段，至少一个存储段可共享一组存储段地址对映表，并储存于暂存存储器中，借此以有效控制暂存存储器的容量大小。

4)可将一连结对照表或一存储段地址对映表储存于至少一控制存储区块中，以成为一备份连结对照表或一备份存储段地址对映表，而微控制器激活时将可直接去加载备份对照表或备份存储段地址对映表于暂存存储器内，借此以节省开机建表的时间。

5)可将多个快闪存储装置内相对应的至少一实体逻辑区块共组成为一存储段，并可选择与微控制器成一串联、一并联或一串联/并联的型态呈现，借此以节省数据存取的时间。

6)利用多个控制存储区块轮流加载并储存一备份连结对照表或一备份存储段地址对映表，借此以避免单一控制存储区块使用过当的情形发生，不仅可延长控制存储区块的使用寿命，又可确保备份数据的完整性。

7)在每一个闪存的一实体存储区块内储存有一内存存取程序，可在微控制器连结时直接被加载于微控制器的内存程序单元内，以提供微控制器使用，借此以扩大微控制器可搭配的闪存种类及类型，且可避免微控制器无法对其中一闪存存取数据的弊端。

8)可辨别存储页中每一个构成实体存储区块的好坏情形，并通过微控制器的编排而将其摆于闪存中的前段区域、后段区域或最后区域，借此以提高闪存的数据存取速度。

9)微控制器可利用系统时钟的上升缘处或下降缘处来作为一数据存取信息的依据，借此以达到调整内频及节省电能的功效。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为现有闪存储存系统的结构示意图；

图1A为现有闪存于数据存取时的结构示意图；

图1B为现有闪存于数据存取时的时钟示意图；

图2为本发明闪存储存系统一较佳实施例的结构示意图；

图2A为本发明实体存储区块的结构示意图；

图3为本发明控制存储区块于数据存取时的动作示意图；

图4为本发明闪存储存系统又一实施例的结构示意图；

图5A为本发明闪存储存系统又一实施例的结构示意图；

图5B为本发明闪存储存系统又一实施例的结构示意图；

图5C为本发明闪存储存系统又一实施例的结构示意图；

图6为本发明闪存于数据存取时的时钟示意图；

图7为本发明闪存储存系统又一实施例的结构示意图。

其中，附图标记：

10   闪存储存系统        11   微控制器

111  逻辑存储区块地址区  112  逻辑存储区块

1125 逻辑地址            113  内存程序单元

115  内存存取程序        117  内存ID数据

13   闪存                131  实体存储区块

1312 实体存储区块        1313 实体存储区块

133  内存类别区块        135  实体地址

1352 实体地址            1353 实体地址

137  内存ID)数据         139  替代数据

15   暂存存储器          151  连结对照表

153  逻辑地址栏          155  实体地址栏

17   应用系统            191  上升缘

195  下降缘               20   闪存储存系统

21   微控制器             211  逻辑存储区块地址区

212  逻辑存储区块         2125 逻辑地址

213  内存程序单元         215  内存存取程序

22   实体扇区             221  使用者数据域

222  实体数据             223  控制数据

225  逻辑地址指向栏       226  逻辑地址指向数据

227  错误检查码           23   闪存

231  实体存储区块         233  内存类别区块

235  实体地址             239  内存存取程序

24   主机可存取区域       245  数据存储区块

25   暂存存储器           251  连结对照表

2511 备份连结对照表       2515 备份连结对照表

253  逻辑地址栏           255  实体地址栏

26   系统控制区域         261  第一控制存储区块

262  第二控制存储区块     263  第三控制存储区块

265  控制存储区块         27   应用系统

31   第一存储段           32   第二存储段

336  逻辑地址指向数据     34   主机可存取区域

35   暂存存储器           351  存储段地址对映表

36   系统控制区域         365  控制存储区块

367  备份存储段地址对映表 39   第N存储段

51   存储段               52   存储段

53   存储段               55   闪存

57   闪存                 59   闪存

691  上升缘               695  下降缘

71   储存体               72   储存体

73   正常存储页           731  无缺陷实体存储区块

75   不正常存储页         751  有缺陷实体存储区块

76   失效存储页           78   储存体

79   储存体

具体实施方式

首先，请连同参阅图2，为本发明闪存储存系统一较佳实施例的结构示意图；如图所示，本发明闪存储存系统20主要包括有一微控制器21、一暂存存储器25及至少一闪存(装置)23，其中，微控制器21可分别连接该暂存存储器25、闪存23及一应用系统27，例如主机系统、播放系统或录像系统等。而闪存(Flash Memory)23中则包括有多个实体存储区块231，每一实体存储区块231都存在有一实体地址235。

如同现有结构，由于应用系统27与闪存储存系统20的数据存取协议不尽相同，因此，应用系统27一般只能读取或指定一虚拟存在于微控制器21内的逻辑存储区块212，而多个逻辑存储区块212将位于逻辑存储区块地址区(HBA)211内。通过微控制器21的作用，应用系统27所能存取的每一个逻辑存储区块212将可对应于闪存13内一相对应的实体存储区块231，而逻辑存储区块212的逻辑地址2125与相对应实体存储区块231的实体地址235之间将存在有一相对应关系，并分别记录于一连结对照表251的逻辑地址栏253及实体地址栏255中，而该连结对照表251将可储存于暂存存储器25中，暂存存储器25可选择为一随机存取内存(RAM)。

本发明的闪存23可区分成一主机可存取区域(Host Accessible Area；HAA)24及一系统控制区域(System Control Area；SCA)26两大区块，位于主机可存取区域24内的实体存储区块(231)将被定义为一数据存储区块245，是应用系统27可指定的实体存储区块。而位于系统控制区域26内的实体存储区块231则将被定义为一控制存储区块(BLT)265，为微控制器21可使用但不允许应用系统27可指定的实体存储区块。

在数据存储区块245中设有多个实体扇区(sector)22，而每一实体扇区22又设有一可储存实体数据222的使用者数据域221、一控制数据(CTLData)223、一可储存逻辑地址指向数据226的逻辑地址指向栏225、及一错误检查码(ECC)227，其中该错误检查码227将位于实体扇区22的最后端，可同时保护实体数据222、控制数据223及逻辑地址指向数据226，以确保数据存取时的可靠性。并且，当实体数据221被写入其中一使用者数据域221时，微控制器21也会指令同时一并在同一实体扇区22内的逻辑地址指向栏225中写入逻辑地址指向数据226，如此在同一数据存储区块245中就可存在有多个逻辑地址指向数据226。如此即使其中一实体扇区22在实体数据221写入完成后突然发生断电等不正常情况，也可因为同一数据存储区块245中所记录的逻辑地址指向数据226，而快速找到其相对应的逻辑地址，因此可有效确保数据存取时的安全性。

由于本发明的数据存储区块245中存在有至少一逻辑地址指向数据226，该逻辑地址指向数据226将记录有其被逆指向且相对应的逻辑存储区块212或逻辑地址2125，例如在实体地址为n的逻辑地址指向栏225中记录为：指向到逻辑地址2125为m的逻辑存储区块212。而利用此种数据存储区块245的逆指向模式，可方便在同一数据存储区块245中存在有多个逻辑地址指向数据226，以提高其数据存取时的安全性。

本发明的连结对照表251虽然可在系统或微控制器21开机时逐一扫描每一个数据存储块245的逻辑地址指向数据226而建立，并暂存于暂存存储器25中。但每次开机或系统激活就要重扫一次逻辑地址指向数据226以建立连结对照表251，如此并不有利于系统开启或开机时间的缩短。因此，在本发明又一实施例中，微控制器21将可随时、固定周期或特定时间点来命令位于系统控制区域26内的至少一控制存储区块265以加载及储存已存在于暂存存储器25内的连结对照表251，并致使成为一备份连结对照表2511。而等到下次开机或系统开启时，微控制器21将不逐以扫描每一个数据存储块245的逻辑地址指向数据226，而直接去加载该备份连结对照表2511，并储存以成为一连结对照表251，如此即可节省大量开机建表时间。

在系统控制区域36的其中至少一控制存储区块265可被定义为一内存类别区块233，并在其中储存一可执行该闪存23数据存取动作的内存存取程序239。当闪存23连结该微控制器21时，微控制器21将可直接读取并加载该内存存取程序239，并于微控制器21内的内存程序单元213中储存，以成为一可提供微控制器21使用的内存存取程序215。如此的设计，本发明微控制器21内并不需要事先储存数量有限的内存ID数据117及内存存取程序115，当然也就没有所谓闪存可适用种类的限制，借此以扩大微控制器21的适用范围。

再者，请参阅图3，为本发明控制存储区块于数据存取时的动作示意图；如图所示，本发明系统控制区域36内将设有至少一控制存储区块261以储存备份连结对照表2511，当最新的备份连结对照表2511储存于第一控制存储区块261时，虚线标记BLT，第二控制存储区块262将被设定为备份连结对照表第一候补区域(BLT-Temp1)，第三控制存储区块263则被设定为备份连结对照表第二候补区域(BLT-Temp2)。而当微控制器21依协议要储存第二次最新的备份连结对照表2511时，其会要求轮流到第二控制存储区块262中储存，此时，第三控制存储区块263将被设定为备份连结对照表第一候补区域(BLT-Temp1)，而原本储存于第一控制存储区块261内的备份连结对照表2511将成为一过时连结对照表2515，虽然仍旧存在，但第一控制存储区块261则将被设定为备份连结对照表第二候补区域(BLT-Temp2)。由于备份连结对照表2511、2515可同时存在，因此又可借此以确保连结对照表的完整性。

同理，当微控制器21依协议要储存第三次最新的备份连结对照表2511时，其会要求轮流到第三控制存储区块263中储存，此时，第一控制存储区块261将被设定为备份连结对照表第一候补区域(BLT-Temp1)，而原本储存于第二控制存储区块262内的备份连结对照表2511将成为一过时连结对照表2515，第二控制存储区块262也将被设定为备份连结对照表第二候补区域(BLT-Temp2)，依此类推。通过第一控制存储区块261、第二控制存储区块262及第三控制存储区块263的依次轮流储存连结对照表2511，可避免连结对照表2511永远储存于一特定的控制存储区块261中，而造成该特定的控制存储区块261的被过渡使用而损坏，因此可有效延长闪存23的使用寿命。

另外，请参阅图4，为本发明又一实施例的结构示意图；如图所示，本发明闪存23可被区分成多个存储段(Segment)31、32～39，每一个存储段31、32～39内都存在有多个实体存储区块231，也可如同前述实施例一般，在存储段31、32～39中区分为有一主机可存取区域34及一系统控制区域36，而位于系统控制区域36内的实体存储区块则被定义为一控制存储区块365。

位于主机可存取区域34内的实体存储区块231将可包括有一实体地址235及一逻辑地址指向数据336，本实施例中以一存储段31为一建表的范围，依据同一存储段31内的逻辑地址指向数据336来建立一存储段地址对映表351，以取代前述实施例的连结对照表251，并可储存于暂存存储器35中，可提供微控制器21及应用系统27使用。而存储段地址对映表351也可随时、固定周期或特定时间点被加载及储存于控制存储区块365，并致使成为一备份存储段地址对映表367。

当然，一个控制存储区块365内可同时储存多个备份存储段地址对映表367，而一个备份存储段地址对映表367中也可以同时记录有多个存储段31、32～39的逻辑地址指向数据336。

由于每一个存储段31内的实体存储区块231个数有限，因此依其个数所建立的存储段地址对映表351大小相对于前述的连结对照表251会减少许多，因此，储存存储段地址对映表351的暂存存储器35容量大小也可以大幅缩小。换句话说，暂存存储器35的容量大小将可近似于(例如稍大于或等于)存储段地址对映表351的大小。而在本发明各种实施例中，每一存储段31、32～39内的实体存储区块231个数以256个为较佳。

应用系统27所能接受到的逻辑存储区块个数并没有改变，还是同样被储存于逻辑存储区块地址区211中，但微控制器21将依据存储段31的大小而将逻辑存储区块地址区211相对应区分成多个小区域，一小区域代表一个存储段31、32～39，若应用系统27所指定的逻辑存储区块相对为不同存储段31、32～39的实体存储区块231时，微控制器21将立即去读取不同存储段31、32～39的备份存储段地址对映表367，并加载于暂存存储器35中，以成为一个新的存储段地址对映表351，对数据存取的进行不会形成无法接收的影响。

接续，请参阅图5A、5B及5C，分别为本发明闪存储存系统又一实施例的结构示意图；如图所示，在此实施例中，其主要是可将多个闪存23、55、57、59中的至少一个实体存储区块231共同组合成为一存储段51，而该闪存23、55、57、59以一串联类型与微控制器21连接，如图5A所示。

当然，为了可加速数据的存取速度，闪存23、55、57、59也可以一并联类型来与微控制器21连接，而闪存23、55、57、59中的至少一个实体存储区块231还是可共同组合成为一存储段52，如图5B所示。

闪存23、55、57、59也可以一串联/并联混合搭配的类型来与微控制器21连接，而闪存23、55、57、59中的至少一个实体存储区块231也可共同组合成为一存储段53，如图5C所示。

接续，请参阅图6，为本发明闪存于数据存取时的时钟示意图；如图所示，本发明闪存储存系统内存在有一系统时钟(clock)，其包括有多个上升缘691及多个下降源695，而本发明微控制器21所可改变数据存取信息(signal)的依据将不限定于如现有结构一般的系统时钟上升缘691处其系统时钟的下降缘695处也可被使用。因此，在微控制器21执行数据存取信息动作时，其相对应于内频的系统时钟将可有效降低其频率，并借此以节省系统电能的浪费。

最后，请参阅图7，为本发明又一实施例的结构示意图；如图所示，本发明闪存23中可包括有多个储存体(multi-Bank架构)71、72、78、79，而每一个储存体71、72、78、79内所相对应的至少一实体存储区块731可共同组成为一存储页73。如果同一存储页73中的所有构成组件-实体存储区块均为无缺陷的无缺陷实体存储区块731，则该存储页就可被定义为一正常存储页73。相反，如果同一存储页中存在有至少一实体存储区块是有缺陷的有缺陷实体存储区块751，则此存储页将被定义为不正常存储页75。并且，如果同一存储页中所有的实体存储区块均为有缺陷实体存储区块751，则此存储页则被定义为失效存储页76。通过微控制器21的内部编排，而可将所有的正常存储页73将被编排于该闪存23的一前段区域A中，而所有的不正常存储页75则被编排于闪存23的一后段区域B中，所有的失效存储页76则被编排于闪存23的一最后区域C中，通过如此的编排以达到提高数据存取速度的目的。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (8)

1.一种闪存储存系统，其特征在于，包括有：

一微控制器；

至少一闪存，连接该微控制器，每一闪存内包括有多个实体存储区块，而每一实体存储区块内又包括有一实体地址及多个实体扇区，每一个实体扇区则至少包括有一使用者数据域及一逻辑地址指向栏，其中每一个逻辑地址指向栏内都在该使用者数据域内储存一实体数据的同时写入一逻辑地址指向数据，该逻辑地址指向数据记录有一与该实体存储区块相对应的一逻辑存储区块的逻辑地址；

一暂存存储器，连接该微控制器，用以储存一连结对照表，该连结对照表记录有每一个实体存储区块的实体地址及与其相对应的逻辑存储区块的逻辑地址；及

该闪存包括有多个储存体，而每一个储存体内所相对应的至少一实体存储区块共同组成为一存储页，同一存储页中的所有实体存储区块都为一无缺陷实体存储区块时，则被定义为一正常存储页，而同一存储页中存在有至少一实体存储区块为一有缺陷实体存储区块时，则被定义为不正常存储页，该同一存储页中的所有实体存储区块都为该有缺陷实体存储区块时，则被定义为一失效存储页，该正常存储页将通过该微控制器的作用而被编排于该闪存的一前段区域中，该不正常存储页则被编排于该闪存的一后段区域中，且该失效存储页则被编排于该闪存的一最后区域中。

2.根据权利要求1所述的闪存储存系统，其特征在于，该闪存内被区分为一主机可存取区域及一系统控制区域，位于该主机可存取区域内的实体存储区块将被定义为一数据存储区块，而位于该系统控制区域内的实体存储区块则被定义为一控制存储区块，而其中至少有一控制存储区块用以加载及储存该连结对照表，被加载的连结对照表则成为一备份连结对照表，并且该连结对照表是在该微控制器激活时直接加载该备份连结对照表而建立。

3.根据权利要求1所述的闪存储存系统，其特征在于，该闪存内又被区分成多个存储段，而每一个存储段内都包括有多个实体存储区块，且同一个存储段内的所有逻辑地址指向数据将共同组成为一存储段地址对映表，而该存储段地址对映表将用以取代该连结对照表，并被储存于该暂存存储器。

4.根据权利要求1所述的闪存储存系统，其特征在于，包括有多个闪存，而每一个闪存中至少一实体存储区块与其它闪存中相对应的至少一实体存储区块共同组成为一存储段，且同一个存储段内的所有逻辑地址指向数据将共同组成为一存储段地址对映表，而该存储段地址对映表将用以取代该连结对照表，并被储存于该暂存存储器，该多个闪存以一串联、一并联及一串联/并联的其中之一型态而与该微控制器连接。

5.根据权利要求1所述的闪存储存系统，其特征在于，该闪存储存系统内包括有一系统时钟，该系统时钟包括有多个上升缘及多个下降缘，而每一个上升缘及每一个下降缘都可被用以选择作为该微控制器的一数据存取信息的变动依据。

6.一种闪存储存系统，其特征在于，包括有一微控制器及至少一闪存，闪存可连接该微控制器，而该闪存包括有多个储存体，而每一个储存体内所相对应的至少一实体存储区块共同组成为一存储页，同一存储页中的所有实体存储区块都为一无缺陷实体存储区块时，则被定义为一正常存储页，而同一存储页中存在有至少一实体存储区块为一有缺陷实体存储区块时，则被定义为不正常存储页，该正常存储页将通过该微控制器的作用而被编排于该闪存的一前段区域中，该不正常存储页则被编排于该闪存的一后段区域中。

7.如权利要求6所述的一种闪存储存系统，其特征在于，

所述闪存以一串联、一并联及一串联/并联的其中之一型态而与该微控制器连接，每一个闪存中还包括有多个实体存储区块，而每一个闪存中至少一实体存储区块与其它闪存中相对应的至少一实体存储区块共同组成为一存储段，而每一实体存储区块内又包括有一实体地址及一逻辑地址指向数据，该逻辑地址指向数据记录有一与该实体存储区块相对应的一逻辑存储区块的逻辑地址，同一个存储段内的每一个逻辑地址指向数据共同组成为一存储段地址对映表。

8.如权利要求6所述的一种闪存储存系统，其特征在于，还包括有一系统时钟，该系统时钟包括有多个上升缘及多个下降缘，而每一个上升缘及每一个下降缘都可被用以选择作为该微控制器的一数据存取信息的依据。

Images