CN101361310B - 用于通信数据的数据处理器系统及方法 - Google Patents

用于通信数据的数据处理器系统及方法 Download PDF

Info

Publication number
CN101361310B
CN101361310B CN2006800516663A CN200680051666A CN101361310B CN 101361310 B CN101361310 B CN 101361310B CN 2006800516663 A CN2006800516663 A CN 2006800516663A CN 200680051666 A CN200680051666 A CN 200680051666A CN 101361310 B CN101361310 B CN 101361310B
Authority
CN
China
Prior art keywords
data
processing unit
data processing
cell
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800516663A
Other languages
English (en)
Other versions
CN101361310A (zh
Inventor
埃瓦·赫克斯特拉诺瓦卡
安德烈·勒杜列斯库
大卫·R·伊旺艾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101361310A publication Critical patent/CN101361310A/zh
Application granted granted Critical
Publication of CN101361310B publication Critical patent/CN101361310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867Arrangements specially adapted for the transmitter end
    • H04L1/1874Buffer management
    • H04L1/1877Buffer management for semi-reliable protocols, e.g. for less sensitive applications like streaming video
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867Arrangements specially adapted for the transmitter end
    • H04L1/1887Scheduling and prioritising arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)
  • Retry When Errors Occur (AREA)

Abstract

说明了一种数据处理器系统,包括:第一和第二数据处理单元(PU1、PU2)。第一数据处理单元(PU1)包含:数据源(SW1、IP11、IP12),用于提供要传输至第二数据处理单元(PU2)的数据单元;以及重试缓冲器(RBUF),用于临时存储所传输的数据单元。第一数据处理单元配备了:数据选择器(RSEL),用于从数据源或从重试缓冲器选择数据单元;和控制器(RCTRL),用于控制数据选择器;以及输出(T1x),用于提供选中用于传输的数据。第二数据处理单元(PU2)包含:输入(RIx),用于接收所传输的数据;以及输出(PU20),用于继续向第三数据处理单元传输接收到的数据。第二数据处理单元还包含:输入缓冲器(IBUF),连接至输入,用于临时存储接收数据。第二数据处理单元还包含:检错器(ED),用于检测接收数据中的错误;以及消息发生单元(EF),连接至检错器(ED),用于在检错器检测到错误的情况下为第一数据处理单元产生错误信息。如果第一数据处理单元接收到错误信息,第一数据处理单元的控制器(RCTRL)就令数据选择器从重试缓冲器(RBUF)选择数据,否则就令数据选择器(RSEL)选择数据源(SW1、IP11、IP12)。不论所述数据单元是否正确接收,第一数据处理单元(PU1)都将数据单元的重传次数限于预先确定的最大次数。这样做就可以实现可靠性有所提高的流数据的无扰数据流。

Description

用于通信数据的数据处理器系统及方法
背景技术
目前,数据处理器系统包含多个数据处理单元,例如通用处理器、专用处理器以及存储器。数据处理单元通过通信链路交换数据。此外,还交换时钟信号用以同步比特/字节级的数据传输。时钟信号既可嵌入于数据信号之中,也可以单独提供。在大型系统中,将数据直接从源发送至目的地并非总是可行的。相反,可以经由连续处理单元之间的链路逐段地传输数据。用于在源和目的地间提供通信功能的连接可以依赖于所要通信的数据类型的提供各种级别的服务质量。服务质量的一个实例为保证吞吐量服务质量,根据后者,可以在预先确定的时间间隔内完成数据传输。同步数据需要保证吞吐量服务质量。对于尽力而为的服务质量而言,不对传递时间做任何保证。服务质量的另一个方面是数据传输的可靠性。除了用户数据(即所要传输的、供运行于数据处理器系统上的特定应用程序使用的数据)之外,还可以传输所谓的控制数据,用于对用户数据的传输加以控制。可以传输控制数据,用以指示链路再同步过程等的错误。
可以将时隙理解为通常情况下基于周期调度的、起始于预先确定的时刻的、时域内预先确定的窗口。为了允许插入相对较短的控制消息,比如包含上述控制数据,可以容许上述时刻的起点存在一定公差。可以为具有保证吞吐量要求的数据保留全部或部分可用时隙。在本申请中,将数据单元定义为在一个时隙内传输而调度的预先确定的数据量。数据单元可以包含多个数据分组,所述数据分组由分组头和有效载荷组成。可选地,分组也可以分布于多个数据单元之中。
实际上,在数据交换过程中无法避免错误的发生,因而误码率(bit errorrate)具有不等于0的取值,如10-12。虽然这是一个非常低的数值,然而任何差错都可能导致严重的故障。举例而言,时钟信号的误差将使所接收到的讲话无法听见,或使接收到的视频模糊不清。可靠性可以通过向所传送的数据添加纠错码的方式予以改善。然而,这样做会增加数据传输过程中的开销,并且并非总能保证数据的完整性(举例而言,纠错码也许不够强大,无法纠正发生的所有错误)。另外,众所周知,可以通过在各处理单元中应用简单的检错方法实现数据传输的可靠性,其中在各处理单元中接收数据,并在检测到错误的情况下请求重传。然而,这种实现可靠性的方式可能引起传输过程中的延时,延时大小取决于受错误影响的数据时隙数以及错误发生的次数。
发明内容
根据本发明,其目的在于提供一种数据处理器系统,所述数据处理器系统的数据交换具有(对链路差错)极强的鲁棒性、同时还具有可预测的时延以及有限的开销。
本发明的另一目的在于提供一种具有该优点的用于通信数据的方法。
根据本发明,提供了一种根据权利要求1所述的数据处理器系统以及一种根据权利要求7所述的方法。
在根据本发明的数据处理器系统中,根据以下原理对数据传输的可靠性进行改善。
起接收机作用的第二数据处理单元对接收到的数据执行检错方法,例如CRC校验,以确定接收到的数据是否是无错误的。如果检测到错误数据,第二数据处理单元就向起发射机作用的第一处理单元提供包含出错时隙标识(例如识别号)的反馈。发射机对其予以响应,重传被请求的数据。在重传开始时,发射机可以对从第一到第二数据处理单元的链路(也称为前向链路)执行再同步。第二数据处理单元所使用的用于向第一数据处理单元报告错误的链路也称为反向链路。第二处理单元可以利用反向链路向第一处理单元传输其他数据。同样,第一处理单元可以利用前向链路报告在所述其他数据中检测到的错误。
在根据本发明的设备和方法中,不论数据单元是否正确接收,属于保证吞吐量通信量业务类的数据单元的重传次数局限于预先确定的最大次数。此外,第二数据处理单元在晚于数据单元首次传输时刻预先确定时间间隔的时刻,转发接收到的数据单元。该预先确定的时间间隔的长度至少应足够长以支持预先确定的最大重传次数。
数据单元只在重试缓冲器中保持与容许重传次数有关的一段有限的时间。如果链路条件比较糟糕,继而积累了大量也可能对重传数据造成影响的错误,那么,由于在指定时间以后数据将被从重试缓冲器中删除,因此这可能导致数据的丢失。因此,换句话说,虽然吞吐量得到了保证,但是为了允许位于有错数据单元之后的数据单元的即时传递,在发生了严重问题时,牺牲了数据的可靠传递。对于诸如尽力而为数据等不属于保证通信量业务类的数据单元,可以依赖于其传输可靠性的要求,重传任意次或根本不予重传。
数据处理器系统可以包含任意数量的数据处理单元。数据处理单元排列的拓扑结构不一定必需是链状的,还可以是网络状的,其中系统中的每一个数据处理单元可以从多个邻居数据处理单元接收数据,还可以向多个接收数据处理单元传输数据。
根据本发明的数据处理器系统可以提供不同的通信业务类,如要求保证吞吐量服务质量的第一数据的业务类,以及要基于尽力而为原则传输的第二数据的业务类。在这种数据处理器系统,优选地,只重传第一数据。无论如何,只在未安排传输或重传第一数据的时间间隔内传输和/或重传第二数据。利用这种方式,第一数据就可以具有适度的时延。如果两个相邻数据处理单元间的传输协议没有提供足够级别的可靠度,高层协议依旧可以在不干扰第一类业务的传输调度安排的前提下对第二类数据进行重传。
在实施例中,第一数据处理单元可以包含用于产生其自身数据的数据源的发生器,例如诸如麦克风或摄像机或者随机数发生器或按照特定函数产生数据。在一特定实施例中,第一数据处理单元是交换机或路由器,并且所述数据源包含多个输入端口,调度器根据调度安排从输入端口之一选择传输用的数据。利用这种方式,就可以用任意数量的数据处理单元构建网络。
此外,第一数据处理单元的交换机或路由器可以包含多个输出端口。在数据处理器系统的实施例中,第一数据处理单元在数据单元重传期间提供了用于表示数据单元最初发送时隙的标记。这允许第二数据处理单元使其自身与输入数据流实现再同步。
在根据本发明的数据处理器系统的实施例中,在重传之前对第一和第二数据处理单元间的链路进行再同步。接收到的数据单元中的错误可以是数据处理单元去同步化(比如由于时钟信号错误)所造成的。这种去同步化还可能对位于报告其存在错误的数据单元之后的数据单元造成影响。因而,再同步降低了后继错误发生的风险。
在再同步之前,位于报告其存在错误的第一数据单元之后所接收到的数据单元也是不可靠的。根据本发明实施例,还要对那些在检测到其存在错误的数据单元的首次传输和重传间的时段内已经传输的同步数据单元进行重传。上述同步数据单元中每个同步数据单元之前都具有用于表示数据单元最初发送时隙的标记。
在另一实施例中,第二数据处理单元包含超时模块,用于在第一数据处理单元未即时重传所报告其存在错误的数据单元的情况下,提供超时信号。第二数据处理单元对用于报告错误的链路启动再同步过程。如果第一数据处理单元未对错误消息做出响应,第二数据处理单元用来报告错误消息的反向链路就可能无法正常工作。通常该问题是通过再同步予以解决的。
优选情况下,根据本发明的方法的特征在于,在第一和第二时隙的边界传输控制数据,控制数据一旦传输完毕,第二时隙立即开始。在这种情况下,就可以按照比如较早申请的专利申请EP05101717.6(PH050209)所描述的同步步骤对由用户数据传输引起的微小时延进行补偿。利用这种方式,由用户数据引起的时延明显小于跳过第二时隙时用户数据的传输、并且将用户数据传输推迟至随后第三时隙的情况。
可选地,还可以在该时隙内的其他时刻,比如在两个连续分组之间或者同一分组的两个连续的字之间传输控制数据。这样做的优势在于:控制消息时延较短,这使得重试缓冲器可以更小。
附图说明
参考附图更加详尽地对这些及其他方面予以说明。附图中:
图1示意性地示出了包含第一数据处理单元PU1以及第二数据处理单元PU2的数据处理器系统,
图2更加详细地示出了第一数据处理单元,
图3示出了用于第一处理单元的第一模块的实施例,
图4示出了用于第一处理单元的第二模块的实施例,
图5示出了第二模块的工作方法,
图6示出了第一处理单元的第三模块,
图7示出了第三模块的第一部分的工作方法,
图8示出了第三模块的第二部分的工作方法,
图9示出了第三模块的第三部分的工作方法,
图10示出了第一处理单元的第四模块,
图11示出了第四模块的工作方法,
图12示出了第二处理单元的实施例,
图13示出了第一和第二处理单元之间数据传输的第一示例,
图14示出了第一和第二处理单元之间数据传输的第二示例,
图15更加详细地示出了从第二处理单元到第一处理单元的错误消息传输,
图16更加详细地示出了从第一处理单元到第二处理单元的数据单元重传,
图17示出了第一和第二处理单元之间数据传输的第三示例,
图18示出了第一和第二处理单元之间数据传输的第四示例。
具体实施方式
图1示意性地示出了包含第一数据处理单元PU1以及第二数据处理单元PU2的数据处理器系统。第一数据处理单元具有:多个输入端口IP11、IP12;输出端口OP11、OP12以及受控于调度器SC1的、用于选择性地将数据从输入端口转发至输出端口的交换机X1。同样,第二数据处理单元也具有:输入端口IP21、IP22;输出端口OP21、OP22;以及受控于调度器SC2的交换机X2。
图2更加详细地示出了第一数据处理单元。第一数据处理单元PU1具有输出T1x,用于将数据流提供至与第二数据处理单元PU2相连的前向链路。第一数据处理单元PU1还具有输入R1x,用于从与第二数据处理单元PU2相连的反向链路接收数据流。
第一数据处理单元具有数据源DS1,用于提供要传输至第二数据处理单元PU2的数据单元。在这种情况下,交换机SW1的第一部分SW11起数据源的作用。第一部分SW11从多个输入端口IP11、IP12选择数据。调度器SC21根据调度安排从输入端口IP1、IP2之一选择数据。在更早提交的专利申请EP05101524.6(PH050189)中,描述这种交换机的示例。
第一数据处理单元PU1还包含串并转换器S/P,用于对经由反向链路T2x-R1x输入的数据进行串并转换。然而,在另一实施例中,数据可以按照并行方式予以传输。在这种情况下,串并转换器是多余的。串并转换器将其输出数据提供至用于检测输入数据中错误的检错器ED。检错器连接至时隙处理器,后者将时隙指向适当的队列,并将受错误影响的时隙予以丢弃。
数据处理单元包括重传处理器RH,用于传输或重新传输数据单元。在正常工作(无错误)期间,重传处理器是透明的。在这种情况下,重传处理器对由数据源DS1所提供的数据进行转发,用以通过前向链路进行传输。如果第二数据处理单元PU2报告了错误,重传处理器就提供用于重传的数据。数据处理单元还包括错误反馈单元EF,用于向第二数据处理单元PU2提供关于错误地接收到的数据的反馈。为此,错误反馈单元EF从检错器接收数据错误信号EOD。并串转换器P/S将并行数据转换为串行数据以供传输。如果将并行数据信道用作前向链路,并串转换器则是多余的。
在根据本发明的处理系统中,检错器具有双重功能:
检错器检测接收到的数据单元中的错误。为此,检错器执行冗余校验。
检错器提供由错误信号EOD以及其上有错误发生的时隙号SN构成的错误信息。
将该错误信息提供至调度器SC1和重传处理器RH,以向发射机提出对错误数据的请求,从而重新进行所述传输。
此外,检错器向时隙处理器SH传送信息,使时隙处理器能够阻止错误数据的继续传输。
当第二处理单元PU2已经检测到第一处理单元PU1所传输的数据中的错误时,检错器单元ED还可以识别由第二处理单元PU2产生的控制序列。
图3更加详细地示出了检错单元ED。检错单元ED包含去格式化器DE_F,所述去格式化器具有用于从串并转换器接收数据流的数据输入。去格式化器DE_F可以分离控制数据ESCD(此处还可表示为转义ESC数据)和用户数据SD。
在实施例中,控制数据具有以下格式:
用于指示ESC序列类型的通知。
用于表示与ESC序列关联的时隙,以及
用于对ESC序列进行纠错的循环冗余校验码CRC。
在本实施例中,所述通知包括:用于区分“紧急”和“常规”情况的第一比特,以及用于指示各种紧急和常规情况的附加比特。紧急类型的转义数据的示例有:ESC错误、ESC同步、ESC暂停。常规ESC数据可以比如包括流控制信息。应当理解的是,这仅仅是可以实现控制消息的方式的一个示例,所属领域技术人员可以构思出各种替代性的实现。
去格式化器DE_F的第一输出处提供分离的用户数据SD,在去格式化器DE_F的第二输出处提供控制数据ESCD。第一输出与时隙处理器和用于对用户数据进行CRC校验的检错器SCRC相连。如果检错器SCRC检测到用户数据中存在错误,就产生提供至错误反馈模块EF(图10)和时隙处理器SH的控制信号EOD(数据错误)。数据错误信号EOD可以是用于指示有关数据单元中是否出现了至少一次错误的1比特的信号。可选地,数据错误信号EOD可以是更详尽的错误消息。根据该信息(及其历史记录),时隙处理器就可以在数据含有错误的情况下,或数据虽无错误但其紧接着重传尚未开始的出错时隙的情况下做出丢弃用户数据的决定。
由于控制数据中的错误可能引起严重的故障,因此用对控制数据执行循环冗余校验(CRC)的循环冗余校验模块ECRC对识别出的控制数据进行处理。为此,控制数据具有同控制数据中的比特总数(如16)相比相对较多的冗余比特,如4比特。同时隙数据量相比,所传输的控制数据量相对较少。这意味控制数据可以极高的可靠度予以传输,而在所传输的数据总量中引起较低的开销。将来自检错器ECRC的译码输出数据提供至错误反馈检测器EEFD,错误反馈检测器EEFD对用于指示错误的控制消息加以识别,并将错误反馈消息供至调度器。错误反馈检测器EEFD分别将错误信号以及用于指示其中有错误发生时隙的时隙号作为输出予以提供。该信息使重传处理器RH和调度器SC1能够选择出用以重传的适当数据。
时隙处理器SH将时隙指向适当的队列,例如用于同步数据和尽力而为数据的队列。此外,还可能存在其他数据类的其他队列。时隙处理器SH还丢弃存在错误(以及受错误影响)的时隙。
图4更加详细地示出了时隙处理器SH的架构。时隙处理器包含输入缓冲器IBUF。输入缓冲器IBUF经由串并转换器S/P和检错器单元ED连接至输入R1x,用于临时存储所接收到的数据。在图4所示的实施例中,时隙处理器SH包含用于同步数据和尽力而为数据的独立的输入缓冲器IBUF、BBUF。解复用单元DMUX选择性地将同步数据和尽力而为数据分别供至第一缓冲器IBUF或第二缓冲器BBUF。第一缓冲器IBUF还为各同步数据单元存储其对应的时隙号SNUM。
时隙处理控制单元SHCTRL控制解复用单元DMUX。时隙处理控制单元SHCTRL接收输入信号EOD、链路再同步信号LRS以及调度信号SC。时隙处理控制单元SHCTRL利用这些信号确定要将输入数据写入IBUF、BBUF哪个缓冲器,并在再同步/重传前丢弃掉含有错误的数据时隙以及跟在错误后的数据时隙。
图5示出了时隙处理器SH的工作过程。
在步骤S5_1中,时隙处理器SH等待时隙边界。在时隙边界的对应时刻,时隙处理器在步骤S5_2中检验是否为所述时隙调度了同步数据单元。倘若不是这种情况,控制流返回至步骤S5_1。如果同步分组开始,就在步骤S5_3中对EOD进行检验,以确定该时隙中接收到的数据单元是否有错。如果EOD信号指示存在错误,就在步骤S5_4对设置重传标记,并控制流返回步骤S5_1。如果EOD信号指示不存在错误,就在步骤S5_5检验是否设置了重传标记的当前状态。倘若不是这种情况,就将控制流交予步骤S5_7。这里,将同步分组写入同步数据专用的输入缓冲器IBUF。此外,在步骤S5_8中,将与所述同步数据单元相对应的时隙号SNUM写入所述的输入缓冲器IBUF,随后控制流返回至步骤S5_1。如果在步骤S5_5中确定设置了重传标记,就随即在步骤S5_6中检验链路是否完成了再同步。如果链路尚未完成再同步,就将控制流马上交予步骤S5_1。如果链路已完成再同步,就在步骤S5_9中清除重传标记,随后执行步骤S5_7和S5_8,之后控制返回至步骤S5_1。
图6更加详细地示出了重传处理器RH。重传处理器或透明地对从交换机X接收到的用户数据进行转发,或在所述较早的传输过程中有错误发生的情况下重传已传输的用户数据。如图6所示,重传处理器包含:用于接收由交换机X或其他数据源提供的时隙数据SD的输入,以及用于临时存储同步数据以及相应时隙号SNUM的重试缓冲器RBUF。同步数据单元经第一次传输后在重试缓冲器RBUF中保存一段预先确定的时间。
时隙号起标签的作用,从而便于在缓冲器中查找适当的同步时隙数据。时隙号还确定了何时应该转发同步数据。
提供数据选择器RSEL,用于传输在输入端口接收到的时隙数据或临时存储在重试缓冲器RBUF中的数据。数据选择器RSEL的输出RSELO形成了重传处理器RH的输出,后者通过错误反馈模块EF以及并串转换器P/S与第一数据处理单元PU1的输出相连。
数据选择器RSEL和重试缓冲器RBUF受控制器的控制。
控制器RCTRL包含:写入控制模块WC、删除控制模块RC、发送控制SC模块,用于分别控制来自重试缓冲器RBUF的分组的写入、删除以及发送。
如果接收数据处理单元PU2检测到较早发送的同步数据分组中的错误,就返回表示这一事实的控制数据。该控制数据的接收使从缓冲器RBUF重传所述分组成为可能。为此,发送控制模块SC向重试缓冲器RBUF提供适当的时隙号SNUM,并使选择器RSEL能够将相应的数据单元传至选择器RSEL的输出。在本实施例中,只重传同步数据分组。然而,可以存在更高层的控制层,后者用于检验终点是否确实已接收到所传输的数据,还可以发起重传,如有需要将重复发起重传,直至正确接收到全部数据为止。
为了便于识别重传的数据,在每个重传的同步分组前加上带有时隙号标识的序列。在重选期间,根据调度安排将刚到达的数据单元存储在重试缓冲器RBUF中。在可选实施例中,不但要重传报告其中含有错误的数据单元,还在接收到所述出错报告时重传已传输的全部数据单元。在该实施例中,只需在序列中的第一个重传数据单元前添加标签或时隙号。
参考图7所示的流程图,更加详细地对写入控制模块WC的工作过程予以说明。
在步骤S7_1中,控制模块WC等待时隙边界。在步骤S7_2中,写入控制模块检验同步数据单元是否起始于该时隙边界。倘若不是这种情况,控制流就返回至步骤S7_1。如果同步数据单元开始,就在步骤S7_3中将该数据单元存储在重试缓冲器中,并在步骤S7_4中将其时隙号存储在重试缓冲器中。步骤S7_4之后,控制流返回至步骤S7_1。
图8更详细地示出了删除控制模块RC的工作过程:
在步骤S8_1中,程序等待,直到时隙边界的起点为止,然后将控制权交予步骤S8_2。
在步骤S8_2中,检测同步数据单元在重试缓冲器RBUF保存的时间是否大于预先确定的时间间隔。举例而言,假设预先确定的时间间隔的持续时间为3时隙。
如果重试缓冲器不含任何同步数据单元,控制流就马上返回至步骤S8_1。如果同步数据单元存在于重试缓冲器的持续时间大于预先确定的时间间隔,就在步骤S8_3中将数据单元从重试缓冲器中删除,并在在步骤S8_4中将其时隙号从重试缓冲器中删除。步骤S8_4之后,控制流返回至步骤S8_1。
图9更详细地示出了发送控制模块SC的工作过程。
在步骤S9_1中,发送控制模块SC等待来自检错器ED的数据错误信号EOD。如果报告存在错误,发送控制模块就在步骤S9_2检验重试缓冲器RBUF是否为空。如果重试缓冲器RBUF确实为空,发送控制模块就继续执行步骤S9_3,在步骤S9_3中执行再同步操作(也称为链路复位),并发送当前时隙号。以这种方式避免时钟误差。
如果重试缓冲器为空,就在步骤S9_4中检验重试缓冲器RBUF中是否存在与报告其中含有错误的时隙(也称为e-slot)相对应的数据单元。倘若如此,就在步骤S9_5开始再同步操作,并在后继步骤S9_6中发送位于前面带有e-slot的时隙号的、与e-slot相对应的同步数据单元。然后,在步骤S9_7中,检验所述数据单元的时隙号是否对应于当前时隙号。倘若如此,控制流就返回至步骤S9_1。倘若不是这种情况,就在步骤S9_9中检测重试缓冲器是否为空。如果重试缓冲器不为空,就在步骤S9_8中从重试缓冲器取出下一个可用的同步数据单元。如果在步骤S9_4中检测到重试缓冲器中不存在与e-slot相对应的数据单元,也执行步骤S9_8。如果在步骤S9_9中确定重试缓冲器RBUF为空,控制流就经过上述步骤S9_3转移至步骤S9_1。
第二数据处理单元还包含错误反馈单元。该单元起消息生成单元的作用,消息生成单元连接至检错器,用于在检错器检测到错误时为第一数据处理单元产生错误消息。
图10更加详细地示出了错误反馈单元EF。该单元将控制数据插入用户数据流。优选情况下,在时隙边界插入控制数据。可选地,可以在分组(尽力而为以及保证吞吐量分组)边界、或字(例如字节)边界插入控制数据。采用这种方式,就可以用于检测控制消息的更加复杂的检测装置为代价,以较短的时延发送控制消息。可选地,数据链路可以是非对称的,即前向存在数据传输,反向不存在数据传输。在这种情况下,由于无其他数据共享反向链路,因而当应该发送控制数据时,反向只发送控制数据,且控制数据的发送不受任何限制。可以在必须发送控制数据前,将反向链路保持在低功耗状态。在这种情况下,控制数据的传输需要一段附加时间用于为链路加电。如图10所示,错误反馈单元包括时隙缓冲器SB,用于临时存储该时隙所要发送的时隙数据。时隙缓冲器SB具有连接至重传处理器RH的输入。待插入于数据流中的控制数据是由控制数据发生器ESG产生的。在本实施例中,选择模块SEL连接至时隙缓冲器SB,用于选择由时隙缓冲器SB提供的时隙数据或由控制数据发生器ESG提供的控制数据。选择模块SEL受控于控制模块CTRL,后者还响应于数据错误信号EOD或超时TO,对控制数据发生器加以控制。
如果在指定的时间间隔内未发生预期响应,就产生超时信号TO。为此,如果预期在特定事件后的指定时段内发生与该事件有关的响应,就触发计时器。举例而言,当检测到数据单元中的错误时,就预期在向数据发射机发送错误反馈后3个时隙内,所述数据单元将被重传。如果该响应没有发生,就发出超时信号。举例而言,发生超时的原因可能是:错误反馈消息发生错误,发射机无法识别。在这种情况下,链路传输继续进行,就好像什么事情也没有发生一样。如果检测到超时,就对反向链路进行再同步,并再次发送反馈。如果在定时器超时前开始重传,附加反馈就不是必需的。用于产生超时信号的定时器可以是控制器CTRL的一部分。
如果控制器接收到数据错误信号EOD,就将出错时隙的时隙号SN提供给控制数据发生器。如果检测到超时,控制器就将与超时相关的错误消息的时隙号提供给控制信号发生器。
图11示意性地示出了错误反馈单元EF的控制模块CTRL的控制流。
在步骤S11_1中,控制模块CTRL确定是否在特定时隙内接收到的数据中检测到错误,或者是否检测到超时的情形,即在预先确定的时段内未接收到重传数据。
如果未检测到上述情况中的任意一种情况,就在步骤S11_2中向下一处理单元发送适于传输的重试缓冲器RBUF中的数据。如果检测到上述情况中的任意一种情况,就在步骤S11_3中产生ESC序列,并在步骤S11_4中发送ESC序列。如果执行完步骤S11_4,控制模块CTRL就执行步骤S11_2。执行完步骤S11_2中,过程就重复执行步骤S11_1。
图12更详细地示出了第二数据处理单元PU2。在所示实施例中,第二数据处理单元PU2与第一数据处理单元PU1相同。第二数据处理单元PU2具有用于从第一数据处理单元PU1的输出T1x接收所传输数据的输入R2x。第二数据处理单元PU2还具有输出PU2O。将接收到的数据从输出PU2O再次传输出去,在这种情况下,将接收到的数据经由交换机X21传输至第三数据处理单元(未示出)。
在所示实施例中,数据处理单元PU1、PU2是完备的,即能够彼此传输数据,并且能够彼此提供错误反馈消息。在另一实施例中,可以将数据处理单元PU1、PU2分别配置成数据发射机和数据接收机。在那种情况下,只需要第二数据处理单元PU2能够产生并传输错误消息,而只需要第一数据处理单元PU1能够检测来自数据处理器配置PU2的错误消息。
在根据本发明的数据处理器系统的这种实施例中,第一数据处理单元PU1具有数据源,用于向第二数据处理单元PU2提供要传输至后者的数据单元。第一数据处理单元PU1还包含:重试缓冲器,用于临时存储发送的数据单元;和数据选择器,用于从数据源或重试缓冲器选择数据单元;以及用于控制数据选择器的控制器。可以比如按照图6所描述的方式,将重试缓冲器、数据选择器以及控制器集成在重传处理器中。可以用数据选择器RSEL的输出RSELO形成用于提供选定用于传输的数据的输出。由于第一数据处理单元PU1无需接收用户数据,在这种情况下,时隙处理器SH是多余的。
第二数据处理单元PU2包含:输入R2x,用于从第一数据处理单元PU1接收发送数据;以及输出,用于继续向第三数据处理单元传输接收到的数据;连接至所述输入的输入缓冲器,用于临时存储所接收的数据;用于检测所接收数据中的错误的检错器;以及连接至检错器的消息发生单元,用于在检错器检测到错误的情况下为第一数据处理单元产生错误消息。在这种情况下,检错器ED的输出可作为第二数据处理单元PU2的输出。由于第二数据处理单元PU2本身不向第一数据处理单元PU1传输数据,因此第二数据处理单元PU2无需包含重传处理器RH。
正如前述实施例中一样,如果第一数据处理单元PU1接收到错误消息,第一数据处理单元PU1的控制器就促使数据选择器RSEL从重试缓冲器RBUF中选择数据,否则,就令数据选择器RSEL选择数据源。不论数据单元是否正确接收,第一数据处理单元PU1将数据单元的重传次数限于预先确定的最大次数。下面用若干第一和第二处理单元间的数据传输示例进一步对本发明予以阐明。在这些示例中,假设两个通信处理单元,如数据处理器系统中的交换机含有由安置于通信链路中的处理单元中的转发时延造成的、相同的但周期性循环的同步调度。在这种情况下,假设转发时延包含5个时隙。这5个时隙包括:3时隙的重传时延、1时隙的交换时延以及用于帧同步的1个时隙。该数量基于以下的假设:
重传一次足以恢复同步数据中的错误。
重传前对数据链路进行再同步。
各重传同步分组前有再同步控制序列。
各交换机具有固定的同步调度。
虽然,在这种情况下假设只允许重传一次,但对于所属领域技术人员而言,显而易见假设重传次数局限于预先确定的最大值,重传次数可以大于一次。毫无疑问,用作发射机的数据处理单元的重试缓冲器应当足够大。即,重试缓冲器应当能够在依旧接受新数据的同时,促使数据单元始终保持可用,直到重传次数达到所述预先确定的最大次数为止。此外,用作接收机的数据处理单元的输入缓冲器也应足够大以便将输入数据延迟与最大重传次数相对应的时间间隔。在这种情况下,除非第二数据处理单元PU2即使在最后一次重传时也错误地接收了同一数据单元,否则第二数据处理单元PU2再次传输的数据流不受第一至第二数据处理单元的数据流中发生的错误的影响。在这种情况下,第一数据处理单元PU1继续传输错误地传输的数据单元之后的数据单元,因而除了预先确定的转发时延,由第二数据处理单元PU2再次传输的数据流不会引起其他时延。换句话说,如果在需要将同步数据单元转发至下一数据单元前未正确接收到同步数据单元,调度安排继续执行,因此无论如何对将按时转发接收有误的数据单元之后的数据。
以下,将同步重试缓冲器理解成第一处理单元PU1的重传处理器RH中的同步重试缓冲器RBUF。将同步输入缓冲器IBUF理解成第二处理单元PU2的时隙处理器SH的同步输入缓冲器IBUF。
图13示出了未发生错误的正常运行过程中缓冲器的内容。在该附图中,垂直方向表示时间,时间按从上到下的方式推移。从左到右示出了以下内容:交换机X1的同步调度、第一处理单元PU1的重传处理器RH中的同步重试缓冲器RBUF的内容、通过链路传输的数据、第二处理单元的同步输入缓冲器IBUF的内容、以及交换机X2的同步调度。
由图13可见,交换机X1含有对来自4条连接A、B、C和D的数据业务的调度安排。该调度安排以16时隙的周期予以重复。
在调度安排中,空白时隙是未分配的。这些时隙可用于尽力而为数据。
从图中可见,对接收交换机X2的调度安排相对于对交换机X1的调度安排延迟了5个时隙。
在时隙1中,交换机X1安排传输连接A的数据单元Ab。根据调度安排,通过链路T1x-R2x传输数据单元Ab,并将其存储在第一数据处理单元PU1的重传处理器RH的同步重试缓冲器RBUF中。此外,在前一时隙期间将数据单元Aa存储在同步重试缓冲器RBUF中。将所传输的数据单元Ab存储在第二数据处理单元的时隙处理器SH中的同步输入缓冲器IBUF中。该输入缓冲器IBUF已包含先前接收的连接A的数据单元Aa以及连接D的数据单元Dc,同时安排将先前接收到的数据单元Db传输至下一交换机。
在时隙2中,根据调度安排,通过链路发送数据单元Ac。此外,将数据单元Ac临时存储在重试缓冲器RBUF中。在所述时隙中,将数据单元Ac存储在第二数据处理单元PU2的输入缓冲器IBUF中,同时安排继续传输先前接收到的数据单元Dc。
在第三时隙中,第一处理单元PU1传输数据单元Ad。根据调度安排,将数据单元Ad存储在重试缓冲器RBUF中。在同一时隙内,数据单元Aa写入重试缓冲器RBUF 3个时隙后,将其从重试缓冲器RBUF中删除。第二处理单元PU2接收到所传输的单元Ad,并将所传输的单元Ad存储在其同步输入缓冲器IBUF中。在第三时隙内,没有为第二处理单元PU2安排数据传输。因此,第二处理单元PU2可以利用该时隙传输尽力而为的数据。
图14示出了第二种情形,其中在同步时隙中发生了一次错误。
在时隙6以前,工作过程与图13所描述的过程相同。
在时隙6中,处理单元1根据调度安排传输数据单元Ba,并将该数据单元的副本存储在其重试缓冲器RBUF中。第二处理单元PU2将该数据单元的副本存储在其输入缓冲器IBUF中,并将数据单元Ab从中删除。
在时隙6结束时,第二处理单元PU2检测到数据单元Ba中的错误,并在时隙7中将表示这一事实的消息交予第一处理单元PU1。图15示意性地示出了这个消息。图15示意性地示出了数据处理单元PU1、PU2,并且更加详细地示出了利用从PU2到PU1的反向链路发送的数据流。在时隙t=3、....、t=6内,第二数据处理单元利用反向链路传输各数据单元,如同步或尽力而为数据单元。当时隙t=6的数据单元传输完毕时,第二数据处理单元就插入用于表示错误的控制序列。在所示实施例中,控制序列继而包括:4比特的控制码、接收有误的数据单元的时隙号的8比特指示以及4比特CRC码。时隙号从最后接收到的参考时隙开始算起。该时隙号由时隙计数器(未示出)予以提供,当进行再同步时对时隙计数器进行调整。
在所示实施例中,控制码包括:2比特的控制指示符,用于区分“常规”和“紧急”消息;以及2比特的类型指示符,用于指示各种常规消息或各种紧急消息。在该控制消息后,第二数据处理单元继续传输时隙t=7、....、t=9的数据单元。由插入控制数据导致的时延在链路容许的范围以内。
仍然参考图14,在时隙7中,第一数据处理单元PU1传输下一个数据单元Bb,将该数据单元存储在其重试缓冲器RBUF中,并将前一批数据单元中的数据单元Ae从其重试缓冲器RBUF中丢弃。
在时隙8中,数据处理单元PU1仍然根据调度安排,传输来自连接C的数据单元Ca,并将数据单元Ca存储在其重试缓冲器RBUF中。将来自连接A的数据单元Af从重试缓冲器RBUF中丢弃。
在时隙9中,第一数据处理单元PU1已经处理完来自第二数据处理单元PU2的错误消息。第一数据处理单元PU1并不利用该时隙传输尽力而为数据,而是向第二数据处理单元PU2重传其重试缓冲器RBUF中的数据单元Ba,第二数据处理单元PU2将该数据单元存储在其输入缓冲器IBUF中。值得注意的是,接收到的数据单元中的错误可能是由错误的时钟恢复所导致的。即,两个处理单元PU1、PU2可能不同步。这意味着,在错误得到恢复的数据单元之后发送的数据单元是不可靠的。因此,为了防止进一步的传播,在重传前对第一和第二数据处理单元PU1、PU2间的前向链路进行再同步(在附图中用R表示)。此外,不但重传选中的检测到错误的数据单元,还要对在选中数据单元的首次传输和重传间的时段内发送的同步数据单元进行重传。
再同步的特性取决于发送时钟信号的方式。如果时钟信号是利用独立线路传输的,可以通过先将链路断电然后重启的方式启动再同步过程。
在重启时,第一数据处理单元PU1传输再同步控制序列,所述再同步控制序列中含有紧接在控制序列后的数据单元的参考时隙号。图16示意性地示出了这个过程。如其中所示,在时隙6中,第一处理单元PU1传输由第二数据处理单元PU2错误地接收的数据单元Ba。在接下来的时隙7、8中,第一数据处理单元PU1分别传输数据单元Bb和Ca。然后,在时隙9开始前,将链路断电并且重启,将链路断电并且重启需要一个断电和重启时间Tpdr。处理单元PU2传输再同步控制序列CTRLM,再同步控制序列包括:控制指示符CTRLI、控制类型CTRLT、其中传输了错误地接收的数据单元的时隙的时隙号SNUM=6、以及检错码,此处为循环冗余校验RCC。然后重传数据单元Ba。
假如有内嵌时钟,就没有必要断电。在这种情况下,传输诸如用于PCI-Express的K-code等预先确定的训练序列就够了。
仍然参考图14,在时隙9中,第二数据处理单元已安排继续传输数据单元Ae。
在时隙10中,第一数据处理单元PU1重传数据单元Bb,第二数据处理单元PU2将该数据单元存储在其输入缓冲器IBUF中。第二数据处理单元PU2已安排继续传输数据单元Af。
在时隙11中,第二数据处理单元PU2已安排继续传输数据单元Ba。尽管在将该数据单元Ba从第一处理单元PU1传输至第二数据处理单元PU2的过程中发生了错误,然而可以按照第二数据处理单元PU2的传输调度安排继续传输该数据单元。
图17示出了在重传过程中有错误发生的第三种情形。在时隙11以前,数据传输过程与先前的情况相同。在时隙11结束时,第二数据处理单元PU2识别到数据单元Ca传输中的错误,并将该错误报告给第一数据处理单元PU1。在时隙13结束时,第一数据处理单元PU1已处理完该错误消息。由于重试缓冲器中不再含有这个被请求的数据单元Ca,因而第一数据处理单元PU1不继续传输不可靠的数据单元Ca、Da和Db。反之,第一数据处理单元在时隙13和14间发起第一和第二数据处理单元PU1、PU2间的链路的再同步(R)。然后根据调度安排在时隙14中继续传输数据单元Dc。
由于不论数据单元是否正确接收,第一数据处理单元PU1将数据单元的重传次数限于预先确定的最大次数,因此错误只暂时影响对第二数据处理单元PU2的传输的时间安排。
在所示示例中,重传过程中的错误发生在数据单元Ca中。如果第一个错误只影响数据单元Ba,不影响时钟信号,并且在同步数据单元Ca首次传输时正确接收到同步数据单元Ca,那么就可以取而代之将存储在第二处理单元PU2的输入缓冲器中的该数据单元Ca的副本用于继续传输。
第二数据处理单元PU2的时隙处理器SH具有以下选项。
如果不论出于何种原因同步数据单元在经第二次传输后被标为有误,那么最好不再继续传输。取而代之,可以将已为同步数据单元保留的时隙用于传输尽力而为数据单元。或者,在该时隙期间将链路断电,从而可以实现节省的目标。然而,在实施例中,时隙处理器可以继续传输这个遭到破坏的数据单元,并让目的地的应用程序决定如何处理这个数据单元。
图18示出了另一种特殊情形。同图17和14的情况一样,第二数据处理单元PU2检测到在时隙6中接收到的数据单元Ba中的错误。同样,一旦检测到这个错误,第二处理单元PU2就向第一数据处理单元PU1传输指示该错误的控制消息。然而,在这种情况下,第一数据处理单元PU1未正确接收到所述控制消息。因此,第一数据处理单元PU1按照调度安排继续传输。在时隙9中,第二数据处理单元PU2识别出第一数据处理单元PU1没有在预期时间间隔内重传错误地接收的Ba,即发生超时。一旦检测到这个超时,第二数据处理单元PU2就对连接至PU1的反向链路进行再同步,并向PU1发送比如重复先前错误消息的消息。由于PU1的重试缓冲器中不再含有错误地接收的数据单元Ba,因而无法重传数据单元Ba。然而,为了降低发生其他错误的可能性,在继续在时隙11中传输Ca前,第一数据处理单元PU1对连接至PU1的反向链路进行再同步。
值得注意的是,本发明的保护范围不局限于此处说明的实施例。系统的各部件是用硬件、软件或其组合予以实现的。举例而言,各种控制模块,如CTRL、RCTRL可以用经适当程序设计的通用微处理器予以实现,但还可以作为专用硬件予以实现。输入和重试缓冲器可以用各种方式予以实现。小型fifo可以用具有独立读写接口,因而需要独立状态机的硬件fifo或移位寄存器予以实现。大型FIFO可以用双端口(写端口、读端口)或单端口RAM予以实现。在后一种情况下,优选以静态调度周期实现读写操作。在两种情况下,独立状态机均使设计更加简化。
本发明的保护范围均不受权利要求中的参考数字的限制。词语“包含”不排除权利要求所述部件之外的那些部件。位于元件之前的词语“一(一个)”不排除多个所述元件。本发明在于各种崭新的特征或特征的组合。

Claims (13)

1.一种数据处理器系统,包括:
第一和第二数据处理单元(PU1、PU2),
第一数据处理单元(PU1)包含:
数据源(SW11),用于提供要传输至第二数据处理单元(PU2)的数据单元,
重试缓冲器(RBUF),用于临时存储所传输的数据单元,
数据选择器(RSEL),用于从数据源(SW11)或从重试缓冲器(RBUF)中选择数据单元,
控制器(RCTRL),用于控制数据选择器,
第一单元输出(Tlx),用于提供选定用于传输的数据(SD),
第二数据处理单元(PU2)包含:
输入(R2x),用于接收所传输的数据,
第二单元输出(PU2O),用于进一步地向第三数据处理单元传输所接收到的数据,
输入缓冲器(IBUF),连接至输入(R2x),用于临时存储所接收的数据,
检错器(ED),用于检测所接收数据中的错误,
消息发生单元(EF),连接至检错器(ED),用于在检错器(ED)检测到错误的情况下为第一数据处理单元产生错误消息,
其中,如果第一数据处理单元接收到错误消息,第一数据处理单元(PU1)的控制器(RCTRL)就使数据选择器(RSEL)从重试缓冲器(RBUF)中选择数据,否则就使数据选择器(RSEL)从数据源中选择数据,并且,不论第二数据处理单元(PU2)是否正确接收到所述数据单元,第一数据处理单元(PU1)都将属于保证吞吐量通信业务类的数据单元的重传次数限于预先确定的最大次数。
2.根据权利要求1所述的数据处理器系统,其中第二数据处理单元还在第一数据处理单元首次传输数据一段时间以后传输所述数据,该段时间至少等于第一数据处理单元进行预先确定的最大重传次数的重传所需的一段时间,其中,第二数据处理单元的输入缓冲器容量足以容纳从第二数据处理单元接收到所述数据的时刻起到第二数据处理单元继续传输所述数据的时刻为止的数据。
3.根据权利要求1所述的数据处理器系统,其中供传输所用的数据包括:要求保证吞吐量服务质量的第一数据、以及要基于尽力而为原则传输的第二数据,其中所述数据处理器系统只对第一数据提供重传,在未安排传输或重传第一数据的时间间隔内传输第二数据。
4.根据权利要求1所述的数据处理器系统,其中第一数据处理单元(PU1)的数据源包括与多个输入端口(IP 11、IP 12)相连的交换机或路由器(SW1),并且其中第一数据处理单元(PU1)还包含调度器(SC1),用于根据调度安排从输入端口之一选择数据。
5.根据权利要求4所述的数据处理器系统,其中第一数据处理单元的交换机或路由器还包含多个输出端口(OP11、OP12)。
6.根据权利要求1所述的数据处理器系统,其中第一数据处理单元(PU1)在重传数据单元期间提供用于表示数据单元最初发送时隙的标记(SNUM)。
7.根据权利要求1所述的数据处理器系统,其中在重传之前对用于从第一数据处理单元(PU1)向第二数据处理单元(PU2)传输数据单元的前向链路进行再同步。
8.根据权利要求1所述的数据处理器系统,其中还对那些在检测到其存在错误的数据单元的首次传输和重传之间的时段内已经传输的同步数据单元进行重传。
9.根据权利要求1所述的数据处理器系统,其中第二数据处理单元(PU2)包含超时模块,所述超时模块用于在第一数据处理单元(PU1)未及时重传报告其存在错误的数据单元的情况下,提供超时信号,其中第二数据处理单元(PU2)对用于报告错误的反向链路启动再同步过程。
10.一种采用权利要求1所述的数据处理器系统来通信数据的方法,包括以下步骤:
由第一数据处理单元进行:
发送数据单元,所述数据单元包含检错码,将所述数据单元存储在重试缓冲器中,
基于请求,从重试缓冲器中获取所述数据单元,并重传所述数据单元,
由第二数据处理单元进行:
接收所述数据单元,
将所述数据单元存储在输入缓冲器中,
利用检错码验证所接收到的数据单元的正确性,
在经校验认为接收到的数据单元有误的情况下,请求重传所述数据单元,
接收重传的数据单元,以及
向第三数据处理单元传输所接收到的数据单元,其中不论所述数据单元是否正确接收,属于保证吞吐量业务类的数据单元的重传次数都局限于预先确定的最大次数。
11.根据权利要求10所述的方法,其特征在于,在第一和第二时隙的边界传输控制数据,控制数据一旦传输完毕,第二时隙立即开始。
12.根据权利要求10所述的方法,其特征在于,数据单元至少包括第一和第二数据分组;以及其中在第一和第二数据分组的边界传输控制数据,控制数据一旦传输完毕,就立即开始传输第二数据分组。
13.根据权利要求10所述的方法,其特征在于,在用户数据的第一和第二字节的边界传输控制数据,控制数据一旦传输完毕,就立即开始传输用户数据的第二字节。
CN2006800516663A 2005-11-23 2006-11-14 用于通信数据的数据处理器系统及方法 Active CN101361310B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05111126 2005-11-23
EP05111126.8 2005-11-23
PCT/IB2006/054240 WO2007060574A2 (en) 2005-11-23 2006-11-14 A data processor system and a method for communicating data

Publications (2)

Publication Number Publication Date
CN101361310A CN101361310A (zh) 2009-02-04
CN101361310B true CN101361310B (zh) 2012-11-14

Family

ID=38002078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800516663A Active CN101361310B (zh) 2005-11-23 2006-11-14 用于通信数据的数据处理器系统及方法

Country Status (4)

Country Link
US (1) US8230289B2 (zh)
EP (1) EP1994668A2 (zh)
CN (1) CN101361310B (zh)
WO (1) WO2007060574A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8443247B2 (en) * 2008-12-12 2013-05-14 Qualcomm Incorporated Methods and systems using window start update for wireless communication HARQ connection
KR20110058575A (ko) * 2009-11-26 2011-06-01 삼성전자주식회사 데이터 프로세싱 시스템에서의 대역폭 동기화 회로 및 그에 따른 대역폭 동기화 방법
US8634480B2 (en) 2010-09-30 2014-01-21 Infineon Technologies Austria Ag Signal transmission arrangement with a transformer and signal transmission method
US20130179528A1 (en) * 2012-01-11 2013-07-11 Bae Systems Controls, Inc. Use of multicore processors for network communication in control systems
WO2016057038A1 (en) * 2014-10-09 2016-04-14 Hewlett Packard Enterprise Development Lp A transmitter that does not resend a packet despite receipt of a message to resend the packet
CN107992445B (zh) * 2017-11-27 2022-01-25 上海兆芯集成电路有限公司 通信控制器、通信方法与系统单芯片
DE102019133894A1 (de) * 2019-12-11 2021-06-17 Beckhoff Automation Gmbh Verfahren zum zyklischen Übertragen von Daten zwischen Kommunikationsteilnehmern auf einem Datenübertragungskanal und Datenübertragungssystem
TWI805961B (zh) * 2020-11-04 2023-06-21 瑞昱半導體股份有限公司 序列傳輸系統以及序列傳輸方法
CN113501396B (zh) * 2021-07-14 2023-06-06 上海三菱电梯有限公司 电梯通信系统
CN113726485A (zh) * 2021-07-15 2021-11-30 深圳市有为信息技术发展有限公司 用于商用车车载终端的多处理器间的通信方法及车载终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988545A (en) * 1974-05-17 1976-10-26 International Business Machines Corporation Method of transmitting information and multiplexing device for executing the method
CN1422032A (zh) * 2001-11-28 2003-06-04 华为技术有限公司 一种混合自动重传方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2344363A1 (en) * 1998-09-16 2000-03-23 Scientific Research Corporation Systems and methods for asynchronous transfer mode and internet protocol
US7032153B1 (en) * 2000-11-28 2006-04-18 Nortel Networks Limited Dynamic automatic retransmission request in wireless access networks
US7076717B2 (en) * 2003-06-13 2006-07-11 Microsoft Corporation Time-aware best-effort hole-filling retry method and system for network communications
EP1721405B1 (en) * 2003-12-29 2014-04-02 Electronics and Telecommunications Research Institute Method for retransmitting packet in mobile communication system and computer-readable medium recorded program thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988545A (en) * 1974-05-17 1976-10-26 International Business Machines Corporation Method of transmitting information and multiplexing device for executing the method
CN1422032A (zh) * 2001-11-28 2003-06-04 华为技术有限公司 一种混合自动重传方法

Also Published As

Publication number Publication date
WO2007060574A3 (en) 2007-12-13
US20090222705A1 (en) 2009-09-03
CN101361310A (zh) 2009-02-04
WO2007060574A2 (en) 2007-05-31
EP1994668A2 (en) 2008-11-26
US8230289B2 (en) 2012-07-24

Similar Documents

Publication Publication Date Title
CN101361310B (zh) 用于通信数据的数据处理器系统及方法
US6091705A (en) Method and apparatus for a fault tolerant, software transparent and high data integrity extension to a backplane bus or interconnect
US4511958A (en) Common bus access system using plural configuration tables for failure tolerant token passing among processors
US6661773B1 (en) Method for detection of stale cells following route changes in a data communication
US4750165A (en) Method of duplex data transmission using a send-and-wait protocol
JPH05204804A (ja) 高速伝送ライン・インターフェース
CA2264148A1 (en) Distributed network synchronization system
CN103141050B (zh) 快速通道互联系统中数据包重传方法、节点
CN103329467A (zh) 实时数据传输方案中检测并报告同步丢失和同步保持的系统和方法
JPH0127615B2 (zh)
CN111030747B (zh) 一种基于FPGA的SpaceFibre节点IP核
JPH06501360A (ja) ネットワークトラフィック管理
CN103188059A (zh) 快速通道互联系统中数据包重传方法、装置和系统
US9479277B2 (en) Mechanism for channel synchronization
CN108512785A (zh) 一种数据传输协议方法
CN105119691A (zh) 一种以太网点到点可靠传输的方法
US7586950B1 (en) Remote management interface
CA2399619A1 (en) Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment
JP2008227890A (ja) Tdm回線エミュレーションにおける2重化構成の伝送方法、伝送システム及び受信装置
JPH01105644A (ja) データ伝送制御方法およびデータ通信装置
CN1917519B (zh) 高级数据链路控制协议串行数据的并行传输方法及其系统
CN100571183C (zh) 一种基于胖树拓扑的屏障操作网络系统、装置及方法
CN101335932A (zh) 基站间数据同步的方法、设备和系统
CN1321510C (zh) 支持热插拔的链路管理方法
CN107947900A (zh) 一种用于advb协议的端口状态机控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant