CN101359599A - 引线框架及其制造方法,半导体器件及其制造方法 - Google Patents
引线框架及其制造方法,半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101359599A CN101359599A CN 200710044632 CN200710044632A CN101359599A CN 101359599 A CN101359599 A CN 101359599A CN 200710044632 CN200710044632 CN 200710044632 CN 200710044632 A CN200710044632 A CN 200710044632A CN 101359599 A CN101359599 A CN 101359599A
- Authority
- CN
- China
- Prior art keywords
- lead
- wire
- lead frame
- semiconductor chip
- adhesive tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种引线框架及其制造方法。所述引线框架包括：引线框架基体、连接至所述引线框架基体的引线，和贴附于所述引线的胶带，所述引线避开半导体芯片表面的金属区域排布，所述胶带根据所述引线的排布分段贴附于引线，以避开所述半导体芯片表面的金属区域。本发明还公开了一种使用该引线框架的半导体器件及其制造方法。由于贴附在引线和半导体芯片间的胶带不会覆盖半导体芯片表面的金属区域，因此，即使引线框架的胶带吸附有酸性离子，也不会腐蚀到半导体芯片的金属区域，因而也不会影响半导体芯片的可靠性。
Description
技术领域
本发明涉及半导体芯片封装领域，尤其涉及一种引线框架及其制造方法，和使用该引线框架的半导体器件及其制造方法。
背景技术
引线框架是半导体封装的组成部分，用于支承半导体芯片，并将装载于其上的半导体芯片与外部电路电连接。由于半导体工业的发展和对不同半导体封装的需求的增加，需要不同结构的引线框架。
现有的半导体存储器的封装结构通常采用薄型小尺寸封装(TSOP，ThinSmall Outline Package)，例如，申请号为03146305.3的中国专利申请“一种高速内存的封装结构”所述，存储器芯片粘着于引线框架的引线下面的胶带(tape)，并通过打线键合将半导体芯片与引线框架的引线电连接。然而，在高温、高压、高湿的环境下，对上述封装方式的半导体存储器进行可靠性(Reliability)测试时，经常会发现存储器芯片表面上的熔丝(fuse)有部分区域被腐蚀，存储器芯片的熔丝是用于确定存储单元的存储数据或是激活接通冗余的存储单元，如果熔丝被腐蚀破坏，将会引起所封装的半导体器件的可靠性下降的问题。
发明内容
本发明解决的问题是，提供一种引线框架及其制造方法、半导体器件及其制造方法，使半导体芯片上的金属区域不易被腐蚀。
为解决上述问题，本发明提供一种引线框架的制造方法，包括下述步骤：
形成引线框架基体和连接至所述引线框架基体的引线，所述的引线避开半导体芯片表面的金属区域排布；
根据所述引线的排布分段贴附胶带于所述引线，以避开所述半导体芯片表面的金属区域。
可选的，所述引线以梳形自所述引线框架基体侧向延伸。所述引线框架基体和引线的材料为金属或合金。
根据上述引线框架的制造方法形成的引线框架包括：引线框架基体、连接至所述引线框架基体的引线，和贴附于所述引线的胶带，所述的引线避开半导体芯片表面的金属区域排布，所述胶带根据所述引线的排布分段贴附于引线，以避开所述半导体芯片表面的金属区域。
本发明还提供一种使用上述引线框架的半导体器件的制造方法，包括下述步骤：
形成半导体芯片的引线框架，所述的引线框架包括引线框架基体、连接于所述引线框架基体的引线，和贴附于所述引线的胶带，其中，所述引线避开半导体芯片表面的金属区域排布，所述胶带根据所述引线的排布分段贴附于引线，以避开所述半导体芯片表面的金属区域；
将半导体芯片安装在引线框架上，所述的半导体芯片贴附在所述引线框架的胶带上，且电连接所述引线框架的引线；
用密封树脂覆盖所述半导体芯片；
去除所述引线框架基体。
根据上述半导体器件的制造方法形成的半导体器件包括：半导体芯片，电连接所述半导体芯片的引线，以及贴附在所述半导体芯片和引线间的胶带，其中，所述的引线避开半导体芯片表面的金属区域排布，所述胶带根据所述引线的排布分段贴附于引线和半导体芯片之间，以避开所述半导体芯片表面的金属区域。
与现有技术相比，现有技术中引线框架的引线排布并未考虑半导体芯片的金属区域，而上述技术方案将引线框架的引线避开半导体芯片表面的金属区域排布，并且使胶带根据引线的排布分段贴附于引线和半导体芯片之间，以避开所述半导体芯片表面的金属区域，即贴附在引线和半导体芯片间的胶带不会覆盖半导体芯片表面的金属区域。因此，即使在存放过程中引线框架的胶带吸附了酸性离子，也不会腐蚀到半导体芯片的金属区域(例如熔丝区域)，因而也不会产生封装后的半导体器件的可靠性降低的问题。
附图说明
图1是现有技术中粘贴有半导体芯片的引线框架主要部分的立体示意图；
图2a是本发明实施例的引线框架的平面示意图；
图2b是本发明实施例的粘贴有半导体芯片的引线框架主要部分的立体示意图；
图3是本发明实施例的引线框架的制造方法的步骤示意图；
图4是本发明实施例的半导体器件的制造方法的步骤示意图；
图5是本发明实施例的半导体器件的平面示意图。
具体实施方式
经过失效分析(FA，Failure Analysis)发现，被腐蚀的熔丝区域都是被引线框架的胶带覆盖的部分。通常在形成引线框架时，引线的排布位置都不会考虑存储器芯片的熔丝区域，如图1所示，引线11a、11b、11c、11d基本上是等距离排布，胶带12是整条贴附在引线框架的引线11a、11b、11c、11d和芯片2之间，因而覆盖了芯片2部分的熔丝区域20。由于引线框架在存放过程中，引线框架的胶带容易吸附酸性离子，存储器芯片上的熔丝是由金属(例如，铝)制成的，因此，在高温、高压、高湿的环境下，吸附在胶带上的酸性离子就很容易腐蚀由铝制成的熔丝而导致封装后的半导体器件的可靠性降低。
因此，根据上述分析，本发明实施例提供一种引线框架，将引线框架的引线避开半导体芯片表面的金属区域排布，并且根据引线的排布分段贴附胶带，以使贴附在引线和半导体芯片间的胶带不会覆盖半导体芯片表面的金属区域。
图2a是本发明实施例的引线框架的平面示意图；图2b是本发明实施例的粘贴有半导体芯片的引线框架主要部分的立体示意图；图3是本发明实施例的引线框架的制造方法的步骤示意图。下面结合附图和较佳实施例对本发明引线框架的结构及其制造方法的具体实施方式做详细的说明。如图3所示，本发明引线框架的制造方法首先进行步骤S31。
步骤S31，形成引线框架基体和连接至所述引线框架基体的引线。引线框架基体和引线通过冲压工艺或蚀刻工艺形成，引线框架基体和引线的材料为金属或合金，引线框架基体和引线可以采用相同的材料，也可以采用不同的材料。本实施例中，形成的引线框架基体和引线的结构如图2a所示，引线11a、11b、11c、11d以梳形自引线框架基体10侧向延伸。
在步骤S31中，以梳形自引线框架基体侧向延伸的引线避开半导体芯片表面的金属区域排布。本实施例中，所述的半导体芯片为半导体存储器，所述半导体芯片表面的金属区域为半导体存储器的熔丝区域，其中，熔丝由金属铝制成，用于确定存储单元的存储数据或是激活接通冗余的存储单元。由于后续要在引线框架的引线贴附胶带，所述的胶带用于粘贴连接所要封装的半导体存储器，为了避免胶带覆盖半导体存储器表面的熔丝区域，因此，引线框架的引线需要避开半导体存储器表面的熔丝分布区域而排布。如图2a和2b所示，由于引线11b和11c之间分布有半导体存储器20的熔丝区域，因此，使引线11b和11c间隔较大距离排布，这样引线11b和11c间的距离大于引线11a和11b的距离以及引线11c和11d的距离。在形成引线框架基体和引线排布后，接着进行步骤S32。
步骤S32，贴附胶带于所述引线。根据步骤S31所形成的引线排布来贴附胶带，以避开所述半导体芯片表面的金属区域。如图2a所示，引线11b和11c间的距离大于引线11a和11b的距离以及引线11c和11d的距离，因而确定引线11b和11c分布有半导体存储器的熔丝区域，因此在引线11a、11b、11c、11d要粘贴连接半导体存储器的一面分2段贴附胶带12a、12b，即胶带12a贴附引线11a、11b，胶带12b贴附引线11c、11d。
由上述引线框架的制造方法形成本实施例的引线框架如图2a所示，所述的引线框架1包括：引线框架基体10、连接至所述引线框架基体10的引线11a、11b、11c、11d，和贴附于所述引线的胶带12a、12b。引线框架基体10和引线11a、11b、11c、11d由金属或合金制成，其中，引线11a、11b、11c、11d以梳形自引线框架基体10侧向延伸，并且避开半导体芯片表面的金属区域排布，即引线11b和11c间的距离大于引线11a和11b的距离以及引线11c和11d的距离，胶带12a贴附在引线11a、11b要粘贴连接半导体芯片的一面，胶带12b贴附在引线11c、11d要粘贴连接半导体芯片的一面。从图2b可以看到，根据上述引线框架的制造方法所形成的引线框架粘贴连接半导体芯片后，引线框架的胶带12a、12b不会覆盖半导体芯片2的金属区域20。需要说明的是，图2a中所示的引线框架的引线和胶带的数目仅是示例性的，其根据实际所封装的半导体芯片的结构和金属区域的分布而确定。
本发明还公开了一种使用上述引线框架的半导体器件的制造方法，如图4所示，该方法首先执行步骤S41。
步骤S41，形成半导体芯片的引线框架，如图2a所示，所述的引线框架1包括引线框架基体10、连接于所述引线框架基体的引线11a、11b、11c、11d，和贴附于所述引线的胶带12a、12b，其中，所述引线11a、11b、11c、11d避开半导体芯片表面的金属区域排布，所述胶带12a、12b根据所述引线11a、11b、11c、11d的排布分段贴附于引线，以避开所述半导体芯片表面的金属区域。本实施例中，所述的半导体芯片为半导体存储器，所述半导体芯片表面的金属区域为半导体存储器的熔丝区域，其中，熔丝由金属铝制成，用于确定存储单元的存储数据或是激活接通冗余的存储单元。
在步骤S41中，首先形成引线框架基体和连接至所述引线框架基体的引线，并将引线避开半导体存储器表面的熔丝分布区域而排布。其中，引线框架基体和引线通过冲压工艺或蚀刻工艺形成，引线框架基体和引线的材料为金属或合金，引线框架基体和引线可以采用相同的材料，也可以采用不同的材料。本实施例中，形成的引线框架基体和引线的结构如图2a所示，引线11a、11b、11c、11d以梳形自引线框架基体10侧向延伸。引线避开半导体存储器表面的熔丝分布区域而排布如图2a和2b所示，由于引线11b和11c之间分布有半导体存储器20的熔丝区域，因此，使引线11b和11c间隔较大距离排布，这样引线11b和11c间的距离大于引线11a和11b的距离以及引线11c和11d的距离。
在步骤S41中，在形成引线框架基体和连接至所述引线框架基体的引线后，根据所形成的引线排布分段贴附胶带于所述引线，以避开所述半导体芯片表面的金属区域。如图2a所示，引线11b和11c间的距离大于引线11a和11b的距离以及引线11c和11d的距离，因而确定引线11b和11c分布有半导体存储器的熔丝区域，因此在引线11a、11b、11c、11d要粘贴连接半导体存储器的一面分2段贴附胶带12a、12b，即胶带12a贴附引线11a、11b，胶带12b贴附引线11c、11d。
步骤S42，将半导体芯片安装在引线框架上，所述的半导体芯片贴附在所述引线框架的胶带上，且电连接所述引线框架的引线。引线框架的引线避开半导体芯片表面的金属区域排布，所述贴附于引线的胶带根据引线的排布而避开所述半导体芯片表面的金属区域，也就是说，胶带不会覆盖半导体芯片的金属区域。另外，电连接半导体芯片与引线框架的引线可以采用丝焊法或直接键合法将引线框架的引线与半导体芯片的电极(即焊垫)连接。
步骤S43，用密封树脂覆盖所述半导体芯片。半导体芯片贴附在引线框架的胶带上不会引起位置的移动并能够准确地进行键合，再使用密封树脂例如环氧树脂可以准确固定住半导体芯片。
步骤S44，去除所述引线框架基体。在使用密封树脂固定住半导体芯片后，可以采用蚀刻的方法从密封树脂的反向面去除引线框架基体。也可以使用切筋的方式切除引线框架基体。
根据上述半导体器件的制造方法形成本实施例的半导体器件如图5所示，所述的半导体器件5包括：半导体芯片2，电连接所述半导体芯片的引线11a、11b、11c、11d，以及贴附在所述半导体芯片2和引线11a、11b、11c、11d间的胶带12a、12b，所述的引线11a、11b、11c、11d避开半导体芯片2表面的金属区域20排布，所述胶带12a、12b根据所述引线11a、11b、11c、11d的排布分段贴附于引线11a、11b、11c、11d和半导体芯片2之间，以避开所述半导体芯片2表面的金属区域20。本实施例中，所述的半导体芯片2为半导体存储器，所述的金属区域20是半导体存储器的熔丝区域。所述熔丝的材料为铝。所述引线的材料为金属或合金。
综上所述，上述技术方案在形成引线框架的引线时使引线避开半导体芯片表面的金属区域排布，并根据引线的排布分段贴附胶带，以避开半导体芯片表面的金属区域，也就是说，粘贴在引线和半导体芯片间的胶带不会覆盖半导体芯片表面的金属区域。因此，即使在存放过程中引线框架的胶带吸附了酸性离子，也不会腐蚀到半导体芯片的金属区域(例如熔丝区域)，因而也不会产生封装后的半导体器件的可靠性降低的问题。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (15)
1.一种引线框架的制造方法，其特征在于，包括下述步骤：
形成引线框架基体和连接至所述引线框架基体的引线，所述引线避开半导体芯片表面的金属区域排布；
根据所述引线的排布分段贴附胶带于所述引线，以避开所述半导体芯片表面的金属区域。
2.根据权利要求1所述的引线框架的制造方法，其特征在于，所述引线以梳形自所述引线框架基体侧向延伸。
3.根据权利要求1所述的引线框架的制造方法，其特征在于，所述引线框架基体和引线的材料为金属或合金。
4.一种引线框架，包括：引线框架基体、连接至所述引线框架基体的引线，和贴附于所述引线的胶带，其特征在于，所述的引线避开半导体芯片表面的金属区域排布，所述胶带根据所述引线的排布分段贴附于引线，以避开所述半导体芯片表面的金属区域。
5.根据权利要求4所述的引线框架，其特征在于，所述引线以梳形自所述引线框架基体侧向延伸。
6.根据权利要求4所述的引线框架，其特征在于，所述引线框架基体和引线的材料为金属或合金。
7.一种半导体器件的制造方法，其特征在于，包括下述步骤：
形成半导体芯片的引线框架，所述的引线框架包括引线框架基体、连接于所述引线框架基体的引线，和贴附于所述引线的胶带，所述引线避开半导体芯片表面的金属区域排布，所述胶带根据所述引线的排布分段贴附于引线，以避开所述半导体芯片表面的金属区域；
将半导体芯片安装在引线框架上，所述的半导体芯片贴附在所述引线框架的胶带上，且电连接所述引线框架的引线；
用密封树脂覆盖所述半导体芯片；
去除所述引线框架基体。
8.根据权利要求7所述的半导体器件的制造方法，其特征在于，所述引线以梳形自所述引线框架基体侧向延伸。
9.根据权利要求7所述的半导体器件的制造方法，其特征在于，所述引线框架基体和引线的材料为金属或合金。
10.根据权利要求7所述的半导体器件的制造方法，其特征在于，所述的半导体芯片是半导体存储器，所述金属区域是半导体存储器的熔丝区域。
11.根据权利要求10所述的半导体器件的制造方法，其特征在于，所述熔丝的材料为铝。
12.一种半导体器件，包括：半导体芯片，电连接所述半导体芯片的引线，以及贴附在所述半导体芯片和引线间的胶带，其特征在于，所述的引线避开半导体芯片表面的金属区域排布，所述胶带根据所述引线的排布分段贴附于引线和半导体芯片之间，以避开所述半导体芯片表面的金属区域。
13.根据权利要求12所述的半导体器件，其特征在于，所述引线的材料为金属或合金。
14.根据权利要求12所述的半导体器件，其特征在于，所述的半导体芯片是半导体存储器，所述金属区域是半导体存储器的熔丝区域。
15.根据权利要求14所述的半导体器件，其特征在于，所述熔丝的材料为铝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710044632 CN101359599A (zh) | 2007-08-05 | 2007-08-05 | 引线框架及其制造方法,半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710044632 CN101359599A (zh) | 2007-08-05 | 2007-08-05 | 引线框架及其制造方法,半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101359599A true CN101359599A (zh) | 2009-02-04 |
Family
ID=40332000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710044632 Pending CN101359599A (zh) | 2007-08-05 | 2007-08-05 | 引线框架及其制造方法,半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101359599A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109598079A (zh) * | 2018-12-12 | 2019-04-09 | 中国北方发动机研究所(天津) | 一种气缸盖分区疲劳寿命预估方法 |
-
2007
- 2007-08-05 CN CN 200710044632 patent/CN101359599A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109598079A (zh) * | 2018-12-12 | 2019-04-09 | 中国北方发动机研究所(天津) | 一种气缸盖分区疲劳寿命预估方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915716B2 (en) | Integrated circuit package system with leadframe array | |
| EP3267485B1 (en) | Sensor package structure | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| US20150061157A1 (en) | High yield semiconductor device | |
| US20120139067A1 (en) | Pressure sensor and method of packaging same | |
| US20120168884A1 (en) | Pressure sensor and method of packaging same | |
| US8394678B2 (en) | Semiconductor chip stacked body and method of manufacturing the same | |
| TW201535650A (zh) | 半導體裝置 | |
| CN103928353A (zh) | 无外引脚封装构造及其制造方法与导线框架 | |
| SG193730A1 (en) | Integrated circuit packaging system with routable circuitry and method of manufacture thereof | |
| CN101958257B (zh) | 双面图形芯片直接置放先镀后刻模组封装方法 | |
| TW409393B (en) | Semiconductor device and the manufacture method thereof | |
| US20140120664A1 (en) | Lead frame with grooved lead finger | |
| JP5275019B2 (ja) | 半導体装置 | |
| CN101359599A (zh) | 引线框架及其制造方法,半导体器件及其制造方法 | |
| JP2007188489A (ja) | スマートカードモジュール | |
| US20100096708A1 (en) | Chip Module for Installing in Sensor Chip Cards for Fluidic Applications and Method for Producing a Chip Module of This Type | |
| US20070278697A1 (en) | Semiconductor device | |
| US8957509B2 (en) | Integrated circuit packaging system with thermal emission and method of manufacture thereof | |
| US8269321B2 (en) | Low cost lead frame package and method for forming same | |
| CN111128918B (zh) | 一种芯片封装方法及芯片 | |
| CN104934380A (zh) | 一种用于芯片的封装结构 | |
| CN101494210A (zh) | 导线架以及封装结构 | |
| JP4181557B2 (ja) | 半導体装置およびその製造方法 | |
| TWI546918B (zh) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20090204 |