CN101355087A

CN101355087A - 主动元件阵列基板

Info

Publication number: CN101355087A
Application number: CNA2007101384719A
Authority: CN
Inventors: 许汉东
Original assignee: Chunghwa Picture Tubes Ltd
Current assignee: Chunghwa Picture Tubes Ltd
Priority date: 2007-07-25
Filing date: 2007-07-25
Publication date: 2009-01-28

Abstract

本发明公开了一种主动元件阵列基板，是在主动元件阵列基板上的端子部探针接触区范围内的接垫上设置一缓冲层，以增加探针接触区内端子部的厚度；或在端子部的探针接触区范围内，将接垫作一开口；因此，就算探针因施力不当而刺穿导电层，也不会直接与接垫接触，可避免接垫的金属与空气或水气起化学变化，进而引发电蚀现象，而探针的信号仍可通过导电层传递。

Description

主动元件阵列基板

技术领域

本发明是有关一种液晶显示装置，特别是一种预防液晶显示装置电蚀现象的主动元件阵列基板。

背景技术

对于面板厂而言，制程后的检测是一非常重要的步骤，面板厂在产品出厂前必须通过检测的操作，确保消费者不会买到有瑕疵的商品。因此，一般面板厂在面板阵列制程结束或面板组装完毕后必定会进行P检的检查动作，所谓P检是面板外观检查以及点灯检测，而点灯检测是指点缺陷(亮点或暗点)及线缺陷(亮线)的检测；在P检时，会利用探针将信号传递进入面板，以确认数据线(data line)或扫描线(gate line)可正常运作传递信号。

请参阅图1，图1所示为现有技术的液晶显示装置示意图。如图中所示，液晶显示装置的主动元件阵列基板包含：一基板22；一主动区222；位于主动区222外围的一周边线路区224；多个像素单元226，阵列排列于基板22上的主动区222内；多条第一引线228，是配置于基板22上，其中，第一引线228由周边线路区224延伸至主动区222内，而分别与像素单元226电性连接；多个第一端子部230，设置于基板22的扫描侧(gate)；多条第二引线232，配置于基板22上，其中，第二引线232由周边线路区224延伸至主动区222内，而分别与像素单元226电性连接；多个第二端子部234，设置于基板22的数据侧(source)。其中，第一引线228与第二引线232是分别设置于基板22的扫描侧及数据侧。请继续同时参阅图2A及图2B，图2A为现有技术的端子部放大俯视示意图，图2B是依据图2A的端子部A-A1线段剖视图，现有的端子部是包含于一基板12上设置一栅极电极层14，栅极电极层14之上再设置一栅极绝缘层15及一保护层16，最后再设置一导电层(如：像素电极层)18覆盖于端子部上；由于P检时，探针是直接与探针接触区10的导电层18(如：铟锡氧化物indium tin oxide，ITO或铟锌氧化物indium zinc oxide，IZO)直接接触，通过导电层18的导电特性搭配金属的栅极电极层14，即可将信号传送至源极漏极电极层(图中未示)或栅极电极层14以驱动显示电极(图中未示)动作；然而，由于导电层18的厚度相当薄，倘若探针的施力过重，常常会刺穿端子部上的导电层18，直接与栅极电极层14接触，而导致端子部上的金属暴露于空气中，再加上栅极电极层14是为一活性较佳的金属，容易与水气或空气产生化学反应；又，由于探针组的每根探针的高低不同，当探针组探测信号时，每根探针刺入端子部的深度皆不同，导致有些探针仅是刚刚好与导电层18接触，而有些探针则直接刺穿导电层18而与栅极电极层14接触，使得端子部的金属暴露于空气中与水气或空气产生化学反应，当点灯时就会造成电蚀现象(electro-etching)侵蚀栅极电极层14，导致信号路径无法连贯而产生点缺陷及亮线的不良现象。

发明内容

为了解决上述问题，本发明的一目的是提供一种主动元件阵列基板，利用在端子部的探针接触范围内的接垫上设置一缓冲层，使得探针接触范围内的端子部厚度得以增加，可避免探针直接接触到接垫而造成电蚀现象。

本发明的又一目的是提供一种主动元件阵列基板，是针对端子部设计一阵列图案(pattern)：将端子部的部分接垫掏空，使得探针所接触的地方无接垫，即使探针施力过大也不会有造成电蚀现象的虞。

综合上述，本发明提供一主动元件阵列基板，用以预防面板制程后检测的步骤破坏面板端子部上的金属，通过本发明的预防电蚀结构，可有效避免端子部的金属暴露于空气中，进而避免电蚀现象发生，可大幅减少面板不良率、提升产品竞争力。

为了达到上述目的，本发明提供一种主动元件阵列基板，包含：一主动区与位于主动区外围的一周边线路区；一基板；多个像素单元，阵列排列于基板上的主动区内；多条第一引线，配置于基板上，其中第一引线由周边线路区延伸至主动区内，而分别与像素单元电性连接；多个第一接垫，配置于基板上的周边线路区内，且分别与第一引线电性连接；一图案化介电层，覆盖第一接垫，其中图案化介电层具有多个分别位于第一接垫上方的开口；一第一缓冲层，位于各开口内，且配置于各第一接垫上；多个导电层，分别覆盖第一接垫上方的图案化介电层、第一缓冲层与暴露出的第一接垫；多条第二引线，配置于基板上，其中第二引线由周边线路区延伸至主动区内，而分别与像素单元电性连接；以及多个第二接垫，配置于基板上的周边线路区内，且分别与第二引线电性连接。

为了达到上述目的，本发明又提供一种主动元件阵列基板，包含：一主动区与位于动区外围的一周边线路区；一基板；多个像素单元，阵列排列于基板上的主动区内；多条第一引线，配置于基板上，其中第一引线由周边线路区延伸至主动区内，而分别与像素单元电性连接；多个第一图案化接垫，配置于基板上的周边线路区内，且分别与第一引线电性连接，其中各第一图案化接垫至少具有一第一开口；一图案化介电层，覆盖第一图案化接垫，其中图案化介电层具有多个第二开口，其中至少一第二开口连通第一开口，部分的第二开口暴露出第一图案化接垫；多个导电层，分别覆盖第一图案化接垫上方的图案化介电层，并借由第一开口与第二开口而与第一图案化接垫电性连接；多条第二引线，配置于基板上，其中第二引线由周边线路区延伸至主动区内，而分别与像素单元电性连接；以及多个第二图案化接垫，配置于周边线路区内，且分别与第二引线电性连接。

以下借由具体实施例配合附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达到的效果。

附图说明

图1所示为现有技术的液晶显示装置示意图。

图2A所示为现有技术的端子部俯视示意图。

图2B为依据图2A的端子部A-A1线段剖视图。

图3A所示为依据本发明的第一实施例的扫描侧第一端子部俯视示意图。

图3B为依据图3A的扫描侧第一端子部B-B1线段剖视图。

图3C所示为依据图3A及图3B延伸出的第二实施例的扫描侧第一端子部B-B1线段剖视图。

图3D所示为依据图3A及图3B延伸出的第三实施例的扫描侧第一端子部B-B1线段剖视图。

图4A所示为依据本发明的第四实施例的扫描侧第一端子部俯视示意图。

图4B所示为依据图4A的扫描侧第一端子部C-C1线段剖视图。

图5A所示为依据本发明的第五实施例的扫描侧第一端子部俯视示意图及扫描侧第一端子部D-D1线段剖视图。

图5B所示为依据图5A的扫描侧第一端子部D-D1线段剖视图。

图6所示为依据本发明的第六实施例的数据侧第二端子部剖视图。

具体实施方式

以下是以一较佳实施例来说明本发明的主动元件阵列基板。

请同时参阅图3A及图3B，所示分别为依据本发明的第一实施例的扫描侧第一端子部俯视示意图及依据图3A的扫描侧第一端子部B-B1线段剖视图。在此实施例中，第一端子部是包含：一第一接垫24，在此实施例中为栅极电极层，其是设置于基板22上的周边线路区内，且分别与第一引线电性连接；一图案化介电层23，其是覆盖第一接垫24，其中，图案化介电层23包含一栅介电层25与一保护层26，部份的栅介电层25是位于第一接垫24与保护层26之间，且图案化介电层23具有多个分别位于第一接垫24上方的开口，而此些开口形成于栅介电层25与保护层26中；一第一缓冲层21是设置于各开口内且配置于第一接垫24上，此实施例中，第一缓冲层21与栅介电层25为相同膜层；及多个导电层28(如：铟锡氧化物ITO或铟锌氧化物IZO)，覆盖第一接垫24上方的图案化介电层23、第一缓冲层21与暴露出的部份第一接垫24。如图中所示，以第一缓冲层21的区域作为探针接触区20，其厚度便大幅度地增加，因此，当P检时，探针与探针接触区20的导电层28接触，即使施力不当导致探针刺穿导电层28，仍有一第一缓冲层21可避免探针由于施力不当而刺穿第一接垫24的状况发生，进而避免电蚀现象；接着，经由导电层28与第一接垫24，即可将信号传送至栅极电极层(图中未示)以驱动显示电极(图中未示)作动，以达到P检的目的。

请参阅图3C，所示为依据图3A及图3B延伸出的第二实施例的扫描侧第一端子部B-B1线段剖视图。如图中所示，第一端子部还包含一第二缓冲层27，其是设置于第一缓冲层21与导电层28之间，其中，第二缓冲层27的材料是包括非晶硅。在此实施例中，通过同时设置第一缓冲层21与第二缓冲层27，使得探针接触区的厚度随之增加，可以理解的是，第一缓冲层21及第二缓冲层27可有效避免探针由于施力不当而刺穿第一接垫24的状况发生，进而避免电蚀现象。

请继续参阅图3D，所示为依据图3A及图3B延伸出的第三实施例的扫描侧第一端子部B-B1线段剖视图。与上述二实施例不同的地方是，此实施例的第一端子部还包含一第三缓冲层29，配置于第二缓冲层27与导电层28之间，其中第三缓冲层29的材料是包括金属材料；通过同时在第一端子部增加第一缓冲层21、第二缓冲层27及第三缓冲层29，使得此实施例所述的第一端子部可提供较好的缓冲效果。

接着，请同时参阅图4A及图4B，所示分别为依据本发明的第四实施例的扫描侧第一端子部俯视示意图及依据图4A的第一端子部C-C1线段剖视图。此实施例与上述实施例的差异是在：此实施例是在第一接垫34上设置一第一缓冲层36’作为探针接触区30，使其厚度增加，其中，第一缓冲层36’的材质是与图案化介电层33为相同膜层；在此实施例中，是将第一端子部的接触孔(contacthole)37一分为二，利用在面板图案布局(pattern layout)时，使得探针接触区30并无接触孔37的存在，由于第一缓冲层36’为绝缘材料，因此当探针接触到探针接触区30时，信号可经由导电层38传递，且不会因为探针施力不当而直接与第一接垫34接触，因而达到预防电蚀现象的功效。

请同时参阅图5A及图5B，所示分别为依据本发明的第五实施例的扫描侧第一端子部俯视示意图及依据图5A的扫描侧第一端子部D-D1线段剖视图。如图中所示，第一端子部是包含：一第一图案化接垫44，在此实施例中是为栅极电极层，是设置于基板42上的周边线路区内，且分别与第一引线电性连接，其中，第一图案化接垫44至少具有一第一开口，作为探针接触区40；一图案化介电层43，其是覆盖第一图案化接垫44，其中，图案化介电层43包含一栅介电层45、一保护层46及多个第二开口，其中，至少一第二开口连通第一开口，部分的第二开口暴露出第一图案化接垫44；及多个导电层48，分别覆盖第一图案化接垫44上方的图案化介电层43，并借由第一开口与第二开口而与第一图案化接垫44电性连接。在此实施例中，当进行P检时，探针插入探针接触区40并不会接触第一接垫44，而探针所欲传送的信号是经由导电层48(在此实施例中，导电层48是为铟锡氧化物ITO或铟锌氧化物IZO)传递，而非第一图案化接垫44，如此一来，即便探针施力过大刺穿导电层48，仍能在不会伤害到第一图案化接垫44的情况下，预防电蚀现象的产生。

请参阅图6，所示为依据本发明的第六实施例的数据侧第二端子部剖视图。在此实施例中，第二端子部是包含：一第二接垫，配置于基板52上的周边线路区内，且分别与第二引线电性连接，在此实施例中，第二接垫为一栅极绝缘层54及一源极漏极电极层56的组合，其中，栅极绝缘层54是设置于基板52与源极漏极电极层56之间；一图案化介电层60，其覆盖第二接垫，其中，图案化介电层60包含一栅介电层601与一保护层602，部份的栅介电层601是位于第二接垫与保护层602之间，且图案化介电层60具有多个分别位于第二接垫上方的开口；一第一缓冲层62，设置于各开口内且且配置于第二接垫上，其中，第一缓冲层62与栅介电层601为相同膜层；及多个导电层58(如：铟锡氧化物ITO或铟锌氧化物IZO)，其覆盖第二接垫上方的图案化介电层60、第一缓冲层62与暴露出的部份第二接垫。如图中所示，设置第一缓冲层62以作为探针接触区50，使其厚度大幅度地增加，因此，当P检时，探针插入探针接触区50，即使施力不当导致探针刺穿导电层58，仍有一第一缓冲层62以避免探针刺穿第二接垫的状况发生，进而避免电蚀现象；接着，经由导电层58，仍可将信号传送至显示电极(图中未示)，以达到P检的目的。

又，数据侧第二端子部的缓冲层实施方式与扫描侧第一端子部皆为相同，故在此不再加以叙述。

综合上述，本发明的一实施例提出一种主动元件阵列基板，是在扫描侧第一端子部的探针接触区范围内，在第一接垫上设置一缓冲层作为探针接触区，以增加其厚度；或将第一接垫作一开口形成一第一图案化接垫，开口部分作为探针接触区，因此，就算探针因施力不当而刺穿导电层，也不会直接与第一接垫/第一图案化接垫接触，可避免第一接垫/第一图案化接垫的金属与空气或水气起化学变化，进而引发电蚀现象，而探针的信号仍可通过导电层传递。

综合上述，本发明的一实施例提出一种主动元件阵列基板，是在数据侧第二端子部的探针接触区范围内，在第二接垫上方设置一缓冲层，以增加探针接触区的厚度；或，在数据侧第二端子部的探针接触区范围内，将第二接垫开口，以形成一第二图案化接垫，使得探针接触区范围内无接垫；因此，就算探针因施力不当而刺穿导电层，也不会直接与第二接垫/第二图案化接垫接触，可避免第二接垫/第二图案化接垫的金属与空气或水气起化学变化，进而引发电蚀现象，而探针的信号仍可通过导电层传递。

以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以的限定本发明的专利范围，即凡是依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

Claims

1.一种主动元件阵列基板，具有一主动区与位于该主动区外围的一周边线路区，其特征在于，该主动元件阵列基板包含：

一基板；

多个像素单元，阵列排列于该基板上的该主动区内；

多条第一引线，配置于该基板上，其中该些第一引线由该周边线路区延伸至该主动区内，而分别与该些像素单元电性连接；

多个第一接垫，配置于该基板上的该周边线路区内，且分别与该些第一引线电性连接；

一图案化介电层，覆盖该些第一接垫，其中该图案化介电层具有多个分别位于该些第一接垫上方的开口；

一第一缓冲层，位于各该些开口内，且配置于各该些第一接垫上；

多个导电层，分别覆盖该些第一接垫上方的该图案化介电层、该第一缓冲层与暴露出的该些第一接垫；

多条第二引线，配置于该基板上，其中该些第二引线由该周边线路区延伸至该主动区内，而分别与该些像素单元电性连接；以及

多个第二接垫，配置于该基板上的该周边线路区内，且分别与该些第二引线电性连接。

2.如权利要求1所述的主动元件阵列基板，其特征在于，该图案化介电层包含一栅介电层与一保护层，部分的该栅介电层位于该些第一接垫与该保护层之间，而该些开口形成于该栅介电层与该保护层中。

3.如权利要求2所述的主动元件阵列基板，其特征在于，该第一缓冲层与该栅介电层为相同膜层。

4.如权利要求3所述的主动元件阵列基板，其特征在于，还包含一第二缓冲层，配置于该第一缓冲层与该些导电层之间。

5.如权利要求4所述的主动元件阵列基板，其特征在于，该第二缓冲层的材料包括非晶硅。

6.如权利要求4所述的主动元件阵列基板，其特征在于，还包含一第三缓冲层，配置于该第二缓冲层与该些导电层之间。

7.如权利要求6所述的主动元件阵列基板，其特征在于，该第三缓冲层的材料包括金属材料。

8.如权利要求1所述的主动元件阵列基板，其特征在于，该些导电层的材料为铟锡氧化物或铟锌氧化物。

9.如权利要求1所述的主动元件阵列基板，其特征在于，该第一缓冲层与该图案化介电层为相同膜层。

10.一种主动元件阵列基板，具有一主动区与位于该主动区外围的一周边线路区，其特征在于，该主动元件阵列基板包含：

一基板；

多个像素单元，阵列排列于该基板上的该主动区内；

多个第一图案化接垫，配置于该基板上的该周边线路区内，且分别与该些第一引线电性连接，其中各该些第一图案化接垫至少具有一第一开口；

一图案化介电层，覆盖该些第一图案化接垫，其中该图案化介电层具有多个第二开口，其中至少一第二开口连通该第一开口，部分的该些第二开口暴露出该些第一图案化接垫；

多个导电层，分别覆盖该些第一图案化接垫上方的该图案化介电层，并借由该第一开口与该些第二开口而与该第一图案化接垫电性连接；

多个第二图案化接垫，配置于该周边线路区内，且分别与该些第二引线电性连接。

11.如权利要求10所述的主动元件阵列基板，其特征在于，该图案化介电层包括一栅介电层与一保护层，部分的该栅介电层位于该些第一图案化接垫与该保护层之间。

12.如权利要求10所述的主动元件阵列基板，其特征在于，该些导电层的材料为铟锡氧化物或铟锌氧化物。