CN101350224B - 存储器及其程序化方法 - Google Patents

存储器及其程序化方法 Download PDF

Info

Publication number
CN101350224B
CN101350224B CN2007101692813A CN200710169281A CN101350224B CN 101350224 B CN101350224 B CN 101350224B CN 2007101692813 A CN2007101692813 A CN 2007101692813A CN 200710169281 A CN200710169281 A CN 200710169281A CN 101350224 B CN101350224 B CN 101350224B
Authority
CN
China
Prior art keywords
data
group
sequencing
destination address
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101692813A
Other languages
English (en)
Other versions
CN101350224A (zh
Inventor
洪俊雄
何信义
何文乔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101350224A publication Critical patent/CN101350224A/zh
Application granted granted Critical
Publication of CN101350224B publication Critical patent/CN101350224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种存储器及其程序化方法，存储器包括多个多级单元，每一个多级单元包括一第一半单元及一第二半单元。此方法包括，首先，提供一目标地址及相对应的将要储存的2n群数据，其中，n为正整数。之后，在一程序化循环内，依据目标地址，将2n群数据依序程序化于多级单元，使得第一半单元所储存的数据及第二半单元所储存的数据系来自2n群数据的不同群。本发明提供的这种存储器及其程序化方法，降低了存储器所接收的复杂地址输入，节省了存储器程序化时间。

Description

存储器及其程序化方法
技术领域
本发明是有关于一种存储器及其程序化方法，且特别是有关于一种节省存储器程序化时间的存储器及其程序化方法。
背景技术
存储器具有应用于现今的多种数据储存的用途。存储器包括多种型式，例如为多级单元(Multi-Level Cell，MLC)存储器等。请参照图1A，其绘示的为传统多级单元的示意图。多级单元100包括左半单元110及右半单元120。依据阈值电压分布的不同，多级单元100的每一个半单元可以具有多个位。
以每一个半单元具有2个位为例来做说明，请参照图1B，其绘示的为多级单元100的阈值电压分布的分布图。其中，左半单元110及右半单元120的阈值电压分布通常依序被定义为(11，10，01，00)。在图1B中的每一个阈值电压分布都必须要尽可能地集中，以保留足够的读取区间(readwindow)，避免右半单元120的阈值电压会影响到左半单元110的阈值电压，而导致半单元在被读取时产生错误。
为了解决上述问题，故必须在单一程序化循环内，完成对左半单元110及右半单元120的程序化的动作。而传统的程序化指令中，每一位数据均会有一相对应的地址。当欲将4位数据程序化于多级单元100，程序化指令至少须包括4组地址及数据。如此一来，使得存储器所接收的程序化指令复杂度增加，存储器的程序化流程繁复，浪费时间。
发明内容
有鉴于此，本发明的主要目的在于提供一种存储器及其程序化方法，利用新的程序化流程，降低存储器所接收的复杂地址输入，以节省存储器程序化时间。
根据本发明的第一方面，提出一种存储器程序化方法，存储器包括多个多级单元，每一个多级单元包括一第一半单元及一第二半单元。此方法包括，首先，提供一目标地址及相对应的将要储存的2n群数据，n为正整数。之后，在一程序化循环内，依据目标地址，将2n群数据依序程序化于多级单元，使得第一半单元所储存的数据及第二半单元所储存的数据系来自2n群数据的不同群。
根据本发明的第二方面，提出一种存储器，包括多个存储单元区块，    每一个存储单元区块包括多条位线、多条字线以及多个多级单元。此些多级单元系分别耦接至位线及字线，每一个多级单元包括一第一半单元及一第二半单元。其中，将要储存的2n群数据依据一目标地址，在一程序化循环内依序被程序化于多级单元，使得第一半单元所储存的数据及第二半单元所储存的数据来自2n群数据的不同群，n为正整数。
附图说明
图1A绘示传统多级单元的示意图。
图1B绘示多级单元100的阈值电压的分布图。
图2绘示依照本发明较佳实施例的存储器程序化方法的流程图。
图3绘示本发明的存储器程序化方法实际应用于一存储器的一例的流程图。
图4绘示依照本发明较佳实施例的存储器的示意图。
【主要组件符号说明】
100：多级单元
110：左半单元
120：右半单元
400：存储器
410：存储单元区块
具体实施方式
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：
本发明是有关于一种存储器及其程序化方法，利用新的程序化流程，降低存储器所接收的复杂地址输入，以节省存储器程序化时间。
请参照图2，其绘示的为依照本发明较佳实施例的存储器程序化方法的流程图。本实施例所提供的存储器程序化方法，实质上应用于一多级单元存储器，此多级单元存储器包括多个存储单元区块，每一个存储单元区块包括多个多级单元，每一个多级单元包括一左半单元及一右半单元。每一个半单元具有n位。
首先，在步骤210中，接收一目标地址及相对应的将要储存的2n群数据，n为正整数，且将要储存在每一个多级单元的2n位数据分别来自2n群数据的不同群。群数据可相对应为一页数据。对于存储器而言，此目标地址及2n群数据实质上为一程序化指令。而此程序化指令可由多组目标地址及多组2n群数据组成，并不做限制。此外，目标地址相对应于2n群数据的第1位，然并不限制于此，亦可以相对应于2n群数据的最后一位。
接着，在步骤220中，在一程序化循环内，依据目标地址，将2n群数据程序化于多个多级单元的左半单元及右半单元，使得左半单元所储存的数据及右半单元所储存的数据是来自2n群数据的不同群。左半单元及右半单元实质上各储存n位数据。其中，每一个多级单元的2n位数据相对应于步骤210中所接收的2n群数据。
当目标地址相对应于2n群数据的第1位时，是先对目标存储单元区块内多级单元的左半单元进行程序化的动作，使得每一个左半单元储存第1位。然后，相对应于其它(2n-1)群数据，每一个多级单元的左半单元先被程序化而具有第2位～第n位。接着，目标存储单元区块内多级单元的每一个右半单元被程序化而储存第(n+1)位～第2n位。
之后，在步骤230中，判断相对应于目标地址的每一个多级单元是否均已被程序化。若否，则重复接收及程序化步骤。也就是说，依据程序化指令，对还未被程序化的多级单元进行程序化的动作。此判断步骤230，在实际的存储器架构中，是通过读取一第一脚位(I/O 6或
Figure S2007101692813D00031
)来进行判断的。当第一脚位(I/O 6或
Figure S2007101692813D00032
)的输出为“1”时，即代表相对应于目标地址的所有的多级单元均已被程序化。
然后，在步骤240中，判断相对应于目标地址的每一个多级单元是否程序化正确。若每一个多级单元均被正确地程序化，则结束此存储器程序化方法。此判断步骤240，在实际的存储器架构中，是通过读取一第二脚位(I/O 0)来进行判断的。当第二脚位(I/O 0)的输出为“0”时，即代表相对应于目标地址的所有的多级单元均已被正确地程序化。请配合参照图3，其绘示的为本发明的存储器程序化方法实际应用于一存储器的一例的流程图。指令10h用以通知存储器开始进行程序化的动作，然后接收地址并写入相对应的多群数据。接着，检查脚位I/O 6以判断是否程序化完毕。之后，检查脚位I/O 0以判断是否程序化正确。
请参照图4，其绘示的为依照本发明较佳实施例的存储器的示意图。存储器400包括多个存储单元区块，例如为存储单元区块410。存储单元区块410包括多条位线BL1～BLx、多条字线WL1～WLy以及多个多级单元M，x与y为正整数。多个多级单元M分别耦接至位线BL1～BLx及字线WL1～WLy。每一个多级单元M均包括一左半单元及一右半单元。每一个半单元可具有多个位。存储器400的运作原理已揭露于上述的存储器程序化方法，故在此不再重述。
本发明上述实施例所揭露的存储器及其程序化方法，利用新的程序化流程，以简化的程序化指令，使得存储器内的相对应于目标地址的多级单元在单一程序化循环内即已程序化完成。此外，页降低了存储器所接收的复杂地址输入，节省存储器程序化时间，加快了存储器程序化速度。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明之精神和范围内，当可作各种之更动与润饰。因此，本发明之保护范围当以权利要求书所界定的范围为准。

Claims (10)

1.一种存储器程序化方法，该存储器包括多个多级单元，每一个多级单元包括一第一半单元及一第二半单元，其特征在于，该方法包括：
提供一目标地址及相对应的将要储存的2n群数据，其中n为正整数；
在一程序化循环内，依据该目标地址，将该2n群数据依序程序化于该多个多级单元，使得该多个第一半单元所储存的数据及该多个第二半单元所储存的数据来自该2n群数据的不同群；
重复提供该目标地址及程序化该2n群数据步骤；以及
判断该相对应于该目标地址的每一个多级单元是否均已被程序化，该判断该相对应于该目标地址的每一个多级单元是否均已被程序化，是通过读取该存储器的第一脚位进行判断的。
2.根据权利要求1所述的存储器程序化方法，其特征在于，储存于该多个第一半单元的n位数据分别来自1～n群数据，储存于该多个第二半单元的n位数据分别来自n+1～2n群数据。
3.根据权利要求1所述的存储器程序化方法，其特征在于，该目标地址相对应于该2n群数据的第1位或最后1位。
4.根据权利要求1所述的存储器程序化方法，其特征在于，该第一脚位的输出为1时，代表该相对应于该目标地址的每一个多级单元均已被程序化。
5.根据权利要求1所述的存储器程序化方法，其特征在于，该第一脚位为I/O 6或
Figure FSB00000219747100011
。
6.根据权利要求1所述的存储器程序化方法，其特征在于，该方法更包括：
判断相对应于该目标地址的每一个多级单元是否已被正确的程序化。
7.根据权利要求6所述的存储器程序化方法，其特征在于，该判断相对应于该目标地址的每一个多级单元是否已被正确的程序化，是通过读取该存储器的第二脚位进行判断的。
8.根据权利要求7所述的存储器程序化方法，其特征在于，该第二脚位的输出为0时，代表该相对应于该目标地址的每一个多级单元已被正确的程序化。
9.根据权利要求7所述的存储器程序化方法，其特征在于，该第二脚位为I/O 0。
10.一种存储器，其特征在于，该存储器包括：
多个存储单元区块，每一个存储单元区块包括：
多个位线；
多个字线；以及
多个多级单元，分别耦接至该多个位线及多个些字线，每一个多级单元包括一第一半单元及一第二半单元；
其中，将要储存的2n群数据依据一目标地址，在一程序化循环内依序被程序化于该多个多级单元，使得该多个第一半单元所储存的数据及该多个第二半单元所储存的数据来自该2n群数据的不同群，其中n为正整数，该目标地址相对应于该2n群数据的第1位或最后1位。
CN2007101692813A 2007-07-19 2007-11-08 存储器及其程序化方法 Active CN101350224B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/779,951 2007-07-19
US11/779,951 US7649772B2 (en) 2007-07-19 2007-07-19 Memory and method for programming in multiple storage region multi-level cells

Publications (2)

Publication Number Publication Date
CN101350224A CN101350224A (zh) 2009-01-21
CN101350224B true CN101350224B (zh) 2011-07-06

Family

ID=40264727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101692813A Active CN101350224B (zh) 2007-07-19 2007-11-08 存储器及其程序化方法

Country Status (2)

Country Link
US (1) US7649772B2 (zh)
CN (1) CN101350224B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392119B (zh) * 2009-04-14 2013-04-01 Chun Che Lee 電致發光與發熱之複合模組
TWI482160B (zh) * 2011-07-06 2015-04-21 Elite Semiconductor Esmt 用於非揮發性半導體記憶體元件的程式化方法
WO2020087211A1 (en) * 2018-10-29 2020-05-07 Micron Technology, Inc. Slc cache allocation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006026043A1 (en) * 2004-08-30 2006-03-09 Atmel Corporation Approach for zero dummy byte flash memory read operation
CN1808604A (zh) * 2005-01-20 2006-07-26 富士通株式会社 全息记录/再现设备、方法及全息记录介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7324374B2 (en) * 2003-06-20 2008-01-29 Spansion Llc Memory with a core-based virtual ground and dynamic reference sensing scheme
US7085168B2 (en) * 2004-12-30 2006-08-01 Macronix International Co., Ltd. Programming method for controlling memory threshold voltage distribution
US7206225B2 (en) * 2005-01-25 2007-04-17 Macronix International Co., Ltd. Method of dynamically controlling program verify levels in multilevel memory cells
WO2007013154A1 (ja) * 2005-07-27 2007-02-01 Spansion Llc 半導体装置およびその制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006026043A1 (en) * 2004-08-30 2006-03-09 Atmel Corporation Approach for zero dummy byte flash memory read operation
CN1808604A (zh) * 2005-01-20 2006-07-26 富士通株式会社 全息记录/再现设备、方法及全息记录介质

Also Published As

Publication number Publication date
CN101350224A (zh) 2009-01-21
US7649772B2 (en) 2010-01-19
US20090021994A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
US6549457B1 (en) Using multiple status bits per cell for handling power failures during write operations
CN101202106B (zh) 非易失性存储系统及其相应的编程方法
CN101246738B (zh) 具有备份电路的存储系统及编程方法
US8898374B2 (en) Flash memory device and method for managing flash memory device
CN103853582B (zh) 闪存更新方法
US10310772B2 (en) Memory control method and memory control apparatus
US20030189860A1 (en) Non-volatile memory control method
EP2301034B1 (en) Fast, low-power reading of data in a flash memory
CN106653087A (zh) 固态存储装置及其相关读取控制方法
CN102132349B (zh) 用于在闪存存储器控制器和闪存存储器阵列之间接口的方法和设备
CN101641679A (zh) 用于系统管理的多级单元选择的多程序
CN102132348A (zh) 用于闪存存储器中写入端单元间干扰减轻的方法和装置
CN101202109A (zh) 非易失性存储系统和相关编程方法
CN101552036A (zh) 具有哑单元的快闪存储设备及其操作方法
CN101794256A (zh) 非易失性存储器子系统及其存储器控制器
TW332292B (en) Method and apparatus for programming memory devices
WO2005124558A3 (en) Method and system for optimizing the number of word line segments in a segmented mram array
CN102135942A (zh) 一种存储设备中实现损耗均衡的方法及存储设备
CN104081372B (zh) 配置成提供对多个组的同时读/写访问的存储器
KR20080099692A (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법
US7684239B2 (en) Flash memory device for over-sampling read and interfacing method thereof
CN101350224B (zh) 存储器及其程序化方法
CN103778964A (zh) 一种NAND Flash烧写数据的处理、使用方法及装置、系统
US20120002469A1 (en) Nonvolatile semiconductor memory device
US20070189107A1 (en) Nonvolatile memory and apparayus and method for deciding data validity for the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant