CN101350217A - 数据写入存储器的装置及其方法 - Google Patents

数据写入存储器的装置及其方法 Download PDF

Info

Publication number
CN101350217A
CN101350217A CN 200710130284 CN200710130284A CN101350217A CN 101350217 A CN101350217 A CN 101350217A CN 200710130284 CN200710130284 CN 200710130284 CN 200710130284 A CN200710130284 A CN 200710130284A CN 101350217 A CN101350217 A CN 101350217A
Authority
CN
China
Prior art keywords
storage unit
storage
fragments
write
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200710130284
Other languages
English (en)
Other versions
CN101350217B (zh
Inventor
苏建明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princeton Technology Corp
Original Assignee
Princeton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princeton Technology Corp filed Critical Princeton Technology Corp
Priority to CN2007101302846A priority Critical patent/CN101350217B/zh
Publication of CN101350217A publication Critical patent/CN101350217A/zh
Application granted granted Critical
Publication of CN101350217B publication Critical patent/CN101350217B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

本发明提供一种数据写入存储器的装置及其方法，其中该存储器包括多个存储阵列，每一存储阵列包括多个存储单元，该数据被分成多个片段，该方法包括：将该多个片段依序写入该多个存储阵列的多个存储单元中的第一个存储单元，当该多个存储阵列的多个存储单元中的第一个存储单元写满后，开始写入该多个存储阵列的多个存储单元中的第二个存储单元，并以此类推，完成所有该多个片段写入该存储器的动作。本发明所述的数据写入存储器的装置及其方法，不但能加快数据被写入SDRAM的速度，提升效率之外，也能有效的节省暂存装置的使用，以节省成本，达到改善数据写入SDRAM功效的目的。

Description

数据写入存储器的装置及其方法
技术领域
本发明相关于一种数据写入存储器的装置及其方法，尤指一种用于DMB-TH系统中，将数据写入SDRAM的装置及其方法。
背景技术
SDRAM中的存储空间通常会分成四个Bank，分别为Bank0、Bank1、Bank2和Bank3，在使用SDRAM记录数据时，连续的数据会被分别储存在四个Bank中，如图1所示，图1显示SDRAM的内部记录结构，SDRAM1的内部分成Bank0～Bank3四个存储阵列，其中每一个存储阵列皆包括多个存储单元，在传统上使用SDRAM存储数据的时候，通常会直接将数据依据Bank0～Bank3的顺序依序写入，当Bank0存储阵列写满之后，才写入Bank1存储阵列，依照这样的顺序将数据完全写入SDRAM中。
但是根据SDRAM的特性，依序将数据从Bank0依序写入至Bank3需要使用大量的buffer，以负荷在读取以及写入时大量数据的暂存，如此一来不但增加了硬件的负担，并且会使读取写入的效率不高，因此如何将数据更有效率的写入SDRAM成为重要的课题。
发明内容
因此，本发明提供一种数据写入存储器的方法，其中该存储器包括多个存储阵列，每一该多个存储阵列包括多个存储单元，该方法包括：提供多个缓冲装置，用以暂存被进行读取的该数据以及被写入的该数据；提供一控制装置，用以将该数据分割成多个片段，并控制该多个片段写入该存储器的顺序；以及将该多个片段依序写入该多个存储阵列的多个存储单元中的第一个存储单元，当该多个存储阵列的多个存储单元中的第一个存储单元写满后，开始写入该多个存储阵列的多个存储单元中的第二个存储单元，并以此类推，完成所有该多个片段写入该存储器的动作。
本发明所述的数据写入存储器的方法，其中该存储器包括四个存储阵列，分别为第一存储阵列、第二存储阵列、第三存储阵列及第四存储阵列，每一存储阵列分别包括十三个存储单元。
本发明所述的数据写入存储器的方法，其中该多个缓冲装置包括第一缓冲装置以及第二缓冲装置，该第一缓冲装置及该第二缓冲装置皆为4×20bit FIFO(firstin first out)缓冲装置。
本发明所述的数据写入存储器的方法，其中该第一缓冲装置暂存将写入该多个存储阵列的第一个存储单元、第三个存储单元、第五个存储单元、第七个存储单元、第九个存储单元、第十一个存储单元及第十三个存储单元的该多个片段，该第二缓冲装置暂存将写入该多个存储阵列的第二个存储单元、第四个存储单元、第六个存储单元、第八个存储单元、第十个存储单元及第十二个存储单元的该多个片段。
本发明所述的数据写入存储器的方法，其中该第一缓冲装置以及该第二缓冲装置分别可同时暂存4组20bit的该片段，该多个缓冲装置共可同时暂存8组该片段。
本发明所述的数据写入存储器的方法，该多个缓冲装置可同时提供8组该片段的读取以及写入。
本发明所述的数据写入存储器的方法，该方法用于DMB-TH系统中。
本发明另提供一种数据写入存储器的方法，其中该存储器包括多个存储阵列，每一存储阵列包括多个存储单元，该数据被分成多个片段，该方法包括：将该多个片段依序写入该多个存储阵列的多个存储单元中的第一个存储单元，当该多个存储阵列的多个存储单元中的第一个存储单元写满后，开始写入该多个存储阵列的多个存储单元中的第二个存储单元，并以此类推，完成所有该多个片段写入该存储器的动作。
本发明所述的数据写入存储器的方法，该方法更包括提供多个缓冲装置，用以暂存被进行读取的该数据以及被写入的该数据；以及提供一控制装置，用以将该数据分割成多个片段，并控制该多个片段写入该存储器的顺序。
本发明所述的数据写入存储器的方法，其中该多个缓冲装置包括第一缓冲装置以及第二缓冲装置，该第一缓冲装置及该第二缓冲装置皆为4×20bit FIFO(firstin first out)缓冲装置。
本发明所述的数据写入存储器的方法，其中该存储器包括四个存储阵列，分别为第一存储阵列、第二存储阵列、第三存储阵列及第四存储阵列，每一存储阵列分别包括十三个存储单元。
本发明所述的数据写入存储器的方法，其中该第一缓冲装置暂存将写入该多个存储阵列的第一个存储单元、第三个存储单元、第五个存储单元、第七个存储单元、第九个存储单元、第十一个存储单元及第十三个存储单元的该多个片段，该第二缓冲装置暂存将写入该多个存储阵列的第二个存储单元、第四个存储单元、第六个存储单元、第八个存储单元、第十个存储单元及第十二个存储单元的该多个片段。
本发明所述的数据写入存储器的方法，其中该第一缓冲装置以及该第二缓冲装置分别可同时暂存4组20bit的该片段，该多个缓冲装置共可同时暂存8组该片段。
本发明所述的数据写入存储器的方法，该多个缓冲装置可同时提供8组该片段的读取以及写入。
本发明所述的数据写入存储器的方法，该方法用于DMB-TH系统中。
本发明又提供一种将一数据写入存储器的装置，其包括：一存储器，该存储器包括多个存储阵列，每一该多个存储阵列包括多个存储单元；多个缓冲装置，用以暂存被进行读取的该数据以及被写入的该数据；一控制装置，用以将该数据分割成多个片段，并控制该多个片段写入该存储器的顺序；其中，该控制装置将该多个片段依序写入该多个存储阵列的多个存储单元中的第一个存储单元，当该多个存储阵列的多个存储单元中的第一个存储单元写满后，开始写入该多个存储阵列的多个存储单元中的第二个存储单元，并以此类推，完成所有该多个片段写入该存储器的动作。
本发明所述的数据写入存储器的装置，其中该存储器包括四个存储阵列，分别为第一存储阵列、第二存储阵列、第三存储阵列及第四存储阵列，每一存储阵列分别包括十三个存储单元；该多个缓冲装置包括第一缓冲装置以及第二缓冲装置，该第一缓冲装置及该第二缓冲装置皆为4×20bit FIFO(first infirst out)缓冲装置。
本发明所述的数据写入存储器的装置，其中该第一缓冲装置暂存将写入该多个存储阵列的第一个存储单元、第三个存储单元、第五个存储单元、第七个存储单元、第九个存储单元、第十一个存储单元及第十三个存储单元的该多个片段，该第二缓冲装置暂存将写入该多个存储阵列的第二个存储单元、第四个存储单元、第六个存储单元、第八个存储单元、第十个存储单元及第十二个存储单元的该多个片段。
本发明所述的数据写入存储器的装置，其中该第一缓冲装置以及该第二缓冲装置分别可同时暂存4组20bit的该片段，该多个缓冲装置共可同时暂存8组该片段，并同时提供8组该片段的读取以及写入。
本发明所述的数据写入存储器的装置，该装置用于DMB-TH系统中。
本发明所述的数据写入存储器的装置及其方法，不但能加快数据被写入SDRAM的速度，提升效率之外，也能有效的节省暂存装置的使用，以节省成本，达到改善数据写入SDRAM功效的目的。
附图说明
图1显示SDRAM的内部记录结构。
图2显示本发明较佳实施例的数据写入存储器的装置结构图。
图3显示本发明较佳实施例的存储器数据结构图。
图4显示本发明较佳实施例的将数据写入存储器的步骤方块图。
具体实施方式
请参阅图2，图2显示本发明较佳实施例的数据写入存储器的装置结构图，如图2所示，数据写入存储器的装置2包括第一缓冲装置21、第二缓冲装置22，控制装置23以及存储器24。第一缓冲装置21、第二缓冲装置22相互连接，并连接至控制装置23，用以读取数据并将数据暂存直到控制装置23处理，控制装置23连接至存储器24，用以将该数据分割成多个片段，并根据第一缓冲装置21、第二缓冲装置22暂存的数据顺序，依序将数据写入至存储器24之中。
请参考图3、图3显示本发明较佳实施例的存储器数据结构图，如图3所示，其中，存储器24包括四个存储阵列，分别为第一存储阵列Bank0、第二存储阵列Bank1、第三存储阵列Bank2及第四存储阵列Bank3，每个存储阵列分别包括十三个存储单元，因此总共有4×13＝52，五十二个存储单元，分别为Branch0～Branch51。其中Branch0为Bank0的第一个存储单元，Branch1为Bank1的第一个存储单元，Branch2为Bank2的第一个存储单元，Branch3为Bank4的第一个存储单元，接下来Branch4为Bank0的第二个存储单元并以此类推，因此第一个存储阵列Bank0包括存储单元Branch4X(0≤X＜13，X为正整数)；Bank1包括存储单元Branch4X+1；Bank2包括存储单元Branch4X+2；Bank3包括存储单元Branch4X+3；当控制装置23将数据写入存储器24中时，会将数据从Branch0、Branch1、Branch2、Branch3...Branch51依序写入，也就是说，控制装置23会控制数据不会将Bank0写满后才写入Bank1，而是依照Bank0→Bank1→Bank2→Bank3→Bank0...的顺序写入，每一个存储阵列一次仅写入一个存储单元的数据，以符合存储器的特性，加快读取以及写入的效率。
在本实施例中，第一缓冲装置21、第二缓冲装置22皆为以可同时暂存四组20位(bit)数据的先进先出(FIFO(first in firstout))缓冲器较佳，但不以此为限。其中第一缓冲装置21读取四组20bit的数据，分别经由控制器写入存储阵列Bank0～Bank3的第一个存储单元Branch0、Branch1、Branch2以及Branch3，由于一个存储单元所储存的存储容量约为20bit，第一暂存装置21一次可以暂存写入四个存储单元的数据，在第一暂存装置21暂存的数据被写入存储器时，第二暂存装置22同时读取四组20bit的数据并暂存在第二暂存装置22中，等到第一暂存装置21的数据写入存储器后，并接着依序将第二暂存装置22暂存的数据写入存储单元Branch4、Branch5、Branch6以及Branch7，也就是存储阵列Bank0～Bank3的第二个存储单元，以下第一暂存装置21暂存将写入存储阵列Bank0～Bank3的第一个存储单元、第三个存储单元、第五个存储单元、第七个存储单元、第九个存储单元、第十一个存储单元及第十三个存储单元的数据，第二缓冲装置22暂存将写入存储阵列Bank0～Bank3的该第二个存储单元、第四个存储单元、第六个存储单元、第八个存储单元、第十个存储单元及第十二个存储单元的数据，并且当第一缓冲装置21进行写入动作时，第二缓冲装置22可同时进行读取的动作，使整个数据写入存储器的动作并不会受到影响，可以持续的运作，因此整个装置可称为ReadWrite4Banks。
在本发明较佳实施例中，存储器24可为一SDRAM，并且该装置用于DMB-TH系统中，但不以此为限。
请再参阅图4，其显示本发明较佳实施例的将数据写入存储器的步骤方块图，如图4所示，当开始进行将数据写入存储器24的动作(S1)时，数据会被分割读取并暂存在第一缓冲装置21中(S2)，接着控制装置23会控制第一缓冲装置21中暂存的数据依序写入存储单元Branch0～Branch3(S31)，同时数据会被分割读取并暂存在第二缓冲装置22中(S32)，接着数据会被分割读取并暂存在第一缓冲装置21中(S41)，而控制装置23会控制第二缓冲装置22中暂存的数据依序写入存储单元Branch4～Branch7(S42)，以此顺序往下进行，一直到控制装置23控制第二缓冲装置22中暂存的数据依序写入存储单元Branch44～Branch47(S82)，以及控制第一缓冲装置21中暂存的数据依序写入存储单元Branch48～Branch51(S9)后，完成数据写入存储器24的动作(S10)。
本发明利用SDRAM的特性，将数据依序写入SDRAM中，不但能加快数据被写入SDRAM的速度，提升效率之外，也能有效的节省暂存装置的使用，以节省成本，达到改善数据写入SDRAM功效的目的。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
Bank0：第一存储阵列
Bank1：第二存储阵列
Bank2：第三存储阵列
Bank3：第四存储阵列
21：第一缓冲装置
22：第二缓冲装置
23：控制装置
24：存储器
Branch0～51：存储单元
S1～S82：方法步骤
1：SDRAM

Claims (20)

1.一种数据写入存储器的方法，其特征在于，该存储器包括多个存储阵列，每一该多个存储阵列包括多个存储单元，该方法包括：
提供多个缓冲装置，用以暂存被进行读取的该数据以及被写入的该数据；
提供一控制装置，用以将该数据分割成多个片段，并控制该多个片段写入该存储器的顺序；以及
将该多个片段依序写入该多个存储阵列的多个存储单元中的第一个存储单元，当该多个存储阵列的多个存储单元中的第一个存储单元写满后，开始写入该多个存储阵列的多个存储单元中的第二个存储单元，并以此类推，完成所有该多个片段写入该存储器的动作。
2.根据权利要求1所述的数据写入存储器的方法，其特征在于，该存储器包括四个存储阵列，分别为第一存储阵列、第二存储阵列、第三存储阵列及第四存储阵列，每一存储阵列分别包括十三个存储单元。
3.根据权利要求1所述的数据写入存储器的方法，其特征在于，该多个缓冲装置包括第一缓冲装置以及第二缓冲装置，该第一缓冲装置及该第二缓冲装置皆为4×20位先进先出缓冲装置。
4.根据权利要求3所述的数据写入存储器的方法，其特征在于，该第一缓冲装置暂存将写入该多个存储阵列的第一个存储单元、第三个存储单元、第五个存储单元、第七个存储单元、第九个存储单元、第十一个存储单元及第十三个存储单元的该多个片段，该第二缓冲装置暂存将写入该多个存储阵列的第二个存储单元、第四个存储单元、第六个存储单元、第八个存储单元、第十个存储单元及第十二个存储单元的该多个片段。
5.根据权利要求3所述的数据写入存储器的方法，其特征在于，该第一缓冲装置以及该第二缓冲装置分别可同时暂存4组20位的该片段，该多个缓冲装置共可同时暂存8组该片段。
6.根据权利要求5所述的数据写入存储器的方法，其特征在于，该多个缓冲装置可同时提供8组该片段的读取以及写入。
7.根据权利要求1所述的数据写入存储器的方法，其特征在于，该方法用于DMB-TH系统中。
8.一种数据写入存储器的方法，其特征在于，该存储器包括多个存储阵列，每一存储阵列包括多个存储单元，该数据被分成多个片段，该方法包括：将该多个片段依序写入该多个存储阵列的多个存储单元中的第一个存储单元，当该多个存储阵列的多个存储单元中的第一个存储单元写满后，开始写入该多个存储阵列的多个存储单元中的第二个存储单元，并以此类推，完成所有该多个片段写入该存储器的动作。
9.根据权利要求8所述的数据写入存储器的方法，其特征在于，该方法更包括提供多个缓冲装置，用以暂存被进行读取的该数据以及被写入的该数据；以及提供一控制装置，用以将该数据分割成多个片段，并控制该多个片段写入该存储器的顺序。
10.根据权利要求8所述的数据写入存储器的方法，其特征在于，该多个缓冲装置包括第一缓冲装置以及第二缓冲装置，该第一缓冲装置及该第二缓冲装置皆为4×20位先进先出缓冲装置。
11.根据权利要求8所述的数据写入存储器的方法，其特征在于，该存储器包括四个存储阵列，分别为第一存储阵列、第二存储阵列、第三存储阵列及第四存储阵列，每一存储阵列分别包括十三个存储单元。
12.根据权利要求11所述的数据写入存储器的方法，其特征在于，该第一缓冲装置暂存将写入该多个存储阵列的第一个存储单元、第三个存储单元、第五个存储单元、第七个存储单元、第九个存储单元、第十一个存储单元及第十三个存储单元的该多个片段，该第二缓冲装置暂存将写入该多个存储阵列的第二个存储单元、第四个存储单元、第六个存储单元、第八个存储单元、第十个存储单元及第十二个存储单元的该多个片段。
13.根据权利要求12所述的数据写入存储器的方法，其特征在于，该第一缓冲装置以及该第二缓冲装置分别可同时暂存4组20位的该片段，该多个缓冲装置共可同时暂存8组该片段。
14.根据权利要求13所述的数据写入存储器的方法，其特征在于，该多个缓冲装置可同时提供8组该片段的读取以及写入。
15.根据权利要求8所述的数据写入存储器的方法，其特征在于，该方法用于DMB-TH系统中。
16.一种数据写入存储器的装置，其特征在于，其包括：
一存储器，该存储器包括多个存储阵列，每一该多个存储阵列包括多个存储单元；
多个缓冲装置，用以暂存被进行读取的该数据以及被写入的该数据；
一控制装置，用以将该数据分割成多个片段，并控制该多个片段写入该存储器的顺序；
其中，该控制装置将该多个片段依序写入该多个存储阵列的多个存储单元中的第一个存储单元，当该多个存储阵列的多个存储单元中的第一个存储单元写满后，开始写入该多个存储阵列的多个存储单元中的第二个存储单元，并以此类推，完成所有该多个片段写入该存储器的动作。
17.根据权利要求16所述的数据写入存储器的装置，其特征在于，该存储器包括四个存储阵列，分别为第一存储阵列、第二存储阵列、第三存储阵列及第四存储阵列，每一存储阵列分别包括十三个存储单元；该多个缓冲装置包括第一缓冲装置以及第二缓冲装置，该第一缓冲装置及该第二缓冲装置皆为4×20位先进先出缓冲装置。
18.根据权利要求17所述的数据写入存储器的装置，其特征在于，该第一缓冲装置暂存将写入该多个存储阵列的第一个存储单元、第三个存储单元、第五个存储单元、第七个存储单元、第九个存储单元、第十一个存储单元及第十三个存储单元的该多个片段，该第二缓冲装置暂存将写入该多个存储阵列的第二个存储单元、第四个存储单元、第六个存储单元、第八个存储单元、第十个存储单元及第十二个存储单元的该多个片段。
19.根据权利要求17所述的数据写入存储器的装置，其特征在于，该第一缓冲装置以及该第二缓冲装置分别可同时暂存4组20位的该片段，该多个缓冲装置共可同时暂存8组该片段，并同时提供8组该片段的读取以及写入。
20.根据权利要求16所述的数据写入存储器的装置，其特征在于，该装置用于DMB-TH系统中。
CN2007101302846A 2007-07-17 2007-07-17 数据写入存储器的装置及其方法 Expired - Fee Related CN101350217B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101302846A CN101350217B (zh) 2007-07-17 2007-07-17 数据写入存储器的装置及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101302846A CN101350217B (zh) 2007-07-17 2007-07-17 数据写入存储器的装置及其方法

Publications (2)

Publication Number Publication Date
CN101350217A true CN101350217A (zh) 2009-01-21
CN101350217B CN101350217B (zh) 2013-11-13

Family

ID=40268961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101302846A Expired - Fee Related CN101350217B (zh) 2007-07-17 2007-07-17 数据写入存储器的装置及其方法

Country Status (1)

Country Link
CN (1) CN101350217B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101520750A (zh) * 2009-04-02 2009-09-02 北京中星微电子有限公司 在sdram存储若干数据的方法
CN108572792A (zh) * 2017-06-13 2018-09-25 北京金山云网络技术有限公司 数据存储方法、装置、电子设备及计算机可读存储介质
CN109032962A (zh) * 2018-07-12 2018-12-18 北京行易道科技有限公司 数据存储方法、装置和嵌入式系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101520750A (zh) * 2009-04-02 2009-09-02 北京中星微电子有限公司 在sdram存储若干数据的方法
CN108572792A (zh) * 2017-06-13 2018-09-25 北京金山云网络技术有限公司 数据存储方法、装置、电子设备及计算机可读存储介质
CN109032962A (zh) * 2018-07-12 2018-12-18 北京行易道科技有限公司 数据存储方法、装置和嵌入式系统
CN109032962B (zh) * 2018-07-12 2021-07-30 北京行易道科技有限公司 数据存储方法、装置和嵌入式系统

Also Published As

Publication number Publication date
CN101350217B (zh) 2013-11-13

Similar Documents

Publication Publication Date Title
CN100583059C (zh) 数据存取整合方法及其系统
CN101446924B (zh) 一种数据存储及获取方法、系统
US10466908B2 (en) Memory system that buffers data before writing to nonvolatile memory
CN102819496B (zh) 闪存ftl的地址转换方法
US20100332922A1 (en) Method for managing device and solid state disk drive utilizing the same
CN104424103A (zh) 固态储存装置中高速缓存的管理方法
CN101241752B (zh) 存储卡和包含所述存储卡的存储系统
US11126369B1 (en) Data storage with improved suspend resume performance
CN105893275A (zh) 缓存及读取即将写入储存单元的数据的方法以及使用该方法的装置
CN101436152A (zh) 一种数据备份的方法和装置
US20100325342A1 (en) Memory controller and nonvolatile storage device using same
KR101204163B1 (ko) 반도체 기억 장치
CN103559146A (zh) 一种提高NAND flash控制器读写速度的方法
CN102053929A (zh) 一种基于Linux系统DM层的IO缓存操作方法和系统
CN101976182A (zh) 一种固态硬盘预读取的方法及其装置
CN102298508A (zh) 基于流的固态硬盘预读取的方法及装置
US9436599B2 (en) Flash storage device and method including separating write data to correspond to plural channels and arranging the data in a set of cache spaces
CN101350217B (zh) 数据写入存储器的装置及其方法
US20170147235A1 (en) Memory system controlling interleaving write to memory chips
CN1471670A (zh) 存储器件、存储控制方法以及程序
CN109375868B (zh) 一种数据存储方法、调度装置、系统、设备及存储介质
CN101562039A (zh) 多通道内存储存装置及其控制方法
CN201066587Y (zh) 数据写入存储器的装置
CN115933994B (zh) 一种数据处理方法、装置、电子设备及存储介质
CN110134333B (zh) 一种重排写入数据流提升ssd读拼接率的方法及其系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131113

Termination date: 20150717

EXPY Termination of patent right or utility model