CN101345232A - 集成电路的电源供应连结线路及其备制方法 - Google Patents

集成电路的电源供应连结线路及其备制方法 Download PDF

Info

Publication number
CN101345232A
CN101345232A CNA2007101280902A CN200710128090A CN101345232A CN 101345232 A CN101345232 A CN 101345232A CN A2007101280902 A CNA2007101280902 A CN A2007101280902A CN 200710128090 A CN200710128090 A CN 200710128090A CN 101345232 A CN101345232 A CN 101345232A
Authority
CN
China
Prior art keywords
power supply
power
ground loop
ring
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101280902A
Other languages
English (en)
Inventor
陈建良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CNA2007101280902A priority Critical patent/CN101345232A/zh
Publication of CN101345232A publication Critical patent/CN101345232A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路的电源供应连结线路及其备制方法,分别在电源环与接地环下附加一金属层,使电源环与金属层间、接地环与金属层间、电源环与接地环间及两金属层间产生寄生电容,使集成电路内的等效电容提升,以抑制电磁干扰及噪声干扰,并降低电源总线流通路径的电阻值,提升集成电路承载电流的密度,来增加芯片可靠度及降低制作印刷电路板的成本。

Description

集成电路的电源供应连结线路及其备制方法
技术领域
本发明涉及一种集成电路,特别是涉及一种集成电路的电源供应连结线路及其备制方法。
背景技术
在竞争激烈的时代,产品不只要求上市的速度要快,产品的质量也要符合要求,因此集成电路的电源可靠度(Power reliability)设计相对日益重要。因为集成电路的可靠度影响产品的成品率及寿命,相对的影响产品的质量及顾客满意度。
目前集成电路的电源线设计主要可分为三种,分别是电源环(Powerring),电源带(Power Strap)及电源网(Power Mesh)。电源环是把集成电路整个包围住,且因为要与电压源连接并供给集成电路所有电流,所以单位电流密度较高,相对金属宽度一定要宽才可承受;电源带是负责运送电流到集成电路的每一个角落,因为电源带电阻会消耗电流,因此电源带的宽度也是相对要宽才可以减少电流消耗;电源网的功能就是从电源带上取出电流然后供给集成电路上局部的单位组件(StdCell),因为承载的电流不大所以金属线宽度不用粗,但为了要均匀分配电流,所以电源网的距离要密且均匀。
而影响电源可靠度的因素有四个,分别为电压降(IR Drop),电流密度(EM),电磁干扰(EMI)及噪声干扰(Noise interference)。图1为常用技术的集成电路的示意图。集成电路1包含第一电源环110、第一接地环120、第二电源环112、第二接地环122、连接孔15、第一电源带130、第二电源带132、第三电源带134及第四电源带136。第一电源环110、第一接地环120、第二电源环112及第二接地环122为不同的金属层,并在不同层连接处会打上连接孔15加以连接。电源带也是通过连接孔15与第一电源环110、第一接地环120、第二电源环112或第二接地环122连接。因为二不同电位的金属平板间会产生寄生电容,所以一般集成电路会借助金属层侧边与侧边之间来产生寄生电容Cside,如图2所示。
因为寄生电容Cside值大小是与二金属平板长度成正比及与二金属层距离成反比,一般电源环或接地环因为金属层的侧边厚度(T)很薄而且是固定的,所以只能借助加长金属层的长度(L)或缩短二金属层的间距(D1)来增加寄生电容Cside,但产生出来的寄生电容Cside有限,原因是寄生电容Cside产生的主要来源是借助金属层侧边面积来当电容平板。
发明内容
本发明的目的在于提供一种集成电路的电源供应连结线路及其备制方法,分别在电源环与接地环下附加一金属层,使电源环与金属层间、接地环与金属层间、电源环与接地环间及两金属层间产生寄生电容,使集成电路内的等效电容提升,以抑制电磁干扰及噪声干扰,并降低电源总线流通路径的电阻值,提升集成电路承载电流的密度,来降低制作印刷电路板的成本。
为了实现上述目的,本发明提供了一种集成电路的电源供应连结线路及其备制方法,其包含电源环、接地环、数个连接孔、数个电源焊垫、数个电源带、数个接地焊垫、数个换金属层及数个金属线。电源环与接地环皆附加一金属层;金属线直接地连结于金属环,用以传输正电压至电源环,或传输负电压至该接地环,来进一步供应该集成电路运行所需;电源焊垫,直接的连结于部分的该金属线,用以提供该正电压;以及接地焊垫直接地连结于部分的金属线,用以提供该负电压。换金属层通过部分的连接孔连结于部分金属线;以及电源带通过部分的连接孔及换金属层,连结于每一电源环之间及每一接地环之间。
由上所述,本发明集成电路的电源供应连结线路及其备制方法,使集成电路内的等效电容可随使用者的需要来调整,可达到高电容值的以增加集成电路预防电磁干扰与噪声干扰的能力。并可提升集成电路承载电流的密度,来降低制作印刷电路板的成本。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为常用技术的集成电路的示意图;
图2为常用技术的电源总线的等效电容的示意图;
图3为本发明内容的集成电路内电源总线的示意图;
图4为本发明内容的堆栈结构的电源总线的等效电容的示意图;
图5为本发明内容的集成电路内电源总线结合电源带的示意图;以及
图6为本发明内容的堆栈结构的电源总线的等效电容的剖面示意图。
其中,附图标记:
集成电路    1,2
第一电源环  110,210
第二电源环  112,212
第一接地环  120,220
第二接地环  122,222
第一电源带  130,230
第二电源带  132,232
第三电源带  134,234
第四电源带  136,236
连接孔      15,25
电源焊垫    26
接地焊垫    27
换金属层    28a,28b
金属线      29a,29b
具体实施方式
请参考图3所示,其为本发明的集成电路内电源总线的示意图。集成电路2包含至少一组金属环(metal ring)、数个连接孔25、数个电源焊垫(powerpad)26、数个接地焊垫(ground pad)27、数个换金属层28a与28b及数个金属线29a与29b。
连接孔25用来作为不同金属层之间的连结。换金属层28a与28b则是利用连接孔25作为不同金属层之间传输的桥梁。金属线29a直接连结于上述的电源焊垫26,金属线29b直接连结于上述的接地焊垫27。上述的金属环为一第一电源环(power ring)210及一第一接地环(ground ring)220,这些金属环都为电源总线(power bus),用以传输供应电源(power supply)所提供的电流至集成电路内部,使集成电路得以运行。每一电源焊垫26用以通过其所对应的金属线29a,来连结于第一电源环210,并提供一正电压(positivevoltage)至第一电源环210,而每一接地焊垫27用以通过其所对应的金属线29b,及金属线29b利用连接孔25所连结对应的换金属层28a与28b,来连结于第一接地环220,并提供一负电压(negative voltage)至第一接地环220,使供应电源所提供的电流能够进一步的传送至集成电路内。其中,此正电源通称为VDD,而负电源通称为VSS。
这样一来,第一电源环210与第一接地环220之间相互对应且相互平行,因此,请参考图4,其为本发明内容的电源环及接地环间所产生的寄生电容的示意图。第一电源环210及第一接地环220的组合会形成一寄生电容Cside。而寄生电容Cside的关系式如下:
C side = ϵ × T × L D 2
其中,寄生电容Cside的值随着高度T、长度L及距离D2而改变,也就是寄生电容Cside的值与高度T及长度L成正比,与距离D2成反比。高度T为第一电源环210及第一接地环220的厚度。长度L为第一电源环210及第一接地环220的长度。距离D2为第一电源环210及第一接地环220之间的距离,且为图2中距离D1的五倍长。
但是,这样只有第一电源环210与第一接地环220所组成的电源总线结构,使集成电路所产生出来的寄生电容Cside依然很有限,因此本发明内容进一步分别在第一电源环210及第一接地环220的下方,再多附加了一层金属层,且附加的金属层分别与第一电源环210及第一接地环220相隔一间距,如图3所示。
因此,本发明内容的集成电路2还进一步的包含一第二电源环212及一第二接地环222。附加在第一电源环210下的金属层为第二接地环222,附加在第一接地环220下的金属层为第二电源环212。第二电源环212与第二接地环222相隔一间距。
而且,上述的电源焊垫26不仅可以通过其所对应的金属线29a来连结于第一电源环210,也可以通过其所对应的金属线29a,或/以及金属线29a通过连结孔25所连结的换金属层28a,来连结于上述的第二电源环212。上述的接地焊垫27不仅可以通过其所对应的金属线29b来连结于上述的第二接地环222,也可以通过其所对应的金属线29b,或/以及金属线29b所连结的换金属层28b,来连结于上述的第一接地环220。因此,集成电路2可由电源焊垫26,通过其所对应的金属线29a来输入正电压至第一电源环210,并通过其所对应的金属线29a、连接孔25及换金属层28a来输入正电压至第二电源环212。集成电路2可由接地焊垫27,通过其所对应的金属线29b来输入负电压至第二接地环222,并通过其所对应的金属线29b、连接孔25及换金属层28b来输入负电压至第一接地环220。
因此,请参考图4所示,其为本发明内容的堆栈结构的电源总线的等效电容的示意图。第一电源环210与第一接地环220相互对应且相互平行,因此第一电源环210与第一接地环220之间会形成一寄生电容Cside。第二电源环212与第二接地环222也相互对应且相互平行,因此第二电源环212与第二接地环222之间也会形成一寄生电容Cside。由于第二电源环212与第二接地环222分别为附加在第一接地环220与第一电源环210下方的金属层,因此,第一电源环210与第二接地环222相互对应且相互平行,因而第一电源环210与第二接地环222之间会形成一寄生电容Cplate。同理,第一接地环220与第二电源环212也相互对应且相互平行,因此第一接地环220与第二电源环222之间也会形成一寄生电容Cplate。而寄生电容Cplate的关系式如下:
C plate = ϵ × W × L S
其中,寄生电容Cplate的值随着宽度W、长度L、间距S而改变,也就是寄生电容Cplate的值与宽度W及长度L的值成正比,而与间距S成反比。宽度W为第一电源环210、第二电源环212、第一接地环220及第二接地环222的宽度。长度L为第一电源环210、第二电源环212、第一接地环220及第二接地环222的长度。间距S为第一电源环210与第二接地环222之间的间距,以及第一接地环220与第二电源环212之间的间距,且为高度T的两倍长。此外,高度T为第二电源环212及第二接地环222的厚度,距离D2为第二电源环212及第二接地环222之间的距离。
由上述的数学关系式可得知,将第一电源环210及第一接地环220下方分别附加一金属层后,所堆栈形成的堆栈电容Cstack为寄生电容Cplate和Cside的总和,且随着寄生电容Cplate和Cside的改变而改变,也就是与高度T、长度L及宽度W成正比,与距离D2及间距S成反比。
C stack = 2 × ϵ × ( T × L D 2 + W × L S )
利用上述第一电源环210、第二电源环212、第一接地环220及第二接地环222相互堆栈的结构,来作为电源供应提供集成电路2运行所需电流的电源总线。但是,仅依赖上述的电源总线的结构来作为电源供应提供集成电路2运行所需的电流传输的路径,无法均匀的传输到集成电路2内每个角落。因此,集成电路2还必须通过电源带(power strap)的传送功能,再搭配上述的电源总线的结构,才能真正地将集成电路2运行所需要的电流传输到每个角落。
请参考图5所示,其为本发明内容的集成电路内电源总线结合电源带的示意图。集成电路2还进一步包含数个电源带,以作为制作在集成电路2内,提升电源可靠度的装置。电源带可以通过换金属层28a与28b及连接孔25,连结于上述的电源环或接地环,形成一格状网络,以均匀的传输电源供应所提供的电流至集成电路2内的每个角落。
此外,上述的电源带分别为第一电源带230、第二电源带232、第三电源带234及第四电源带236。第一电源带230及第二电源带232为一组电源带,且相互平行。第三电源带234及第四电源带236为另一组电源带,并且也相互平行。此两组电源带内的第一电源带230、第二电源带232、第三电源带234及第四电源带236在第一电源环210、第一接地环220、第二电源环212及第二接地环222之间相互交错。
也就是说,第一电源带230通过连接孔25由第一电源环210的一端,经第二电源环212的相对应的两侧,连结至第一电源环210的相对应的另一侧;第二电源带232通过连接孔25,由第二接地环222,先通过换金属层28b连结至第一接地环220相对应的两端,再连结至第二接地环222;第三电源带234通过连接孔25及换金属层28a,由第一电源环210,连结至第二电源环212的一端后,与第一电源带230及第二电源带232交错,并与第一电源带230通过连接孔25相连结,再经过第二电源环212的另一相对应的一端,连结至第一电源环210相对应的另一端;第四电源带236通过连接孔25,由第二接地环222,经过第一接地环220的相对应的两端,再连结至第二接地环222相对应的另一端。
此外,集成电路2可更进一步的分别在第一金属环210及第一接地环220的下方,利用附加多层的金属层来达到均匀供电的效能,也就是说,集成电路2内的金属层的多少,可以根据使用者的需求而设计,金属层的数量越多,表示所产生的寄生电容就越大,如图6所示。
由于噪声干扰(noise interference)程度与集成电路内的电容值大小有关,因此当集成电路2所产生的堆栈电容Cstack越大时,集成电路2所具备的抗噪声干扰的能力就越大,而且集成电路2内的第一电源环210与供应电源距离最近,也可以用来抑制电磁波的干扰(electro-magnetic interference,EMI)。由于集成电路2所产生的堆栈电容Cstack可以从20pf到200pf,或大于200pf,因此可视为一内装于集成电路2内的一用来抑制电磁干扰的大电容。将此集成电路2整合到印刷电路板(printed circuit board,PCB)上时,可以节省印刷电路板上供应电压源与接地之间用来抑制电磁干扰的大电容,以减少制作印刷电路板的成本。在第一电源环210及第一接地环220的下方附加上至少一层的金属层,不仅可以提高集成电路2内的电容值,也可使电源总线流通路径的电阻值大幅降低,因此也可以改善集成电路2内的电压降效应,以及由于每一金属层所承载的电流能均匀地分散,因此可以改善集成电路2内的电流密度(Electromigration,EM)不均匀的问题。
此外,使用者可随其使用上的需要,进一步的在第二电源环212及第二接地环222下方再继续堆栈金属层,以达到集成电路内具高电容值的目的。
本发明的优点在于,分别在电源环与接地环下方堆栈至少一个金属层,产生两组金属环,以形成堆栈结构的电源总线。
本发明的另一优点在于,此两组金属环会产生等效的堆栈电容,以增加集成电路预防电磁干扰与噪声干扰的能力。
本发明的另一优点在于,集成电路内的等效电容不仅可随使用者的需要来调整电源环或接地环的宽度,也可随使用者的需要来调整电源环与接地环间的距离,以达到高电容值的目的。
本发明的另一优点在于,将具有堆栈结构的电源总线的集成电路制作在印刷电路板上,可节省印刷电路板上用来抑制电磁干扰的电容,以节省成本。
本发明的另一优点在于,此堆栈结构的电源总线可以使电源总线流通路径的电阻值大幅降低,以改善集成电路内电压降的问题。
本发明的另一优点在于,此堆栈结构的电源总线利用换金属层、连接孔及相互交错的电源带,将每一电源环间与每一接地环间作电源的连结。
本发明的另一优点在于,利用此堆栈结构的电源总线及相互交错的电源带,使供应集成电路运行所需的电流能均匀地分散到每一角落,以改善电流密度的问题。
本发明的另一优点在于,此堆栈结构的电源总线所附加的金属层,可以随着使用者的需求来作调整。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1、一种电源供应连结线路,其特征在于,应用于一集成电路内,该电源供应连接线路包含:
一第一电源环与一第一接地环,该第一电源环与该第一接地环都分别于相隔一间距处至少附加一金属层;
数个金属线,直接的连结于该第一电源环及该第一接地环,用以传输一正电压至该第一电源环,或传输一负电压至该第一接地环;
数个电源焊垫,直接的连结于部分的这些金属线,用以提供该正电压;以及
数个接地焊垫,直接的连结于部分的这些金属线,用以提供该负电压。
2、根据权利要求1所述的电源供应连结线路,其特征在于,该第一电源环下所附加的该金属层为一第二接地环,而该第一接地环下所附加的该金属层为一第二电源环,并且该第一电源环与该第二接地环相叠,该第一接地环与该第二电源环相叠,形成一堆栈结构。
3、根据权利要求1所述的电源供应连结线路,其特征在于,还进一步包含:
数个连接孔;
数个换金属层,通过部分的这些连接孔连结于部分的这些金属线;以及
数个电源带,通过部分的这些连接孔及这些换金属层,连结于该第一电源环、该第一接地环及这些金属层之间。
4、根据权利要求3所述的电源供应连结线路,其特征在于,这些电源带相互交错,且通过这些连接孔来相互连结,而部分的这些电源带为彼此平行。
5、根据权利要求3所述的电源供应连结线路,其特征在于,该第一电源环、该第一接地环、这些金属层及这些电源带间形成一格状网络。
6、一种备制集成电路内的电源供应连结线路的方法,其特征在于,包含:
形成一第一电源环与一第一接地环;
分别对应于该第一电源环与该第一接地环下相隔一间距处,形成至少一金属层;
提供数个金属线,以分别连结于该第一电源环、该第一接地环及这些金属层;
提供数个电源焊垫,以分别连结于该第一电源环及部分的这些金属层;以及
提供数个接地焊垫,以分别连结于该第一接地环及另一部分的这些金属层。
7、根据权利要求6所述的备制集成电路内的电源供应连结线路的方法,其特征在于,该电源环下所附加的该金属层为一第二接地环,而该接地环下所附加的该金属层为一第二电源环。
8、根据权利要求6所述的备制集成电路内的电源供应连结线路的方法,其特征在于,还进一步包含:
提供数个连接孔;
提供数个换金属层,以通过部分的这些连接孔连结于这些金属线;以及
提供数对电源带,以通过这些换金属层及部分的这些连接孔,连结于第一电源环、第一接地环及这些金属层之间。
9、根据权利要求8所述的备制集成电路内的电源供应连结线路的方法,其特征在于,这些对电源带相互交错,且通过这些连接孔来相互连结,而每一对电源带中,其中一个电源带平行于另一电源带。
10、根据权利要求8所述的备制集成电路内的电源供应连结线路的方法,其特征在于,该第一电源环、该第一接地环、这些金属层与这些电源带间形成一格状网络。
CNA2007101280902A 2007-07-09 2007-07-09 集成电路的电源供应连结线路及其备制方法 Pending CN101345232A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101280902A CN101345232A (zh) 2007-07-09 2007-07-09 集成电路的电源供应连结线路及其备制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101280902A CN101345232A (zh) 2007-07-09 2007-07-09 集成电路的电源供应连结线路及其备制方法

Publications (1)

Publication Number Publication Date
CN101345232A true CN101345232A (zh) 2009-01-14

Family

ID=40247185

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101280902A Pending CN101345232A (zh) 2007-07-09 2007-07-09 集成电路的电源供应连结线路及其备制方法

Country Status (1)

Country Link
CN (1) CN101345232A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102156205A (zh) * 2010-02-11 2011-08-17 旺矽科技股份有限公司 探针卡及用于该探针卡的印刷电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102156205A (zh) * 2010-02-11 2011-08-17 旺矽科技股份有限公司 探针卡及用于该探针卡的印刷电路板

Similar Documents

Publication Publication Date Title
US7636242B2 (en) Integrated inductor
JP4273098B2 (ja) 多層プリント回路板
EP2019427B1 (en) Low-noise flip-chip packages and flip chips thereof
US8168895B2 (en) Printed wiring board
US6618266B2 (en) Method for high-density, low-via-count, decoupling capacitor placement
CN104051425A (zh) 用于减少通道串扰的耦合通孔
JP2012069984A (ja) ボール・グリッド・アレイパッケージのフットプリントから、はんだボールのポピュレーションを選択的に減らすことにより、デバイスの信頼性を高める方法
DE112007000112T5 (de) Passive Impedanzentzerrung von seriellen Hochgeschwindigkeitsverbindungen
CN102576657A (zh) 三维电感器与变换器
US11564317B2 (en) Integrated power delivery board for delivering power to an ASIC with bypass of signal vias in a printed circuit board
US20180359848A1 (en) Printed circuit board for high-speed transmission
US20190198446A1 (en) Printed wiring board
JP6355302B2 (ja) プリント回路板、プリント配線板及び電子機器
CN101345232A (zh) 集成电路的电源供应连结线路及其备制方法
US7760531B2 (en) Semiconductor module
US20170125380A1 (en) Inter-chip connection for noise mitigation
CN115101497B (zh) 一种集成电路封装体、印制电路板、板卡和电子设备
US7405919B2 (en) Electronic circuit having transmission line type noise filter
CN100539112C (zh) 最佳化至高速度、高接脚数装置的电力传输
US20220148953A1 (en) Hybrid reconstituted substrate for electronic packaging
CN101499470B (zh) 集成电路电源布局及其设计方法
US7842883B2 (en) Power line arrangement
CN218634368U (zh) 一种pcb板
JP2003337841A (ja) Bwb伝送配線設計システム
CN217064111U (zh) 芯片的供电网络和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090114