CN101344551B - 半导体测试结构 - Google Patents

半导体测试结构 Download PDF

Info

Publication number
CN101344551B
CN101344551B CN200710164379XA CN200710164379A CN101344551B CN 101344551 B CN101344551 B CN 101344551B CN 200710164379X A CN200710164379X A CN 200710164379XA CN 200710164379 A CN200710164379 A CN 200710164379A CN 101344551 B CN101344551 B CN 101344551B
Authority
CN
China
Prior art keywords
substrate
spacing
connector
probe
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710164379XA
Other languages
English (en)
Other versions
CN101344551A (zh
Inventor
许明正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101344551A publication Critical patent/CN101344551A/zh
Application granted granted Critical
Publication of CN101344551B publication Critical patent/CN101344551B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • G01R1/06744Microprobes, i.e. having dimensions as IC details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

一种半导体晶粒测试结构,其包含一印刷电路板,该印刷电路板连接一空间转换层,该空间转换层连接一基板。基板利用穿过硅基板的过孔以及再分配层,以降低连接器的间距。探头采用眼镜蛇式探针,并以C4凸块连接再分配层。本发明的测试结构能够测试更小的半导体装置。

Description

半导体测试结构
技术领域
本发明涉及半导体晶粒测试结构,特别是涉及一种具有超小间距探针卡的半导体晶粒测试结构。
背景技术
集成电路制品和半导体装置制成后必须经过测试以确保功能的正常运作,测试方法通常是利用一个测试探针卡接触半导体的受测区域,并导入电流以进行一项或多项功能性测试。现行测试用探针卡主要有两种。
第一种探针卡具有一组悬臂式连接器(cantilever connectors),由探针卡的四周向中心辐射状排列。当探针卡下降到待测试半导体上方时,悬臂式连接器会连接半导体装置上相对应的接触垫(contact pads)而完成测试电路电连接。然而这种探针卡仅能连接到半导体装置外围的接触垫,而无法连接装置中央位置的接触垫。
第二种探针卡采用阵列式电连接器,这种探针卡得以连接半导体装置各部位的接触点,不局限于外围区域。这种探针卡的电连接器紧密排列一起,而且连接器具有特定形状用以吸收当探针卡下降到测试半导体上方时所产生的撞击力。然而这种探针卡的最小间距(即电连接器的间距)受限于印刷电路板与探针针脚之间的电连接器的结构与形状。目前,这种探针卡可达到的最小间距约为175微米。
随着半导体装置的尺寸越来越小,探针卡的间距也必须缩小以合乎需求,故需要一种具有较小间距的探针卡来解决上述讨论的问题。
发明内容
本发明的目的在于提供一种半导体测试结构,使得该测试结构得以测试更小的半导体装置。根据本发明一实施例,半导体测试装置包含一印刷电路板,经由多个第三连接器电连接到一空间转换层(space transformation layer),其中第三连接器具有第三间距。该空间转换层包含多个导线。该空间转换层再经由多个第二连接器电连接到位于基板上的多个过孔(vias)。其中第二连接器具有第六间距,第六间距小于第三间距。该基板位于该空间转换层相对于该印刷电路板的另一面。在基板相对于空间转换层的另一面上则以多个再分配线(redistribution lines)电连接过孔与第一连接器,其中该第一连接器具有第七间距,过孔具有第二间距,第七间距小于第二间距,并且第七间距也小于第六间距。
根据本发明另一较佳实施例,半导体测试装置包含探针阵列,该阵列由多个探针所形成并具有第一间距;基板,其上形成多个第一连接器,所述第一连接器电连接到相对应的所述探针;多个再分配线,位于该基板朝向所述探针的一面上,所述再分配线电连接到所述第一连接器;多个过孔,位于基板上,所述过孔电连接到相对应的所述再分配线,并具有一大于该第一间距的第二间距;空间转换层,位于该基板朝向所述探针的另一面上,该空间转换层包含导体,该导体通过多个第二连接器电连接到所述过孔;以及,印刷电路板,位于该空间转换层相对于该基板的另一面,该印刷电路板通过多个第三连接器电连接到该导体,所述第三连接器具有大于该第二间距的第三间距。在基板上的多个第一连接器与探针电接触,多个再分配线连接到位于基板上的多个过孔,使得间距呈扇形散开。而当过孔电连接到一空间转换层之后,使得此间距更进一步地扇形散开。其中,此空间转换层也连接到一个印刷电路板。
根据本发明另一较佳实施例,半导体测试装置包含一基板,多个过孔沿着该基板外侧部分分布,基板内侧部分则分布有多个第一连接器,再分配线连接过孔与对应的第一连接器,在通过第一连接器,例如探针连接器,电连接到探针,其中第一连接器的间距也小于过孔的间距。位于基板相对于第一连接器的另一面上的过孔连接到一空间转换层,空间转换层再由第三连接器连接印刷电路板,其中第三连接器的间距大于过孔的间距。
由上述本发明的较佳实施例可知,本发明具有缩减装置探针间距的优点,因此相较于其它相似的装置,本发明可使得测试装置能够测试更小的半导体装置。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂,所附附图的详细说明如下:
图1为示出了根据本发明一实施例的一个基板和形成于该基板上的多个过孔的剖面图;
图2为示出了图1中的装置形成多个再分配线后的剖面图。
图3A和图3B为示出了图2的装置形成多个C4凸块连接器后的剖面图和俯视图;
图4为示出了图3的装置以多个凸块连接一个空间转换层后的剖面图;
图5为示出了图4的装置以多个锡球连接一个印刷电路板后的剖面图;
图6为示出了图5的装置的以多个C4凸块连接一个探头(probe head)后的剖面图。
每个图中标示的数字和符号都对应于相关部分,除非另行注明。所有图示皆为使本发明实施例的各相关说明更明显易懂,而并不依照实际的尺寸、比例绘制。
主要组件符号说明
101:硅基板              103:过孔
105:基板外侧部分        107:基板内侧部分
201:再分配线            301:第一连接器
401:空间转换层          403:凸块
405:虚拟凸块            501:印刷电路板
503:焊锡球              601:探头
603:第一片状物          605:第二片状物
607:间隔物              609:孔
611:第一开口阵列        613:第二开口阵列
614:锁环                615:探针
617:固定薄膜            619:探针针脚
621:探针针头
具体实施方式
本发明较佳实施例的制造与使用方式的详细描述如下所示。本发明能提供创新概念并且广泛地应用在各种专业领域。本发明较佳实施例仅用于描述本发明的制造和使用过程中每一特定方法,然其并非用于限制本发明。
参照图1,其示出了硅基板101和形成于基板上的多个过孔103。此基板101包含半导体材料,如硅、锗、锗化硅或其化合物,且基板101的初始厚度介于150微米到762微米之间,较佳厚度约为500微米。
多个过孔103穿过此基板101且分布在基板外侧部分105,在基板内侧部分107则无过孔103分布。过孔的间距,例如是第二间距,大约介于100微米到1000微米之间,较佳情况为200微米。
过孔103可由任何可行技术制作。以一实施例为例,其中具有部分开口贯穿底板101,开口可由蚀刻(etching)、铣(milling)、激光技术或类似技术形成,且沿着扩散阻障层(diffusion barrier layer)、附着层(adhesion layer)、绝缘层(isolation layer)或类似结构排列,并填入导体材料。较佳情况中,扩散阻障层包含有一层或数层的氮化钽(TaN)、钽(Ta)、氮化钛(TiN)、钛(Ti)、钨化钴(CoW)或类似物质,而填入的导体材料则可为铜、钨、铝、银以及其化合物,或类似材料。在本发明一较佳实施例中,其中种晶层(seed layer)经由电化学镀工艺(electro-chemical plating)植入导电物质,而形成多个填入铜的过孔103和TaN扩散阻障层。
本发明另一实施例则为利用介电材料形成过孔103。先将晶粒后方研磨之后,经由蚀刻工艺去除介电材料,再以导电材料如铜进行取代。也可以使用其它制作方法或材料。
图2示出了基板101一侧,例如是第一侧,的再分配线201电连接于过孔103。因为多个再分配线201从基板外侧部分105的过孔103延伸到基板101的内侧部分107,所以再分配线201可用来缩减过孔103的间距。如图中所示,再分配线201位于基板101的第一侧,过孔103电连接位于基板101的第一侧的再分配线、穿过基板、并露出于基板的第二侧。
再分配线201可由集成电路互连线的一般制作方法制作。较佳情况下,再分配线201至少包含一层由金属组成的导电层,例如铝、铜、钨、钛以及其化合物。通过将金属电镀在种晶层、再蚀刻种晶层中不需要的部分等步骤后,形成再分配线201。再分配线201的宽度应介于2微米到30微米之间,较佳宽度为5微米。然而也可用其它材料和工艺取代该制作方法,例如著名的大马士革镶嵌工艺(damascene process)。
本领域的普通技术人员会知道,根据其设计目的不同,再分配线201可为单层导电材料,也可由数层导电材料组成。例如,再分配线可镀上其它的导电物质,如金或铬,以为之后形成的连接器提供较好的附着,(请见后续说明并参照第3A图)。镀金属的方法可为如化学气相沉积法(chemical vapor deposition;CVD)的工艺。
图3A示出了与相对应的再分配线201相接触的第一连接器301,例如是探针连接器。在本发明一较佳实施例中,多个第一连接器301都为控制塌陷的芯片接合凸块(controlled,collapse chip connection bumps;C4凸块),其间距,例如是第七间距,约介于30微米到150微米之间,较佳的尺寸为略小于130微米,最好为50微米左右。虽然可由其它导电物质诸如锡、铜或银来制作,但是由坚硬的导电物质如镍钴合金制作成第一连接器301较为适合。
可在一层或数层初始形成的导电物质层之上,通过一般常用的制作方法形成该第一连接器301,诸如蒸镀(evaporation)、电镀(electroplating)、印刷(printing)、转移焊锡(solder transfer)、植球(ball placement)等方法,其中该导电物质层的厚度介于5微米到50微米之间,较佳厚度约为25微米。一旦导电物质层形成后,随即进行回焊(reflow),用以使塑造导电物质的形状成为预设的凸块形状。
根据不同的附着特性或阻障特性的需求,用来制作成第一连接器301的导电材料可选择性地更换为其它材料。本发明一较佳实施例采用镍钴合金制作第一连接器301,然而也可由金、银、铑和钨等其它材料替换。
图3B示出了该基板101的一侧和第一连接器301的俯视图,其中示出了介于过孔103和第一连接器301之间的两个再分配线201。参照图1到图3A,如上所述,过孔103位于基板101的外侧部分105,而第一连接器301则位于基板101的内侧部分107,而且过孔103的间距远大于第一连接器301。过孔103藉由再分配线201与相对应的第一连接器301连接。
图4示出了过孔103经由多个凸块403,例如是第二连接器,连接到空间转换层401,其中凸块403可改为其它形式的连接器。将凸块403置放在空间转移层401上,以便于与位于基板101上的过孔103对齐。较佳地,凸块403的组成材料是高铅焊锡(high-lead)、共熔锡铅(eutectic)或无铅焊锡(lead-free)。当过孔103放置到凸块403上方时,便建立了电接触,由第一连接器301电接触到位于空间转移层内的导体。
空间转换层401包含多个导线。空间转移层401较好地由多层陶瓷层(ceramic)组成,当然也可由多层有机材料层替代,且较好地再包含多层导体层和绝缘层(未示出)。该导体在空间转换层上的布线被设计为合乎凸块403的间距,例如第六间距,和相对应的过孔103之间的间距,并扩大位于空间转换层401另一表面上的另一组连接垫的间距。
没有电连接到相对应的过孔103的多个虚拟凸块405,例如是虚拟连接器,可形成于空间转换层401和基板101之间。根据本发明一较佳实施例,过孔103仅分布于基板101的外侧部分105,因此电连接到过孔103的多个凸块403只会被放置于基板的外侧部分。故当装置测试时,会在基板101的内侧部分107和外侧部分105之间产生不平均的压力。为了平均受测时所产生的压力,较佳情形为在基板101的内侧部分107中置放多个虚拟凸块405,由于内侧部分107没有过孔103分布,因此虚拟凸块405不与过孔103电接触。虚拟凸块405的形式相似于上述凸块403,请参照图4。
图5示出了空间转换层401之导线(图未示)通过多个焊锡球503,例如是第三连接器,与印刷电路板501的连接。焊锡球503用作空间转换层401和印刷电路板501之间的电连接,且较佳的组成材料是高铅焊锡、共熔锡铅或无铅焊锡。焊锡球503的间距,例如是第三间距,约在300微米到1400微米之间,较佳宽度约为1000微米,焊锡球503的间距大于过孔103的间距以及相对应凸块403的间距。
图6示出了多个C4凸块连接到位于探头601内的探针615。在一较佳实施例中,探针615是数条长条状的金属线,其中探针针头621电连接到C4凸块301,而探针针脚619则电连接到待测装置,其中探针的间距,例如是第一间距,与C4凸块的间距相同,且小于过孔103的间距。较佳情形为探针615延伸穿过探头601,其中探针针头621自探头601向C4凸块延伸出去,而探针针脚619则从探头601朝向待测装置放置位置的方向延伸出去。
本发明一实施例的探头601是一种眼镜蛇式探头(Cobra-type head),包含第一片状物603、第二片状物605、区分两层片状物的间隔物607,以及位于间隔物607中的孔609,其中孔609延伸到第一片状物603和第二片状物605。第一片状物603和第二片状物605都由绝缘材料组成,例如聚酰亚胺(vespel)或陶瓷材料。
第一片状物603具有多个穿过片状物的孔洞,称为第一开口阵列(first array of holes)611,此第一开口阵列611贯穿第一片状物603,且和孔609相连。第一开口阵列611的间距,例如是第四间距,和基板101上的C4凸块301的间距相同,且对齐于C4凸块301的位置,因此当探针615放置到该第一开口阵列611中后(请见下文的详细描述),探针615便得以在测试时与C4凸块相互接触。
在孔609的另一面有第二片状物605,该第二片状物605上同样具有多个穿过第二片状物的孔洞,称为第二开口阵列613。第二开口阵列613的间距,例如是第五间距,和第一开口阵列611的间距相同,然而位置侧向偏移约500微米到1400微米之间,较佳偏移距离为1170微米。将第一开口阵列611与第二开口阵列613的位置刻意偏移可使探针615产生变形,可用来吸收测试时所产生的压力。
在孔609之中有一固定薄膜617,该固定薄膜由合适的高分子介电材料如迈拉(Mylar)所组成,通常用来固定探针615。探针615从第二开口阵列613延伸出去,并在其终端形成探针针脚619,而用于与待测装置电接触。同时,探针615也从第一开口阵列611延伸出去,并在测试期间电接触C4凸块,以提供印刷电路板501和待测装置之间的电连接。在本发明一实施例中,设计探针615具有在第一开口阵列中滑动的功能,可用来吸收测试所产生的部分压力。
一锁环614将探头601对齐C4凸块301,此锁环614位于印刷电路板501上,而探头601嵌合在锁环614中,使探针615对齐C4凸块301排列。如此一来,在测试期间,探针615便会和C4凸块彼此电接触,而且锁环614可避免探头601左右移动或失去对齐排列。
由上述本发明一较佳实施例可知,应用本发明具有减少印刷电路板501和探针615之间的连接器C4凸块的间距之优点,可解决探针卡制作技术的瓶颈。故应用本发明可全面缩小探针615的间距,使探针卡得以测试越来越小的半导体装置。
虽然如上所述利用较佳实施例公开了本发明,然而其并非用于限定本发明,本领域任何技术人员,在不脱离本发明的精神和范围的前提下,可以作出各种改变和改进。举例而言,用于形成该装置的物质沉积方法有很多种方式可供使用,其中任何一种沉积方式都能达到与本发明实施例相同的结果。

Claims (17)

1.一种半导体测试结构,至少包含:
印刷电路板;
空间转换层,包含导体,所述导体经由具有一第三间距的多个第三连接器电连接到该印刷电路板;
基板,包含多个过孔,所述过孔沿着该基板的外侧部分排列且自该基板之一面穿过该基板之另一面,且该基板位于该空间转换层相对于该印刷电路板的另一面;
多个凸块,所述凸块置放在该基板具有该过孔的区域,位于该空间转换层和该基板之间,电接触所述过孔及该空间转换层的所述导体,并实体接触该空间转换层与所述过孔,所述凸块具有一小于该第三间距的第六间距;
多个虚拟凸块,所述虚拟凸块位于该基板的内侧部分且不具有所述过孔的区域,位于该空间转换层和该基板之间,分别实体接触该基板及该空间转换层;
多个第一连接器,所述第一连接器具有一小于该第六间距的第七间距;以及
多个再分配线,位于该基板相对于该空间转换层的另一面表面,且分别自对应的所述过孔延伸到对应的所述第一连接器,且电连接到所述第一连接器与所述过孔。
2.根据权利要求1所述的半导体测试结构,其特征在于,还包含有探头,该探头具有多个探针,所述探针与所述第一连接器接触。
3.根据权利要求2所述的半导体测试结构,其特征在于,包含:
第一片状物,具有置于其中的第一开口阵列,该第一开口阵列具有第四间距,且对齐于所述第一连接器;
第二片状物,具有置于其中的第二开口阵列,该第二开口阵列具有大小约等于该第四间距的第五间距,该第二开口阵列位置偏移于该第一开口阵列位置;以及
间隔物,位于该第一片状物和该第二片状物之间;
其中,所述探针从该第一开口阵列延伸到该第二开口阵列。
4.根据权利要求1所述的半导体测试结构,其特征在于,所述过孔沿着该基板的外侧部分排列,且所述第一连接器位于该基板的内侧部分。
5.根据权利要求1所述的半导体测试结构,其特征在于,所述再分配线包含两层以上的导体层。
6.根据权利要求1所述的半导体测试结构,其特征在于,该第七间距小于130微米。
7.根据权利要求1所述的半导体测试结构,其特征在于,所述第一连接器为多个凸块。
8.根据权利要求7所述的半导体测试结构,其特征在于,所述第一连接器包含镍钴合金。
9.一种半导体测试结构,包含:
探针阵列,多个探针所形成,且具有第一间距;
基板,其上形成多个第一连接器,所述第一连接器电连接到相对应的所述探针;
多个过孔,所述过孔沿着该基板的外侧部分排列且自该基板形成所述第一连接器之一面穿过该基板之另一面,并具有一大于该第一间距的第二间距;
空间转换层,位于该基板朝向所述探针的另一面上,该空间转换层包含导体;
多个凸块,所述凸块置放在该基板具有该过孔的区域,位于该空间转换层和该基板之间,电接触所述过孔及该空间转换层的所述导体,并实体接触所述空间转换层与所述过孔;
多个虚拟凸块,所述虚拟凸块位于该基板的内侧部分且不具有所述过孔的区域,位于该空间转换层和该基板之间,分别实体接触该基板及该空间转换层;
印刷电路板,位于该空间转换层相对于该基板的另一面,该印刷电路板通过多个第三连接器电连接到该导体,所述第三连接器具有大于该第二间距的第三间距;以及
多个再分配线,位于该基板形成所述第一连接器之一面上,且分别自对应的所述过孔延伸到对应的所述第一连接器,且电连接到所述第一连接器与所述过孔。
10.根据权利要求9所述的半导体测试结构,其特征在于,所述第一连接器分布在该基板的内侧部分。
11.根据权利要求9所述的半导体测试结构,其特征在于,还包含有一探针卡,该探针卡包含:
第一片状物,具有置于其中的第一开口阵列,该第一开口阵列具有第四间距,且对齐于所述第一连接器,该探针阵列穿过该第一开口阵列;
第二片状物,具有置于其中的第二开口阵列,该第二开口阵列具有大小约等于该第四间距的第五间距,且该第二开口阵列的位置偏移于该第一开口阵列的位置;以及
间隔物,位于该第一片状物和该第二片状物之间。
12.根据权利要求9所述的半导体测试结构,其特征在于,所述再分配线包含两层以上的导体层。
13.根据权利要求9所述的半导体测试结构,其特征在于,该第一间距约小于130微米。
14.一种半导体测试结构,包含:
空间转换层,包含导体和绝缘体;
基板,具有多个分布于其中的过孔,该基板包含有第一侧和位于该第一侧相反方向的第二侧,该些过孔置放在该基板的外侧部分且自该基板之该第一侧穿过该基板之该第二侧,且所述过孔具有第二间距;
多个凸块,所述凸块置放在该基板之该第二侧具有该过孔的区域,且位于该空间转换层和该基板之间,电接触所述过孔及该空间转换层之该导体,并实体接触所述空间转换层与所述过孔;
多个虚拟凸块,所述虚拟凸块位于该基板之该第二侧内侧部分不具有所述过孔的区域,且位于该空间转换层和该基板之间,分别实体接触该基板及该空间转换层;
多个探针连接器,位于该基板的第一侧,所述探针连接器具有小于第二间距的第七间距;以及
多个再分配线,分别于该基板的第一侧表面、自该过孔延伸到该探针连接器,且电连接对应的所述过孔与对应的所述探针连接器。
15.根据权利要求14所述的半导体测试结构,其特征在于,
印刷电路板,通过多个第三连接器连接位于所述空间转换层中的导体,所述第三连接器具有大于该第二间距的第三间距。
16.根据权利要求14所述的半导体测试结构,其特征在于,该第七间距约小于130微米。
17.根据权利要求14所述的半导体测试结构,其特征在于,还包含一探头,该探头包含:
多个探针,电连接对应的所述探针连接器;
第一片状物,具有置于其中的第一开口阵列,该第一开口阵列具有第四间距,且对齐于所述探针连接器,所述探针延伸穿过该第一开口阵列;
第二片状物,具有置于其中的第二开口阵列,该第二开口阵列具有大小约等于该第四间距的第五间距,且该第二开口阵列的位置偏移于该第一开口阵列的位置;以及
间隔物,位于该第一片状物和该第二片状物之间;
其中该些探针从该第一开口阵列延伸到该第二开口阵列。
CN200710164379XA 2007-07-10 2007-10-30 半导体测试结构 Expired - Fee Related CN101344551B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/775,732 US7733102B2 (en) 2007-07-10 2007-07-10 Ultra-fine area array pitch probe card
US11/775,732 2007-07-10

Publications (2)

Publication Number Publication Date
CN101344551A CN101344551A (zh) 2009-01-14
CN101344551B true CN101344551B (zh) 2011-06-22

Family

ID=40246587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710164379XA Expired - Fee Related CN101344551B (zh) 2007-07-10 2007-10-30 半导体测试结构

Country Status (2)

Country Link
US (1) US7733102B2 (zh)
CN (1) CN101344551B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696766B2 (en) * 2007-01-31 2010-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-fine pitch probe card structure
WO2009139070A1 (ja) * 2008-05-16 2009-11-19 株式会社アドバンテスト 製造方法および試験用ウエハユニット
US8513966B2 (en) * 2010-08-11 2013-08-20 Intel Corporation Probes formed from semiconductor region vias
ITMI20110895A1 (it) * 2011-05-20 2012-11-21 Technoprobe Spa Scheda di interfacciamento di una testa di misura per un'apparecchiatura di test di dispositivi elettronici e relativa testa di misura
US9128123B2 (en) * 2011-06-03 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer test structures and methods
TWI428608B (zh) * 2011-09-16 2014-03-01 Mpi Corp 探針測試裝置與其製造方法
TWI439698B (zh) * 2011-09-30 2014-06-01 Hermes Testing Solutions Inc 電路測試探針卡及其探針基板結構
US9817029B2 (en) 2011-12-07 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Test probing structure
US9599657B2 (en) 2013-01-03 2017-03-21 Globalfoundries Inc. High power radio frequency (RF) in-line wafer testing
TW201437642A (zh) * 2013-03-26 2014-10-01 Mpi Corp 用於探針卡之空間轉換器的製造方法
TWI493195B (zh) 2013-11-04 2015-07-21 Via Tech Inc 探針卡
US9726691B2 (en) 2014-01-07 2017-08-08 International Business Machines Corporation 3D chip testing through micro-C4 interface
US9709599B2 (en) * 2014-01-09 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Membrane probe card
JP6367124B2 (ja) * 2015-01-09 2018-08-01 マクセルシステムテック株式会社 半導体製造装置のテスト方法
US9535091B2 (en) * 2015-03-16 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Probe head, probe card assembly using the same, and manufacturing method thereof
US20170315152A1 (en) * 2016-04-29 2017-11-02 Chunghwa Precision Test Tech. Co., Ltd. Stack type test interface board assembly and method for manufacturing the same
CN107664715A (zh) * 2016-07-27 2018-02-06 上海太阳能工程技术研究中心有限公司 电池片印刷银浆电阻测试方法
WO2018182719A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Ultra low-cost, low leadtime, and high density space transformer for fine pitch applications
JP7061188B2 (ja) * 2017-10-20 2022-04-27 フォームファクター, インコーポレイテッド ダイレクトメタルガイドプレート
CN108710010A (zh) * 2018-08-02 2018-10-26 上海泽丰半导体科技有限公司 一种垂直探针卡及硅基板结构的制造方法
CN112017981A (zh) * 2019-05-31 2020-12-01 旺矽科技股份有限公司 探针卡及切换模块
TWI755342B (zh) * 2021-07-16 2022-02-11 陽榮科技股份有限公司 用於檢測記憶體控制器的檢測裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292003B1 (en) * 1998-07-01 2001-09-18 Xilinx, Inc. Apparatus and method for testing chip scale package integrated circuits
US6815961B2 (en) * 1999-07-28 2004-11-09 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6917102B2 (en) * 2002-10-10 2005-07-12 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same
CN1246893C (zh) * 2000-10-25 2006-03-22 株式会社鼎新 接触构件及其生产方法以及采用该接触构件的探针接触组件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5974662A (en) * 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6676438B2 (en) * 2000-02-14 2004-01-13 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same
US6661244B2 (en) 2000-03-06 2003-12-09 Wentworth Laboratories, Inc. Nickel alloy probe card frame laminate
US6586955B2 (en) * 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
US6906540B2 (en) 2001-09-20 2005-06-14 Wentworth Laboratories, Inc. Method for chemically etching photo-defined micro electrical contacts
JP2003107105A (ja) * 2001-09-27 2003-04-09 Mitsubishi Electric Corp プローブカード
TWI236723B (en) * 2002-10-02 2005-07-21 Renesas Tech Corp Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
US7071715B2 (en) * 2004-01-16 2006-07-04 Formfactor, Inc. Probe card configuration for low mechanical flexural strength electrical routing substrates
US20060033515A1 (en) * 2004-08-13 2006-02-16 Tessera, Inc. Test fixture with movable pin contacts
US7129730B2 (en) * 2004-12-15 2006-10-31 Chipmos Technologies (Bermuda) Ltd. Probe card assembly
US7088118B2 (en) * 2004-12-15 2006-08-08 Chipmos Technologies (Bermuda) Ltd. Modularized probe card for high frequency probing
US7145354B2 (en) * 2005-03-28 2006-12-05 Texas Instruments Incorporated Resilient probes for electrical testing
US7372286B2 (en) * 2006-01-03 2008-05-13 Chipmos Technologies (Bermuda) Ltd. Modular probe card
TWI271525B (en) * 2006-01-17 2007-01-21 Chipmos Technologies Inc Probe head with vertical probes, method for manufacturing the probe head, and probe card using the probe head
US20080048685A1 (en) * 2006-08-28 2008-02-28 Corad Technology Inc. Probe card having vertical probes
US7642793B2 (en) * 2006-11-22 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-fine pitch probe card structure
US7696766B2 (en) * 2007-01-31 2010-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-fine pitch probe card structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292003B1 (en) * 1998-07-01 2001-09-18 Xilinx, Inc. Apparatus and method for testing chip scale package integrated circuits
US6815961B2 (en) * 1999-07-28 2004-11-09 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
CN1246893C (zh) * 2000-10-25 2006-03-22 株式会社鼎新 接触构件及其生产方法以及采用该接触构件的探针接触组件
US6917102B2 (en) * 2002-10-10 2005-07-12 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same

Also Published As

Publication number Publication date
US7733102B2 (en) 2010-06-08
US20090015275A1 (en) 2009-01-15
CN101344551A (zh) 2009-01-14

Similar Documents

Publication Publication Date Title
CN101344551B (zh) 半导体测试结构
US20230077469A1 (en) Multi-Pin-Wafer-Level-Chip-Scale-Packaging Solution for High Power Semiconductor Devices
JP3386077B2 (ja) プローブカード・アセンブリ及びキット、及びそれらを用いる方法
US7699616B2 (en) High density planar electrical interface
US7621044B2 (en) Method of manufacturing a resilient contact
US8502223B2 (en) Silicon wafer having testing pad(s) and method for testing the same
US7180318B1 (en) Multi-pitch test probe assembly for testing semiconductor dies having contact pads
US8898896B2 (en) Method of making a connection component with hollow inserts
US20080132095A1 (en) Method of making a socket to perform testing on integrated circuits and socket made
CN101288205B (zh) 金属化弹性体电学接触
US7960988B2 (en) Contactor for electrical test, electrical connecting apparatus using the same, and method for manufacturing contactor
US20040089954A1 (en) Semiconductor component having redistribution conductors and bumped contacts on selected portions thereof
US20130299221A1 (en) Space transformer for probe card and method of manufacturing the same
JP2002116224A (ja) 多重チッププローブおよび汎用テスター接点組み合わせ部材およびその製造方法
US20060170100A1 (en) Routing design to minimize electromigration damage to solder bumps
DE10311368A1 (de) Verfahren zum Vermeiden einer Back-End-Umverdrahtung in Ball-Grid-Array-Gehäusen und daraus hergestellte Anordnung
US7867790B2 (en) Substrate of probe card and method for regenerating thereof
JPS6180067A (ja) テスト・プロ−ブ装置
US7842611B2 (en) Substrate and manufacturing method of the same
US8493087B2 (en) Probe card, and apparatus and method for testing semiconductor device using the probe card
US8933345B1 (en) Method and apparatus for monitoring through-silicon vias
US5726075A (en) Method for fabricating microbump interconnect for bare semiconductor dice
US9437490B2 (en) Semiconductor device and manufacturing method thereof
US7252514B2 (en) High density space transformer and method of fabricating same
CN112509937B (zh) 一种双面基板的电通断测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110622

CF01 Termination of patent right due to non-payment of annual fee