CN101325413A - 电源切换电路 - Google Patents

Abstract

本发明公开了一种电源切换电路，包括电平转换器、第一反相器、第二反相器及输出电路。电平转换器根据一控制信号输出第一输出信号及第二输出信号。第一反相器根据第一输出信号输出第一反相输出信号，且第二反相器根据第二输出信号输出第二反相输出信号。其中，第一反相输出信号与第二反相输出信号互不重迭。输出电路根据第一反相输出信号及第二反相输出信号选择性地输出第一电压位准或第二电压位准。利用本发明，由于电平转换器经第一反相器及第二反相器耦接至输出电路，能够提供输出电路互不重迭的第一反相输出信号及第二反相输出信号，进而避免了瞬时电流的产生，并减少了电源切换电路的功率消耗。

Description

电源切换电路

技术领域

本发明涉及一种电源切换电路，且特别是有关于一种减少瞬时电流及功率消耗的电源切换电路。

背景技术

请参照图1，图1为传统的电源切换电路。传统的电源切换电路10包括电平转换器(Level Shift，或译为位准偏移器)110及输出电路120。电平转换器110根据控制信号VSS_SEL输出输出信号N0及输出信号N1，输出电路120根据输出信号N0及输出信号N1决定其输出电压等于电压位准NVSS或电压位准GND。

进一步来说，电平转换器110进一步包括P型晶体管ML0、P型晶体管ML1、N型晶体管ML2、N型晶体管ML3及反相器IL0。P型晶体管ML0的控制端耦接至反相器IL0的输入端，而P型晶体管ML1的控制端耦接至反相器IL0的输出端。P型晶体管ML0及P型晶体管ML1的第一端接收电压位准VDD，而N型晶体管ML2及N型晶体管ML3的第二端接收电压位准NVSS。

P型晶体管ML0及P型晶体管ML1的第二端分别耦接至N型晶体管ML2及N型晶体管ML3的第一端，且N型晶体管ML2及N型晶体管ML3的控制端分别耦接至P型晶体管ML1及P型晶体管ML0的第二端。

输出电路120进一步包括拉升晶体管MPU及拉降晶体管MPD。拉升晶体管MPU及拉降晶体管MPD的第一端分别接收电压位准NVSS及电压位准GND，且拉升晶体管MPU及拉降晶体管MPD的控制端分别耦接至P型晶体管ML0及P型晶体管ML1的第二端，以选择性地输出电压位准NVSS或电压位准GND。

请参照图2，图2为传统电源切换电路的波形图。举例来说，电压位准VDD等于2.5V，而电压位准NVSS等于-7V。当控制信号VSS_SEL由2.5V改变为0V后，输出信号N0由-7V改变为2.5V，而输出信号N1由2.5V改变为-7V，使得输出电路120输出的电压位准VSS由-7V改变为0V。

相反地，当控制信号VSS_SEL由0V改变为2.5V后，输出信号N0由2.5V改变为-7V，而输出信号N1由-7V改变为2.5V，使得输出电路120输出的电压位准由0V改变-7V。

然而，由于输出信号N0及输出信号N1部分重迭(Overlap)，使得拉升晶体管MPU及拉降晶体管MPD于部分时间被同时致能，如54ns及73ns。电流I1(MPU)流经拉升晶体管MPU的同时，电流I1(MPD)亦流经拉降晶体管MPD。换句话说，此时瞬时电流(Transient Current)将流经拉升晶体管MPU及拉降晶体管MPD，而造成传统电源切换电路10的功率消耗增加。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种电源切换电路，电平转换器经第一反相器及第二反相器耦接至输出电路，以提供输出电路互不重迭的第一反相输出信号及第二反相输出信号，进而达到避免瞬时电流(Transient Current)的产生并减少电源切换电路功率消耗的目的。

(二)技术方案

为达到上述目的，本发明提供了一种电源切换电路，该电源切换电路包括：

一电平转换器，用于根据一控制信号输出一第一输出信号及一第二输出信号；

一第一反相器，用于根据该第一输出信号输出一第一反相输出信号；

一第二反相器，用于根据该第二输出信号输出一第二反相输出信号，该第一反相输出信号与该第二反相输出信号互不重迭；

一输出电路，用于根据该第一反相输出信号及该第二反相输出信号选择性地输出一第一电压位准或一第二电压位准。

上述方案中，所述第一反相器包括：

一第一P型晶体管，具有一第一导电参数；以及

一第一N型晶体管，耦接至该第一P型晶体管，并具有一第二导电参数，该第一导电参数与该第二导电参数不相同。

上述方案中，当该第一电压位准或该第二电压位准大于零时，该第一导电参数大于该第二导电参数。

上述方案中，当该第一电压位准或该第二电压位准小于或等于零时，该第二导电参数大于该第一导电参数。

上述方案中，所述第二反相器包括：

一第二P型晶体管，具有一第三导电参数；以及

一第二N型晶体管，耦接至该第二P型晶体管，并具有一第四导电参数，该第三导电参数与该第四导电参数不相同。

上述方案中，当该第一电压位准或该第二电压位准大于零时，该第三导电参数大于该第四导电参数。

上述方案中，当该第一电压位准或该第二电压位准小于或等于零时，该第四导电参数大于该第三导电参数。

上述方案中，所述第一反相器或第二反相器为互补式金属氧化物半导体(CMOS)反相器。

上述方案中，所述输出电路包括一拉升晶体管及一拉降晶体管，该拉升晶体管及该拉降晶体管分别根据该第一反相输出信号及该第二反相输出信号选择性地输出该第一电压位准或该第二电压位准。

上述方案中，所述拉升晶体管及该拉降晶体管为P型晶体管或N型晶体管。

上述方案中，所述拉降晶体管的第一端用于接收该第一电压位准，该拉降晶体管的控制端耦接至该第一反相器的输出端，当该拉降晶体管被致能时，该第一电压位准经该拉降晶体管的第二端输出。

上述方案中，所述拉升晶体管的第一端用于接收该第二电压位准，该拉升晶体管的控制端耦接至该第二反相器的输出端，当该拉升晶体管被致能时，该第二电压位准经该拉升晶体管的第二端输出。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

利用本发明，由于电平转换器经第一反相器及第二反相器耦接至输出电路，能够提供输出电路互不重迭的第一反相输出信号及第二反相输出信号，进而避免了瞬时电流(Transient Current)的产生，并减少了电源切换电路的功率消耗。

附图说明

图1为传统的电源切换电路；

图2为传统电源切换电路的波形图；

图3为依照本发明一较佳实施例的一种电源切换电路的方块图；

图4为正电源切换电路的电路图；

图5为图4的反相器IB0及IB1的细部电路图；

图6为正电源切换电路的波形图；

图7为负电源切换电路的电路图；

图8为图7的反相器IB0及IB1的细部电路图；

图9为负电源切换电路的波形图。

【主要组件符号说明】

10：传统电源切换电路

30：依照本发明较佳实施例的电源切换电路

40：正电源切换电路

70：负电源切换电路

110、310、410、710：电平转换器

120、320、420、720：输出电路

ML0、ML1、ML4、ML6：P型晶体管

ML2、ML3、ML5、ML7：N型晶体管

330、340、IL0、IB0、IB1：反相器

MPU：拉降晶体管

MPD：拉升晶体管

VSS_SEL、VCC_SEL、V_SEL：控制信号

N0、N1、N4、N5、N8、N9、N12、N13：输出信号

N2、N3、N6、N7、N10、N11、N14、N15：反相输出信号

VSS、VCC：输出电压

I1(MPD)、I1(MPU)、I2(MPD)、I2(MPU)、I3(MPD)、I3(MPU)：电流

VDD、NVSS、GND、V1、V2、VPP：电压位准

具体实施方式

请参照图3，图3为依照本发明一较佳实施例的一种电源切换电路的方块图。电源切换电路30包括电平转换器310(Level Shift，或译为位准偏移器)、输出电路320、第一反相器330及第二反相器340。电平转换器310根据控制信号V_SEL输出第一输出信号N4至反相器330，并根据控制信号V_SEL输出第二输出信号N5至反相器340。

第一反相器330及第二反相器340一般可以为互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)反相器。第一反相器330及第二反相器340分别接收第一输出信号N4及第二输出信号N5，并将第一输出信号N4及第二输出信号N5反相后分别输出互不重迭(Non-Overlap)的第一反相输出信号N6及第二反相输出信号N7至输出电路320。

输出电路320接收第一反相输出信号N6及第二反相输出信号N7，并根据第一反相输出信号N6及第二反相输出信号N7选择性地输出电压位准V1或电压位准V2。由于第一反相输出信号N6及第二反相输出信号N7彼此互不重迭，因此，能够避免瞬时电流(Transient Current)的产生，进而减少电源切换电路30的功率消耗。

进一步来说，电源切换电路30也可以为正电源切换电路或负电源切换电路。若电源切换电路30为正电源切换电路，则电压位准V1及电压位准V2大于0。相反地，若电源切换电路30为负电源切换电路，则电压位准V1及电压位准V2小于或等于0。

请参照图4，图4为正电源切换电路的电路图。正电源切换电路40包括电平转换器410、输出电路420、反相器IB0及反相器IB1。电平转换器410根据控制信号VCC_SEL输出输出信号N8及N9。反相器IB0及IB1将输出信号N8及N9反相后输出反相输出信号N10及N11，且反相输出信号N10及N11互不重迭(Non-Overlap)。输出电路420根据反相输出信号N10及N11决定其输出电压VCC等于电压位准VPP或电压位准VDD，电压位准VPP例如为10V，而电压位准VDD例如为2.5V。

电平转换器410进一步包括P型晶体管ML0、P型晶体管ML1、N型晶体管ML2、N型晶体管ML3及反相器IL0。N型晶体管ML2的控制端耦接至反相器IL0的输入端，而N型晶体管ML3的控制端耦接至反相器IL0的输出端。P型晶体管ML0及P型晶体管ML1的第一端接收电压位准VPP，而N型晶体管ML2及N型晶体管ML3的第二端接收电压位准GND。

P型晶体管ML1的第二端、N型晶体管ML3的第一端、P型晶体管ML0的控制端耦接至反相器IB0的输入端，而P型晶体管ML0的第二端、N型晶体管ML2的第一端、P型晶体管ML1的控制端耦接至反相器IB1的输入端。

输出电路420进一步包括拉升晶体管MPU及拉降晶体管MPD，其中，拉升晶体管MPU及拉降晶体管MPD可以为P型晶体管。拉升晶体管MPU及拉降晶体管MPD的第一端分别接收电压位准VPP及电压位准VDD，且拉升晶体管MPU及拉降晶体管MPD的控制端分别耦接至反相器IB0及反相器IB1的输出端。当拉升晶体管MPU被致能时，电压位准VPP经拉升晶体管MPU的第二端输出。相反地，当拉降晶体管MPD被致能时，电压位准VDD经拉降晶体管MPD的第二端输出。

请参照图5，图5为图4的反相器IB0及IB1的细部电路图。反相器IB0及IB1可以分别由一个P型晶体管ML4及一个N型晶体管ML5所组成。P型晶体管ML4的第一端接收电压位准VPP，而N型晶体管ML5的第二端接收电压位准GND。P型晶体管ML4的第二端耦接至N型晶体管ML5的第一端，且P型晶体管ML4的控制端耦接至N型晶体管ML5的控制端。

P型晶体管ML4的导电参数βp大于N型晶体管ML5的导电参数βn。P型晶体管ML4的导电参数 $({\mathrm{\β}}_p=\left(\frac{W}{L}\right){\mathrm{\μ}}_p{C}_{\mathrm{ox}}),$ 而N型晶体管ML5的导电参数 $({\mathrm{\β}}_n=\left(\frac{W}{L}\right){\mathrm{\μ}}_n{C}_{\mathrm{ox}}).$ 其中，

为晶体管的宽度长度比；μ_p为电洞移动率；μ_n为电子移动率；C_ox为单位面积的氧化层电容。

当导电参数βp大于导电参数βn，即输出电压上升速度大于下降速度。如此一来在先关后开的原则下将使得反相器IB0及IB1输出的反相输出信号N10及N11彼此互不重迭(Overlap)。如此一来，将避免拉升晶体管MPU及拉降晶体管MPD被同时导通时产生瞬时电流(Transient Current)，进而降低正电源切换电路40的功率消耗。

请参照图6，图6为正电源切换电路的波形图。举例来说，电压位准VDD等于2.5V，而电压位准VPP等于10V。当控制信号VCC_SEL由2.5V改变为0V后，输出信号N8由0V改变为10V，而第二输出信号N9由10V改变为0V。反相输出信号N10由10V改变为0V，而反相输出信号N11由0V改变为10V，使得输出电路420的输出电压VCC由10V改变为2.5V。

相反地，当控制信号VCC_SEL由0V改变为2.5V后，输出信号N8由10V改变为0V，而第二输出信号N9由0V改变为10V。反相输出信号N10由0V改变为10V，而反相输出信号N11由10V改变为0V，使得输出电路420的输出电压VCC由2.5V改变为10V。

由于反相输出信号N10及N11不重迭(Non-Overlap)，使得拉升晶体管MPU及拉降晶体管MPD不会被同时致能。故不会产生瞬时电流(TransientCurrent)同时流经拉升晶体管MPU及拉降晶体管MPD，进而减少正电源切换电路40的功率消耗。

请参照图7，图7为负电源切换电路的电路图。负电源切换电路70包括电平转换器710、输出电路720、反相器IB0及反相器IB1。电平转换器710根据控制信号VSS_SEL输出输出信号N12及N13。反相器IB0及IB1分别将输出信号N12及N13反相后输出互不重迭(Non-Overlap)的反相输出信号N14及N15。输出电路720根据反相输出信号N14及N15选择性地输出电压位准NVSS或电压位准GND。电压位准NVSS例如为-7V，而电压位准GND例如为0V。

电平转换器710进一步包括P型晶体管ML0、P型晶体管ML1、N型晶体管ML2、N型晶体管ML3及反相器IL0。P型晶体管ML0的控制端耦接至反相器IL0的输入端，而P型晶体管ML1的控制端耦接至反相器IL0的输出端。P型晶体管ML0及P型晶体管ML1的第一端接收电压位准VDD，电压位准VDD例如为2.5V，而N型晶体管ML2及N型晶体管ML3的第二端接收电压位准NVSS。

P型晶体管ML1的第二端、N型晶体管ML3的第一端、N型晶体管ML2的控制端耦接至反相器IB0的输入端，而P型晶体管ML0的第二端、N型晶体管ML2的第一端、N型晶体管ML3的控制端耦接至反相器IB1的输入端。

输出电路720进一步包括拉升晶体管MPU及拉降晶体管MPD，其中，拉升晶体管MPU及拉降晶体管MPD例如为N型晶体管。拉升晶体管MPU及拉降晶体管MPD的第二端分别接收电压位准NVSS及电压位准GND，且拉升晶体管MPU及拉降晶体管MPD的控制端分别耦接至反相器IB1及IB0的输出端。当拉升晶体管MPU被致能时，电压位准GND经拉升晶体管MPU的第一端输出。相反地，当拉降晶体管MPD被致能时，电压位准VSS经拉降晶体管MPD的第一端输出。

请参照图8，图8为图7的反相器IB0及IB1的细部电路图。反相器IB0及IB1例如分别由一个P型晶体管ML6及一个N型晶体管ML7所组成。P型晶体管ML6的第一端接收电压位准VDD，而N型晶体管ML7的第二端接收电压位准NVSS。P型晶体管ML6的第二端耦接至N型晶体管ML7的第一端，且P型晶体管ML6的控制端耦接至N型晶体管ML7的控制端。

N型晶体管ML7的导电参数βn大于P型晶体管ML6的导电参数βp。P型晶体管ML6的导电参数 $({\mathrm{\β}}_p=\left(\frac{W}{L}\right){\mathrm{\μ}}_p{C}_{\mathrm{ox}}),$ 而N型晶体管ML7的导电参数 ${\mathrm{\β}}_n=\left(\frac{W}{L}\right){\mathrm{\μ}}_n{C}_{\mathrm{ox}}.$ 其中，

为晶体管的宽度长度比；μ_p为电洞移动率；μ_n为电子移动率；C_ox为单位面积的氧化层电容。

当导电参数βn大于导电参数βp，即输出电压下降速度大于上升速度，将使得反相器IB0及IB1输出的反相输出信号N14及N15彼此互不重迭(Overlap)。如此一来在先关后开的原则下，将避免拉升晶体管MPU及拉降晶体管MPD被同时导通时，所产生瞬时电流(Transient Current)，进而降低负电源切换电路70的功率消耗。

请参照图9，图9为负电源切换电路的波形图。举例来说，电压位准VDD等于2.5V，而电压位准NVSS等于-7V。当控制信号VSS_SEL由2.5V改变为0V后，输出信号N12由-7V改变为2.5V，而输出信号N13由2.5V改变为-7V。反相输出信号N14由2.5V改变为-7V，而反相输出信号N15由-7V改变为2.5V，使得输出电路720的输出电压VSS由0V改变为-7V。

相反地，当控制信号VSS_SEL由0V改变为2.5V后，输出信号N12由2.5V改变为-7V，而输出信号N13由-7V改变为2.5V。反相输出信号N14由-7V改变为2.5V，而反相输出信号N15由2.5V改变为-7V，使得输出电路720的输出电压VSS由-7V改变为0V。

由于反相输出信号N14及N15不重迭(Non-Overlap)，使得拉升晶体管MPU及拉降晶体管MPD不会被同时致能。故不会产生瞬时电流(Transient Current)同时流经拉升晶体管MPU及拉降晶体管MPD，进而减少负电源切换电路70的功率消耗。

本发明上述实施例所揭露的电源切换电路，利用反相器输出不重迭的反相输出信号，使得拉升晶体管及拉降晶体管不会被同时致能，故不会产生瞬时电流(Transient Current)同时流经拉升晶体管及拉降晶体管，进而减少电源切换电路的功率消耗。

综上所述，以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明。本发明所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，可作各种的更动与润饰，但是，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。本发明所要求保护的范围以权利要求书和说明书所界定的范围为准。

Claims (12)

1、一种电源切换电路，包括：

一电平转换器，用于根据一控制信号输出一第一输出信号及一第二输出信号；

一第一反相器，用于根据该第一输出信号输出一第一反相输出信号；

一第二反相器，用于根据该第二输出信号输出一第二反相输出信号，该第一反相输出信号与该第二反相输出信号互不重迭；

一输出电路，用于根据该第一反相输出信号及该第二反相输出信号选择性地输出一第一电压位准或一第二电压位准。

2、根据权利要求1所述的电源切换电路，其特征在于，所述第一反相器包括：

一第一P型晶体管，具有一第一导电参数；以及

一第一N型晶体管，耦接至该第一P型晶体管，并具有一第二导电参数，该第一导电参数与该第二导电参数不相同。

3、根据权利要求2所述的电源切换电路，其特征在于，当该第一电压位准或该第二电压位准大于零时，该第一导电参数大于该第二导电参数。

4、根据权利要求2所述的电源切换电路，其特征在于，当该第一电压位准或该第二电压位准小于或等于零时，该第二导电参数大于该第一导电参数。

5、根据权利要求1所述的电源切换电路，其特征在于，所述第二反相器包括：

一第二P型晶体管，具有一第三导电参数；以及

一第二N型晶体管，耦接至该第二P型晶体管，并具有一第四导电参数，该第三导电参数与该第四导电参数不相同。

6、根据权利要求5所述的电源切换电路，其特征在于，当该第一电压位准或该第二电压位准大于零时，该第三导电参数大于该第四导电参数。

7、根据权利要求5所述的电源切换电路，其特征在于，当该第一电压位准或该第二电压位准小于或等于零时，该第四导电参数大于该第三导电参数。

8、根据权利要求1所述的电源切换电路，其特征在于，所述第一反相器或第二反相器为互补式金属氧化物半导体CMOS反相器。

9、根据权利要求1所述的电源切换电路，其特征在于，所述输出电路包括一拉升晶体管及一拉降晶体管，该拉升晶体管及该拉降晶体管分别根据该第一反相输出信号及该第二反相输出信号选择性地输出该第一电压位准或该第二电压位准。

10、根据权利要求9所述的电源切换电路，其特征在于，所述拉升晶体管及该拉降晶体管为P型晶体管或N型晶体管。

11、根据权利要求9所述的电源切换电路，其特征在于，所述拉降晶体管的第一端用于接收该第一电压位准，该拉降晶体管的控制端耦接至该第一反相器的输出端，当该拉降晶体管被致能时，该第一电压位准经该拉降晶体管的第二端输出。

12、根据权利要求9所述的电源切换电路，其特征在于，所述拉升晶体管的第一端用于接收该第二电压位准，该拉升晶体管的控制端耦接至该第二反相器的输出端，当该拉升晶体管被致能时，该第二电压位准经该拉升晶体管的第二端输出。

Images