CN101322110A - 通过直接存储器访问控制器提供数据串行化的装置、方法和计算机程序产品 - Google Patents

通过直接存储器访问控制器提供数据串行化的装置、方法和计算机程序产品 Download PDF

Info

Publication number
CN101322110A
CN101322110A CNA2006800456130A CN200680045613A CN101322110A CN 101322110 A CN101322110 A CN 101322110A CN A2006800456130 A CNA2006800456130 A CN A2006800456130A CN 200680045613 A CN200680045613 A CN 200680045613A CN 101322110 A CN101322110 A CN 101322110A
Authority
CN
China
Prior art keywords
data
controller
block head
information
data block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800456130A
Other languages
English (en)
Inventor
F·鲍尔
E·黑明
O·吕埃尔特
D·蒂格尔贝克斯
D·韦内特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Publication of CN101322110A publication Critical patent/CN101322110A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

一种方法，其包括：构造包括存储在存储器的多个区域中的多个部分的数据单元，以及指示控制器串行化所述数据单元并且将所述数据单元传送至目的地。

Description

通过直接存储器访问控制器提供数据串行化的装置、方法和计算机程序产品
技术领域
本发明的示例性和非限制性实施例一般地涉及数据处理器和数据传送技术，并且更具体而言，涉及直接存储器访问(DMA)数据传送技术和关联的DMA控制电路。
背景技术
文中定义了以下缩略语：
Risc  精简指令集计算机
ARM   高级Risc机
BB    基带(数字电路)
DMA   直接存储器访问
RAM   随机访问存储器(读/写)
Tx    发送
Rx    接收
MAC   媒体访问控制
PDCP  分组数据汇聚协议
RRC   无线资源控制
RLC   无线链路控制器
RNC   无线网络控制器
PHY   物理层(层1或L1)
L2    层2
UL2   上层2(分立协议栈的上部，例如，RLC、PDCP)
LL2    下层2(分立协议栈的下部，例如，MAC)
RF     射频
HW     硬件
SW     软件
SDU    服务数据单元
UE     用户装备
Node B 基站
通常通过一根或多根总线将数据从数据处理器传送至硬件。一般而言，当利用直接存储器访问(DMA)的时候，硬件设备可以访问主存储器而不涉及中央处理单元(CPU)。如果使用DMA技术，则存储在存储器中的数据可能在其可用于DMA端口之前必须首先被数据处理器分类和复制。该分类和复制操作可能耗用数据处理器的可观数量的处理能力，并且因而从多个方面来看都是不希望的。举例来说，在便携式电池供电设备(例如蜂窝电话、个人数字助理、游戏设备和数码相机，仅列举几个这样的设备)中，数据处理器带宽可能是有限的。另外，诸如数据分类和复制这样的数据处理器操作消耗电池动力。此外，常常是这样的情况，即处理器响应是时间严格的(time critical)，例如在诸如3.9G系统(UTRA的第8版(EUTRA))的现代无线通信系统中，并且因而普通的(mundane)分类和复制操作可能降低数据处理器对时间严格的操作的响应性。
发明内容
依照这些教导的示例性实施例，克服了前述以及其它问题，并且实现了其它的优点。
依照本发明的示例性实施例，一种方法包括：构造包括存储在存储器的多个区域中的多个部分的数据单元，以及指示控制器串行化所述数据单元并且将所述数据单元传送至目的地。
依照本发明的另一示例性实施例，一种方法包括：接收用于串行化包括存储在存储器的多个区域中的多个部分的数据单元的指令，串行化所述数据单元，以及将所述数据单元传送至目的地。
依照本发明的另一示例性实施例，一种装置包括：处理器以及耦合于所述处理器的存储器，所述存储器用于存储可由所述处理器执行的指令集，以便构造包括存储在存储器的多个区域中的多个部分的数据单元，以及指示控制器串行化所述数据单元并且将所述数据单元传送至目的地。
依照本发明的另一示例性实施例，一种有形地体现于信息承载介质上并且可由数字数据处理器执行的机器可读指令的程序，其实现以下动作，包括：构造包括存储在存储器的多个区域中的多个部分的数据单元，以及指示控制器串行化所述数据单元并且将所述数据单元传送至目的地。
依照本发明的另一示例性实施例，一种网络元件包括：处理器以及耦合于所述处理器的存储器，所述存储器用于存储可由所述处理器执行的指令集，以便构造包括存储在存储器的多个区域中的多个部分的数据单元，以及指示控制器串行化所述数据单元并且将所述数据单元传送至目的地。
依照本发明的另一示例性实施例，一种方法包括：构造位于存储器的不同区域中的至少两个数据块，利用所述至少两个数据块的存储位置和长度信息以及控制信息来对控制器进行编程，以及指示所述控制器以预先确定的顺序实现对所述至少两个数据块的数据传送。
附图说明
在附图中：
图1是示例性系统硬件结构的简化框图，其包括诸如可以在无线通信设备中找到的处理器、DMA控制器和基带电路；
图2根据本发明的示例性实施例说明了由DMA控制器串行化头部(Header)和有效载荷(SDU)的操作；
图3示出了适于在实施本发明的示例性实施例中使用的各种电子设备的简化框图；
图4根据本发明的示例性实施例示出了到图1的DMA控制器的较复杂的“指令集”的例子，包括指向存储器中的若干MAC头部和SDU的指针；
图5描绘了本发明的示例性实施例，在其中将图1的DMA控制器用于在接收方向上的处理器数据互通；
图6是依照用于串行化待发送的数据的本发明的示例性实施例的示图，其将常规的基于处理器的存储器分类操作与基于DMA控制器的技术进行比较；以及
图7是根据本发明的示例性实施例的方法的流程图。
具体实施方式
通过介绍的方式，本发明的示例性实施例总的来说关于诸如嵌入式数据处理器的数据处理器，以及诸如那些到达专用硬件块或来自专用硬件块的访问技术的数据处理器访问技术。虽然本发明的示例性实施例提供了可用于数据单元的组装(framing)和解组装(deframing)的硬件和软件技术，例如用于无线通信系统的MAC协议单元，但是应当理解，可以在多种不同类型的系统中以及出于其它用途而采用本发明的示例性实施例。一般而言，本发明的示例性实施例改进了数据处理器与其它硬件之间的数据处理能力，并且还用于降低用于数据处理操作(例如作为两个非限制性例子的数据串行化和分类/复制数据处理操作)的数据处理器上的负载。
如文中所采用的数据的“串行化”暗示作为数据流由其它HW和/或由SW元件随后处理的存储器数据的排序。
依照本发明的示例性实施例，为了避免在数据分类操作期间要求数据处理器在存储器内移动数据，数据处理器而是简单地向DMA控制器提供待传送的数据字段的列表，其后，DMA控制器负责传送数据，并且在这么做时，进行数据分类和重新组织操作。这向数据处理器提供了较多的时间来进行有用的计算，因为在移动数据块之前的普通数据分类任务被卸载到了DMA控制器。这进一步使得能够使用较低性能数据处理器，即通常将要求较少动力来操作的数据处理器。此外，增加了整个嵌入式处理系统的数据吞吐量。另外，改进了用于时间严格的操作的数据处理器的响应性，因为至少一些数据分类和复制操作被卸载到DMA控制器。
参照图1，其示出了在其中可以实施本发明的示例性实施例的示例性和非限制性HW环境。在该非限制性例子中，HW环境是在诸如蜂窝手机的无线通信设备内发现的HW环境。图1中所说明的是数据处理器1，其可以被认为是含有数据处理器1的MAC/RRC块。在该非限制性和示例性实施例中，利用被称为ARM968E-STM设备的市售数据处理器来实现数据处理器。在图1中被示为ARM968E-STM设备的一部分的是数据紧耦合存储器(DTCM)和指令紧耦合接口(ITCM)，以及AHBL总线接口。该AHBL将ARM968E-STM连接到系统总线3。DMA端口绕过系统总线3并且连接到经由数据总线耦合于Tx BB块5和Rx BB块6的外部(用户平面)DMA控制器4。以常规方式，RF数据(发送和接收)从包括调制器和解调器(未示出)的RF电路耦合于相应的Tx和Rx块5和6。应当明确注意到，对用于访问存储器的DMA端口的说明是示例性的和非限制性的。
还要注意，图1中所示出的以及上述特定数据处理器1仅是可以用于实现本发明的示例性实施例的多种不同类型的数据处理器、数据处理器体系结构和数据总线系统中的一个例子，而决不旨在表示对本发明的示例性实施例的实施、使用和构造的任何限制。
参照图7，其说明了本发明的示例性实施例的流程图。在步骤A，构造数据块头部并且将其存储在存储器的一部分中。如下面较为完整描述的，数据块头部与存储在存储器中其它地方的有效载荷块相关联。在步骤B，利用控制信息以及存储位置信息(例如存储器指针，关于至少一个数据块头部和关联的有效载荷块在存储器中的位置)对DMA控制器4进行编程。在步骤C，指示DMA控制器4开始串行化并传送由至少一个数据块头部和关联的有效载荷块所形成的数据单元。在指示DMA控制器4开始传送数据之后，可以视情况在步骤D进行对成功传送数据的检验。
图2说明了本发明的示例性实施例的操作。运行在数据处理器1上的SW(例如存储在ITCM中的SW)在与其中存储了有效载荷块(SDU)的区域相分离的、RAM存储器的区域中(图1的例子中是在DTCM中)构造数据块(MAC)头部(MAC-H)。一般而言，作为一个非限制性的例子，MAC头部将含有如在3GPP TS25.321，Section 9.2.1中所定义的系统和无线网络特定信息，尽管作为非限制性例子，SDU将含有数字化语音信息或多媒体数据(例如，图像数据)。根据DMA控制器4的特定性，数据处理器1然后分别利用头部和有效载荷块的起始存储地址(指针P)和长度(L)，以及任何所需要的控制(Ctrl)信息，对DMA控制器4进行编程。该Ctrl信息将至少指定将要由DMA控制器4从RAM读取的数据的目的地(在该非限制性例子中是层1HW，或TxBB)。此时，数据处理器1指示DMA控制器4开始数据传送。在完成传送时，DMA控制器4可以向中断控制器2发送信号，中断控制器2然后可以向数据处理器1生成中断以便用信号通知已经将数据块(MAC头部和SDU)从RAM传送至TxBB 5。从TxBB 5，数据被传送至RF部分，用于在调制RF载波和后续的传输中使用。
可以注意到并不要求使用中断控制器2，并且在本发明的一些实施例中，作为一个非限制性的例子，数据处理器1而是可以简单地轮询DMA控制器4的状态位，以便确定对于TxBB 5的数据传送的状态。
应当注意到，虽然图2示出了一个MAC头部和一个SDU的简单情况，但是实际上可以有分布在存储器中的多个块中的多个MAC头部和多个SDU(例如由于SDU的分段)。图4示出了在其中存储器中存在多个MAC头部(MAC-H1、MAC-H2)和多个SDU(SDU1、SDU2)的情况的例子。给定任何数目的指针-长度元组(tuple)，原则上“指令集”(文中出于这些目的被定义成提供给DMA控制器4的指针和长度信息)可以具有任意长度。注意到DMA控制器4不需要知道正在指向的数据(例如，MAC头部、SDU)的性质，并且其操作可以完全与待串行化的数据的类型无关。
关于这方面还可以参照图6，其中示出的存储器含有头部和多个SDU(SDU1-1、SDU1-2、SDU1-3)。在常规方法中，会要求数据处理器进行数据复制和分类操作，从而在分类操作之后达到存储器中所示出的串行化配置，以便在总线上向诸如TxBB 5的后续HW提供正确的序列。不同于该常规方法，本发明使用的示例性实施例采用DMA控制器4来从分散遍及存储器的头部和SDU的情况直接到具有在头部后尾随SDU1-1、SDU1-2和SDU1-3的正确序列的总线数据流。当然，可以涉及超过一个的头部数据块，并且还可以涉及超过三个的SDU。
在DMA控制器4的操作期间，DMA控制器首先从RAM读取MAC头部，并且然后读取SDU。以正确的序列将这些数据单元提供给TxBB 5。图1中的虚线描绘了该流程。
应当注意到，依照本发明的示例性实施例，并不要求数据处理器1在向TxBB 5传送MAC数据之前在RAM中对头部和有效载荷数据进行分类，如图6中所示。数据处理器而是可以在RAM的分离区域中维护头部和有效载荷数据，并且然后简单地对DMA控制器4进行编程，以便顺序访问RAM的不同区域，从而利用至少一个对应的MAC SDU来装配MAC-H。
参照图3，其用于说明适于在实施本发明的示例性实施例中使用的各种电子设备的简化框图。在图3中，无线网络100适于经由Node(节点)B(基站)12与UE 10通信。网络100可以包括RNC 14，其可以被称为服务RNC(SRNC)。UE 10包括数据处理器(DP)1、存储数据和程序(PROG)10C的存储器(MEM)10B，例如图1中所示出的DTCM和ITCM，以及用于与Node B 12进行双向无线通信的适当的射频(RF)收发信机10A，Node B 12也包括DP 12A、存储PROG 12C的MEM 12B，以及适当的RF收发器12D。Node B 12经由数据路径13(Iub)耦合于RNC 14，RNC 14也包括DP 14A和存储关联的PROG 14C的MEM 14B。RNC 14可以通过另一数据路径15(Iur)耦合于另一RNC(未示出)。假设PROG 10C包括程序指令，当由DP 1执行该程序指令的时候，其使得电子设备能够依照本发明的示例性实施例进行操作，如上面关于图1和2所讨论的。为此，示出的DMA控制器4耦合在DP 1与收发信机10A之间，收发信机10A在图3中被假设包括图1中所示出的TxBB 5和RxBB 6电路。
一般而言，UE 10的各种实施例可以包括但不限于蜂窝电话、个人数字助理(PDA)、计算机、诸如数码相机的图像捕获设备、游戏设备、音乐存储和重放器具、允许因特网访问和浏览的因特网器具，以及合并了这些功能的组合的单元或终端。这些设备、单元和终端可以具有或可以不具有无线通信能力，并且可以是或可以不是便携式的。
作为一个例子，可以由可通过UE 10的DP 1或通过硬件，或者通过软件和硬件的组合执行的计算机软件来实现本发明的实施例。
MEM 10B、12B和14B可以具有适于本地技术环境的任何类型，并且可以使用任何适当的数据存储技术来实现，例如基于半导体的存储设备、磁存储设备和系统、光存储设备和系统、固定存储器和可装卸存储器。DP1、12A和14A可以具有适于本地技术环境的任何类型，并且作为非限制性的例子，可以包括一个或多个通用计算机、专用计算机、微处理器、数字信号处理器(DSP)、基于多核处理器体系结构的嵌入式DP和处理器。
通过使用本发明所获得的一个优点是其允许通过DP 1而获取的更高的数据吞吐量和更好的性能。另一个优点是由于其将计算资源保存在DP1，因此其允许使用要求较少集成面积和较低功率来操作的“较轻型”的处理器。
基于前述内容，应该显而易见的是本发明的特定示例性实施例提供了一种方法、装置和计算机程序产品，以便在存储器的不同区域中构造数据单元的构成部分，并且然后在将数据单元传送到将耗用该数据单元的设备或目的地的时候，使用DMA控制器根据该构成部分来正确装配该数据单元。作为非限制性的例子，该数据单元可以表示一个或多个MAC头部以及一个或多个关联的SDU。
本发明的示例性实施例的实现在MAC/PHY接口的情况下特别有用，尽管这应当被看作只是一个示例性应用。关于这方面进一步注意到，本发明的示例性实施例而是可以在Node B 12中使用，或者在Node B 12和UE10中都使用。还可以采用本发明的示例性实施例来在其它网络元件中获益，例如在RNC 14中。
现参照图5，可以注意到，本发明的示例性实施例还涉及相反方向的数据流。在该非限制性情况下，可以采用DMA控制器来将数据(例如，SDU)从较低层(例如，LL2)移至较高层(例如，UL2)，例如当两个协议层运行在两个不同的处理器(Proc1、Proc2)上的时候。因而，作为一个非限制性例子，对于处理器间的数据传输也可以采用本发明的示例性实施例。
一般而言，可以在硬件或专用电路、软件、逻辑或其任何组合中实现各种实施例。举例来说，可以在硬件中实现一些方面，而可以在可由控制器、微处理器或其它计算设备执行的固件或软件中实现其它方面，尽管本发明并不限于此。虽然可以将本发明的各个方面说明和描述为框图、流程图或使用一些其它的图形表示来说明和描述本发明的各个方面，但是很好理解的是，作为非限制性例子，可以以硬件、软件、固件、专用电路或逻辑、通用硬件或控制器或其它计算设备，或者其某种组合来实现文中所描述的这些块、装置、系统、技术或方法。
可以在诸如集成电路模块的各种组件中实施本发明的实施例。集成电路的设计基本上是一种高度自动化的工艺。复杂和强大的软件工具可用于将逻辑级别的设计转换成易于在半导体基底上蚀刻和成形的半导体电路设计。
诸如那些由Mountain View，California的Synopsys公司和San Jose，California的Cadence Design所提供的程序使用良好设立的设计规则以及预先存储的设计模块库来自动地在半导体芯片上对导体进行布线和定位组件。一旦已经完成了半导体电路的设计，便可以以标准化的电子格式(例如，Opus，GDSII等)将生成的设计传输到半导体制造设施或“fab(制造区)”用于制造。
当结合附图阅读时，鉴于前面的描述，各种修改和调整将对相关领域的技术人员变得显而易见。然而，对本发明的教导的任何以及所有的修改仍将落入本发明的非限制性实施例的范围内。
此外，可以使用本发明的各种非限制性实施例的一些特征来获得好处，而无需相应地使用其它特征。如此，前面的描述应当被看作仅仅是对本发明的原理、教导和示例性实施例的说明，而不对其加以限制。

Claims (37)

1.一种方法，其包括：
构造包括存储在存储器的多个区域中的多个部分的数据单元；以及
指示控制器串行化所述数据单元并且将所述数据单元传送至目的地。
2.根据权利要求1的方法，其中所述控制器包括DMA控制器。
3.根据权利要求1的方法，其中所述数据单元包括至少一个数据块头部，所述至少一个数据块头部包括系统特定信息和无线网络特定信息中的至少一种。
4.根据权利要求1的方法，其中指示包括：利用所述多个部分中的每个部分的存储位置信息和控制信息来对所述控制器进行编程。
5.根据权利要求4的方法，其中所述控制信息包括目的地信息。
6.根据权利要求4的方法，其中所述多个部分包括至少一个数据块头部以及与所述至少一个数据块头部相关联的至少一个有效载荷块。
7.根据权利要求4的方法，其中编程进一步包括：利用所述多个部分中的每个部分的长度信息对所述控制器进行编程。
8.根据权利要求1的方法，其还包括：检验所述数据单元的所述传送的完成。
9.一种方法，其包括：
接收用于串行化包括存储在存储器的多个区域中的多个部分的数据单元的指令；
通过以预定顺序读出所述多个部分来串行化所述数据单元；以及
以所述预定顺序将所述多个部分传送至目的地。
10.根据权利要求9的方法，其中所述数据单元包括至少一个数据块头部，所述至少一个数据块头部包括系统特定信息和无线网络特定信息中的至少一种。
11.根据权利要求9的方法，其中所述指令包括所述多个部分中的每个部分的存储位置信息和控制信息。
12.根据权利要求11的方法，其中所述控制信息包括目的地信息。
13.根据权利要求11的方法，其中所述多个部分包括至少一个数据块头部以及至少一个有效载荷，每个有效载荷均与所述至少一个数据块头部之一相关联。
14.根据权利要求11的方法，其中所述指令进一步包括所述多个部分中的每个部分的长度。
15.根据权利要求9的方法，其还包括：检验所述数据单元的所述传送的完成。
16.一种装置，其包括：
处理器；以及
耦合于所述处理器的存储器，所述存储器用于存储可由所述处理器执行的指令集，以便构造包括存储在存储器的多个区域中的多个部分的数据单元，以及指示控制器通过以预定顺序读出所述多个部分来串行化所述数据单元并且以所述预定顺序将所述多个部分传送至目的地。
17.根据权利要求16的装置，其中所述控制器包括DMA控制器。
18.根据权利要求16的装置，其中所述数据单元包括至少一个数据块头部，所述至少一个数据块头部包括系统特定信息和无线网络特定信息中的至少一种。
19.根据权利要求16的装置，其中所述指示包括：利用所述多个部分中的每个部分的存储位置信息和控制信息来对所述控制器进行编程。
20.根据权利要求19的装置，其中所述控制信息包括目的地信息。
21.根据权利要求19的装置，其中所述多个部分包括至少一个数据块头部以及至少一个有效载荷块，每个有效载荷块均与所述至少一个数据块头部之一相关联。
22.根据权利要求19的装置，其中所述指令进一步包括所述多个部分中的每个部分的长度。
23.根据权利要求16的装置，其进一步包括用于检验所述数据单元的串行化的完成的装置。
24.根据权利要求16的装置，其包括无线网络中的网络元件。
25.根据权利要求16的装置，其包括便携式设备。
26.一种有形地体现于信息承载介质上并且可由数字数据处理器执行的机器可读指令的程序，其实现以下动作，包括：
构造包括存储在存储器的多个区域中的多个部分的数据单元；以及
指示控制器串行化所述数据单元并且将所述数据单元传送至目的地。
27.根据权利要求26的程序，其中所述控制器包括DMA控制器。
28.根据权利要求26的程序，其中所述数据单元包括至少一个数据块头部，所述至少一个数据块头部包括系统特定信息和无线网络特定信息中的至少一种。
29.根据权利要求26的程序，其中所述指示包括：利用所述多个部分中的每个部分的存储位置信息和控制信息来对所述控制器进行编程。
30.根据权利要求29的程序，其中所述控制信息包括目的地信息。
31.根据权利要求29的程序，其中所述多个部分包括至少一个数据块头部以及至少一个有效载荷，每个有效载荷均与所述至少一个数据块头部之一相关联。
32.根据权利要求29的程序，其中所述编程进一步包括：利用所述多个部分中的每个部分的长度信息对所述控制器进行编程。
33.根据权利要求26的程序，其中所述编程进一步包括：检验所述数据单元的串行化的完成。
34.一种网络元件，其包括：
用于处理的装置；以及
用于存储指令集的装置，所述指令集可由所述处理装置执行，用于构造包括多个部分的数据单元，每个部分存储在存储器的不同区域中，以及指示控制器串行化所述数据单元并且将所述数据单元传送至目的地。
35.根据权利要求34的网络元件，其中所述指示包括：利用所述多个部分中的每个部分的存储位置信息、控制信息，以及所述多个部分中的每个部分的长度信息来对所述控制器进行编程。
36.一种方法，其包括：
构造包括位于存储器的不同区域中的至少两个数据块的数据单元；
利用所述至少两个数据块的存储位置和长度信息以及控制信息来对控制器进行编程；以及
指示所述控制器以预定顺序实现对所述至少两个数据块的数据传送。
37.根据权利要求36的方法，其中所述控制器包括DMA控制器。
CNA2006800456130A 2005-11-09 2006-09-29 通过直接存储器访问控制器提供数据串行化的装置、方法和计算机程序产品 Pending CN101322110A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73575505P 2005-11-09 2005-11-09
US60/735,755 2005-11-09

Publications (1)

Publication Number Publication Date
CN101322110A true CN101322110A (zh) 2008-12-10

Family

ID=38023002

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800456130A Pending CN101322110A (zh) 2005-11-09 2006-09-29 通过直接存储器访问控制器提供数据串行化的装置、方法和计算机程序产品

Country Status (6)

Country Link
US (1) US20070130403A1 (zh)
EP (1) EP1955174A1 (zh)
JP (1) JP2009515269A (zh)
KR (1) KR20080066988A (zh)
CN (1) CN101322110A (zh)
WO (1) WO2007054763A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102449697A (zh) * 2009-06-02 2012-05-09 诺基亚公司 具有完整指令缓冲器的存储器设备
CN103379080A (zh) * 2012-04-17 2013-10-30 马维尔国际有限公司 针对多载波系统的dma传输方法与系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1791305A1 (en) * 2005-11-25 2007-05-30 Alcatel Lucent Storing and processing a data unit in a network device
US8869113B2 (en) * 2011-01-20 2014-10-21 Fujitsu Limited Software architecture for validating C++ programs using symbolic execution
EP2947955B1 (en) 2013-02-08 2024-06-19 Huawei Technologies Co., Ltd. Device-to-device communication method, terminal, and product
CN105940729B (zh) 2014-05-09 2020-04-21 华为技术有限公司 D2d发现信息的接收方法和装置
WO2020113015A1 (en) 2018-11-28 2020-06-04 Marvell World Trade Ltd. Network switch with endpoint and direct memory access controllers for in-vehicle data transfers

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63208149A (ja) * 1987-02-25 1988-08-29 Fujitsu Ltd 受信バツフア制御方式
US5537646A (en) * 1992-11-19 1996-07-16 The United States Of America As Represented By The Secretary Of The Navy Apparatus initialized for selected device based upon timing, interrupt, and DMA control commands within configuration data passed from processor to transfer data to selected device
JPH1153301A (ja) * 1997-08-06 1999-02-26 Kobe Nippon Denki Software Kk バス・アービトレーション・インタフェース
JP3543648B2 (ja) * 1998-10-27 2004-07-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3543649B2 (ja) * 1998-10-27 2004-07-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US6377782B1 (en) * 1999-03-01 2002-04-23 Mediacell, Inc. Method and apparatus for communicating between a client device and a linear broadband network
US6594473B1 (en) * 1999-05-28 2003-07-15 Texas Instruments Incorporated Wireless system with transmitter having multiple transmit antennas and combining open loop and closed loop transmit diversities
WO2002008919A1 (fr) * 2000-07-26 2002-01-31 Fujitsu Limited Dispositif mobile de communication
US6839777B1 (en) * 2000-09-11 2005-01-04 National Instruments Corporation System and method for transferring data over a communication medium using data transfer links
US6647438B1 (en) * 2000-09-19 2003-11-11 Intel Corporation Direct memory access transfer reduction method and apparatus to overlay data on to scatter gather descriptors for bus-mastering I/O controllers
US20050037779A1 (en) * 2000-12-08 2005-02-17 Clarinet Systems, Inc. Method and interface for facilitating communication of location specific contents between a wireless device and other devices or systems via an interface
US7403974B1 (en) * 2001-06-25 2008-07-22 Emc Corporation True zero-copy system and method
US6687767B2 (en) * 2001-10-25 2004-02-03 Sun Microsystems, Inc. Efficient direct memory access transfer of data and check information to and from a data storage device
US6799232B1 (en) * 2001-12-05 2004-09-28 Zarlink Semiconductor V.N., Inc. Automatic byte swap and alignment for descriptor-based direct memory access data transfers
US6754735B2 (en) * 2001-12-21 2004-06-22 Agere Systems Inc. Single descriptor scatter gather data transfer to or from a host processor
US6836808B2 (en) * 2002-02-25 2004-12-28 International Business Machines Corporation Pipelined packet processing
JP2003304248A (ja) * 2002-04-09 2003-10-24 Nippon Telegr & Teleph Corp <Ntt> データ転送方法及び装置
US7124231B1 (en) * 2002-06-14 2006-10-17 Cisco Technology, Inc. Split transaction reordering circuit
US7142540B2 (en) * 2002-07-18 2006-11-28 Sun Microsystems, Inc. Method and apparatus for zero-copy receive buffer management
WO2004057481A1 (ja) * 2002-12-20 2004-07-08 Fujitsu Limited Ｄｍａ制御装置、ｄｍａ制御方法、ｄｍａ制御プログラム
WO2004086240A1 (en) * 2003-03-28 2004-10-07 Koninklijke Philips Electronics N.V. Data processing system with a dma controller for storing the descriptor of the active channel
US7287101B2 (en) * 2003-08-05 2007-10-23 Intel Corporation Direct memory access using memory descriptor list
WO2005065035A2 (en) * 2004-01-08 2005-07-21 Wisair Ltd. Distributed and centralized media access control device and method
JP4373255B2 (ja) * 2004-03-23 2009-11-25 富士通株式会社 ダイレクトメモリアクセス制御装置および方法
US7246191B2 (en) * 2005-03-31 2007-07-17 Intel Corporation Method and apparatus for memory interface
US7535918B2 (en) * 2005-06-30 2009-05-19 Intel Corporation Copy on access mechanisms for low latency data movement
US7721299B2 (en) * 2005-08-05 2010-05-18 Red Hat, Inc. Zero-copy network I/O for virtual hosts

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102449697A (zh) * 2009-06-02 2012-05-09 诺基亚公司 具有完整指令缓冲器的存储器设备
CN102449697B (zh) * 2009-06-02 2015-06-24 诺基亚公司 具有完整指令缓冲器的存储器设备
CN103379080A (zh) * 2012-04-17 2013-10-30 马维尔国际有限公司 针对多载波系统的dma传输方法与系统
CN103379080B (zh) * 2012-04-17 2018-10-12 马维尔国际有限公司 针对多载波系统的dma传输方法与系统

Also Published As

Publication number Publication date
EP1955174A1 (en) 2008-08-13
US20070130403A1 (en) 2007-06-07
WO2007054763A1 (en) 2007-05-18
KR20080066988A (ko) 2008-07-17
JP2009515269A (ja) 2009-04-09

Similar Documents

Publication Publication Date Title
US9037188B2 (en) Method and mobile device for operating in different data transfer modes
US9262375B1 (en) Inter-processor communication link with manageability port
US7826841B2 (en) Open wireless architecture virtualization system for wireless mobile terminal device
CN101322110A (zh) 通过直接存储器访问控制器提供数据串行化的装置、方法和计算机程序产品
US7596353B2 (en) Enhanced bluetooth communication system
US20040203694A1 (en) Reconfigurable wireless-enabled network device
US8654780B2 (en) System and method of communication protocols in communication systems
JP2616455B2 (ja) 無線モデム
US7280843B2 (en) Plug-and-play mass storage reflector
CN1732702B (zh) 用于多媒体存储设备的命令排队
CN101160999B (zh) 使放置在一起的多个无线设备间的干扰最小化的方法和装置
US7953427B1 (en) Communication access apparatus systems, and methods
US7124222B2 (en) Control system and method for a communications interface
US11487910B2 (en) Terminal and communication method
US8385827B2 (en) Techniques for augmented functionality by sharing wireless resources
JPH05502151A (ja) 多重化同期／非同期データバス
US8185050B2 (en) Coexistance device communication between a Bluetooth device and a wireless local area network device
CN101095301B (zh) 在通信系统中保留带宽的技术
KR100480951B1 (ko) 하나의 물리채널을 다수 개의 가상채널로 확장한 다중접속통신장치
EP1773038A1 (en) Method and mobile device for operating in different data transfer modes
US20200076745A1 (en) Wireless communication circuit with scheduling circuit in mac layer
US20060104227A1 (en) Data communication methods and systems
US20100103909A1 (en) Data packet, system and method for multiple nodes transmitting under ad-hoc network architecture
TWI221365B (en) Electronic peripheral device and network interface card
EP1566941A1 (en) Method and device for enabling mono- and bi-directional communication between mobile equipment and smartcard applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081210