CN101310240B - 用于被采样系统的对调节器引入的开关噪声的管理 - Google Patents
用于被采样系统的对调节器引入的开关噪声的管理 Download PDFInfo
- Publication number
- CN101310240B CN101310240B CN200680035672XA CN200680035672A CN101310240B CN 101310240 B CN101310240 B CN 101310240B CN 200680035672X A CN200680035672X A CN 200680035672XA CN 200680035672 A CN200680035672 A CN 200680035672A CN 101310240 B CN101310240 B CN 101310240B
- Authority
- CN
- China
- Prior art keywords
- signal
- switch
- sampled
- sampling
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
一种系统包括用于对输入电压(Va)采样的采样器(30)和开关调节器(10)。开关调节器(10)适于响应于采样器(30)的采样(12)来调节调节器的开关操作。
Description
技术领域
本发明总地涉及用于采样系统的对调节器引入的开关噪声的管理。
背景技术
高度集成的电路往往具有大量模拟块和子系统。这些块/子系统之一可以是DC-DC电压调节器,它是将DC输入电压转换为更高或更低的DC输出电压,以便对集成电路的其他块/子系统供电的电路。
一种电压调节器是开关调节器,这种调节器经常被选用,因为与其他类型的调节器相比,它的尺寸较小并且效率更高。开关调节器一般包括电感器(例如独立电感器或从变压器形成的电感器)以及一个或多个开关,调节器以受控制的方式开或关所述一个或多个开关,以便在输入电压源、电感器和调节器的输出端之间传递能量,从而调节输出电压。
发明内容
在本发明的一个实施例中,一种系统包括适于对输入信号进行采样的采样器以及与所述采样器分开的开关调节器。所述开关调节器适于响应于所述采样器的采样操作来调节所述调节器的开关操作。
在本发明的另一个实施例中,一种电压调节器包括输入端、输出端、能量存储元件、至少一个开关,和控制器。输入端接收输入电压,输出端提供输出电压。(一个或多个)开关耦合到所述能量存储元件、输入端和输出端。控制器适于操作(一个或多个)开关,以向所述能量存储元件提供能量和从所述能量存储元件释放能量,从而调节输出电压。控制器适于控制(一个或多个)开关的操作,以便防止采样器对所述电压调节器生成的噪声采样。
在本发明的另一实施例中,一种技术包括响应于采样器的采样操作来调节开关调节器的开关操作,从而控制开关调节器生成的噪声的定时。
从下面的附图、说明书和权利要求中能更清楚本发明的优点和其他特征。
附图说明
图1是根据本发明实施例的系统的框图。
图2是根据本发明实施例的图1的DC-DC开关调节器的示意图。
图3、4、5和6是示出根据本发明实施例的开关调节器的操作的示例性波形图。
图7是根据本发明实施例的开关调节器的噪声管理电路的示意图。
图8是根据本发明实施例的无线系统的示意图。
具体实施方式
高度集成的电路的块和子系统可能由于各种耦合机制而彼此干扰,这些耦合机制允许在特定块/子系统中生成的噪声传播到集成电路的其他部分。这些耦合机制例如包括供电电压和其中制造有块和子系统的阱(well),因为供电电压可能被传送到多个块和子系统,并且阱可能被制造在同一管芯(die)上。作为一个更具体的示例,图1示出了包括供电导轨14的集成电路5,供电导轨14提供供电电压(在图1中称为“VIN”)。VIN电压例如可以得自于电池电压,并且可以在整个集成电路5上被分配,这实际上将集成电路5的块/子系统耦合在一起。VIN电压可以被集成电路5的各个调节器转换为其他电压电平,例如DC-DC开关调节器10将VIN电压转换为供电电压(在图1中称为“VDD”),该供电电压出现在供电导轨16上,并且对集成电路5的某个电路25(例如频率合成器或微控制器单元)供电。因此,集成电路5的某些块和子系统也可能由于接收VDD供电电压而被耦合在一起。由于开关调节器10耦合到VIN电压和VDD电压二者,所以由调节器10生成的噪声有可能沿导轨14和16传播到集成电路5的其他部分,因此可能与集成电路5的一些块和子系统产生干扰。
图1示出了(集成电路5的)示例性子系统20,它有可能受开关调节器10产生的噪声的影响。如果没有这里描述的开关调节器10的噪声管理特征,开关调节器10生成的开关噪声有可能会干扰子系统20的操作。
作为更具体的示例,每当开关调节器10的开关在开(也称为“导通”)和关(也称为“关断”)状态之间转换时,开关调节器10都可能生成开关噪声。得到的开关电流的锐利边沿可能导致(例如)VIN电压由于接合(bond)线电感而将噪声以“铃声信号(ring signal)”的形式传递到子系统20,并且铃声信号的幅度可能很大,例如在毫伏的量级。
此外,由于调节器10的上述开关操作,开关调节器10的开关节点的所得到的较大电压摆动可能会将足够多的电荷泵入其中制造有子系统20的阱(例如n阱)中,导致阱的电压跳动。或者,开关调节器10可能周期性地具有大输出电流,这可能导致供电导轨14由于寄生电阻而具有周期性的电压下降。
子系统20包括至少一个组件,在图1中示为采样器或采样电路30,其对诸如模拟电压(在图1中称为“VA”)等输入信号进行采样,以便产生采样电压(在图1中称为“Vs”)。更具体而言,采样电路30可以接收采样时钟信号(在图1中称为“Fs”),该采样时钟信号包括用于触发采样电路30的采样操作的脉冲。例如,采样电路30可以是模数转换器、开关电容滤波器或对信号采样以产生信号的采样值的任何其他电路。
采样电路30耦合到开关调节器10。因此,采样电路30可以与调节器10制造在同一阱中,可以接收VIN供电电压,可以耦合到VIN供电导轨14,等等。因此,上述来自开关调节器10的潜在开关噪声可能由于以下关系而产生Vs采样信号中的合成噪声。假设例如开关调节器10的开关频率是“fsw”,采样时钟频率是“fs”,Vs信号的带宽是“fB”。fsw和fs的被小于fB的带宽分隔的任何谐波都会由于混叠效应而在Vs采样信号的信号带宽内引入DC偏置或音调(tone)。因此,减少信号带宽内的偏置或音调的出现的一种方案是相对于fs来选择fsw,以满足以下关系:
|M·fsw-N·fs|>fB 公式1
如果不满足上述关系,则可以控制开关调节器10的开关操作的定时,以便防止来自开关调节器10的噪声传播到由被采样系统20生成的信号中。更具体而言,根据本发明的一些实施例,当开关事件(例如开和关状态之间的开关转换)与采样电路30的采样时间重合时,开关调节器10延迟开关事件。
作为一个更具体的示例,根据本发明的一些实施例,采样系统20的时钟发生器22(也生成Fs信号)生成信号(在图1中称为“MASK”),用于(向开关调节器10)指示采样电路30何时进行采样。如果特定开关事件被排定为发生在采样时间附近,则开关调节器10将开关事件延迟到采样时间附近之后的时间。
图2示出了根据本发明实施例的开关调节器10的实施例。在本发明的该实施例中,开关调节器10具有降压调节器核40,其接收来自供电导轨14的VIN电压,并将相应的调节后VDD电压提供给供电导轨16。核40包括开关,例如n沟道金属氧化物半导体场效应晶体管(NMOSFET)54,其漏-源路径耦合在供电导轨14和开关节点60之间。核40的另一开关(例如NMOSFET 64)的漏-源路径耦合在开关节点60和地之间。因此,NMOSFET 64的漏-源路径可以耦合在开关节点60和地之间。核40还包括能量存储元件,例如电感器66(例如独立电感器或变压器绕组),其耦合在开关节点60和供电导轨16之间。大容量或滤波电容器68耦合在供电导轨16与地之间。
除了核40之外,开关调节器10还包括控制器80,其控制NMOSFET54和64的开关动作,以调节VDD输出电压。更具体而言,现在忽略调节器10的噪声管理特征(下面将详述),控制器80的脉宽调制(PWM)控制器84生成脉宽调制开关控制信号(在图2中称为“PWM”),以控制NMOSFET 54的操作。PWM控制器84还生成开关信号(在图2中称为“PWM#”),以控制NMOSFET 64的操作。PWM#信号在这里被假定为与PWM开关信号互补并且下面将不独立于PWM信号进行描述。因此,当PWM信号被驱动为高时,PWM#信号被驱动为低,反之亦然。
结合图2参考图3,PWM控制器84(经由一个或多个反馈端81)接收反馈,并以如下方式控制NMOSFET 54和64的开关操作,以调节VDD输出电压。PWM控制器84在开关周期(例如图3所示的示例性开关周期104)中控制PWM信号。开关周期104包括导通时间间隔106和关断时间间隔108。
在导通时间间隔106中,PWM控制器84将PWM信号断言或驱动为高,如PWM开关信号中的相应脉冲100(脉冲100a、100b、100c和100d被示出作为示例)所示。每个脉冲100都使得NMOSFET 54导通(即“闭合”),并且由于PWM#信号的互补性质,NMOSFET 64关断(即“打开”)。因此,由于这种布置,在脉冲100期间,能量从供电导轨14流出,并存储在电感器66中,以向电感器66提供能量。在后续的关断时间间隔108期间,脉冲100消失,使得NMOSFET 54关断,并且NMOSFET 64导通(由于PWM#信号的断言),从而将开关节点60耦合到地。在关断时间间隔108期间,从电感器66释放能量,以便将能量传递到调节器10的负载,因为电流流经电感器66到地。
PWM控制器84控制开关周期,以调节VDD输出电压。例如,假设调节器10以连续操作模式操作。通过控制导通时间间隔106与开关周期104的持续时间的比例(称为“占空比”),PWM控制器84可以调节VDD输出电压。对于降压核40,VDD输出电压低于VIN输入电压,并且一般正比于占空比与VIN输入电压的乘积。假设开关周期具有恒定的持续时间,则通过增加导通时间间隔106的持续时间,PWM控制器84可以提高VDD输出电压,相反,通过减小导通时间间隔106的持续时间,PWM控制器84可以降低VDD输出电压。
注意,在所附权利要求范围内可以有很多其他变形。例如,上面假设开关周期104具有固定持续时间,并且导通时间间隔106的持续时间被调整,以调节VDD输出电压。但是,在本发明的其他实施例中,其他参数也可以改变。例如,在本发明的其他实施例中,PWM控制器84可以调整开关间隔104的持续时间和/或调整关断时间间隔108,以便调节VDD输出电压。此外,虽然图2示出了降压调节器拓扑,但是本发明的其他实施例中也可以使用其他拓扑例如回扫式(flyback)、升压式、降压/升压式等。
作为本发明的另一实施例中的另一示例,NMOSFET 64(以及生成PWM#信号的相关联的控制电路)可以被二极管(例如Schottky二极管)代替。此时,二极管的阴极可以耦合到开关节点60,二极管的阳极可以耦合到地。作为另一示例,NMOSFET 54可以被PMOSFET代替。因此,在所附权利要求范围内可以有很多变形。
参考图2,取代使用PWM控制器84直接驱动NMOSFET 54和64,开关调节器10包括噪声管理电路88,该电路控制开关调节器10的开关操作,从而调节器10的开关事件不会与采样电路30(见图1)的采样操作相重合。噪声管理电路88接收来自PWM控制器84的PWM和PWM#信号,并选择性地遮蔽(如下所述)这些信号,以生成分别驱动NMOSFET54和64的信号(在图2中称为“PWM_MSKD”和“PWM_MSKD#”)。因此,在NMOSFET 54的栅极接收PWM_MSKD信号,在NMOSFET 64的栅极接收PWM_MSKD#信号。PWM_MSKD#信号与PWM_MSKD信号互补,并且下面不独立于PWM_MSKD信号被描述。
一般地,如果PWM和PWM#信号的边沿(即下降沿或上升沿)不出现在采样时间附近,则噪声管理电路88让PWM和PWM#信号通过,而不进行定时调整以分别生成PWM_MSKD和PWM_MSKD#信号。但是如果PWM和PWM#信号的边沿出现在排定的采样时间附近,噪声管理电路88就延迟这些边沿,因此,在这些情况下,PWM_MSKD和PWM_MSKD#信号分别是PWM和PWM#信号的延迟版本。
为了进一步说明噪声管理电路88的操作,图4示出了Fs时钟信号,图5示出了MASK信号,图6示出了PWM_MSKD信号。参考图2-6,Fs时钟信号包含脉冲110(例如示例性脉冲110a和110b),每个脉冲触发采样电路30(见图1)以对VA信号采样。MASK信号(如图5所示)具有总的来说在时间上与脉冲110重合的脉冲120。但是,脉冲120(例如示例性脉冲120a和120b)具有较长的持续时间,因为每个脉冲120开始于相应的Fs脉冲110的开始之前一点的时间,并且每个脉冲120结束于相应脉冲110的末尾之后一点的时间。因此,每个脉冲120在排定的采样时间附近补偿了足够的时间间隔。
PWM_MSKD信号包含脉冲140(例如示例性脉冲140a、140b、140c,和140d),它们总地来说对应于PWM(见图3)信号的脉冲100。更具体而言,如果在PWM信号的特定脉冲100的下降或上升沿附近没有出现开关事件,则PWM_MSKD信号的相应脉冲140与脉冲100相同。但是如果在特定PWM脉冲100的下降或上升沿附近出现开关事件,则噪声管理电路88延迟相应PWM_MSKD脉冲140的下降和/或上升沿。
PWM信号的选择性延迟通过PWM信号(图3)的脉冲100b和PWM_MSKD信号(图6)的相应脉冲140b的更具体示例示出。如图所示,PWM脉冲100b的上升沿101在Fs时钟信号(图4)的脉冲100a附近。响应于该事件,噪声管理电路88延迟PWM_MSKD脉冲140b的上升沿。注意,如果上升沿101不发生在排定的采样时间附近,则PWM_MSKD脉冲140b将具有上升沿146。但是,由于上升沿101附近出现脉冲110a,所以噪声管理电路88延迟上升沿146,以产生在时间上延迟了的PWM_MSKD脉冲140a的上升沿148。
继续看该示例,PWM脉冲100b的下降沿103与Fs时钟信号的脉冲110b重合。因此,如果下降沿103不在采样时间附近,则脉冲140b将具有图6所示的下降沿154。但是,由于在采样时间附近,噪声管理电路88延迟下降沿154,从而脉冲140b具有延迟的下降沿156。
在操作中,噪声管理电路88响应于MASK信号(图5),以便延迟/不延迟PWM和PWM#信号的开关边沿。例如,如图6所示,噪声管理电路88将PWM_MSKD脉冲140b的上升沿146延迟MASK信号的脉冲120a的持续时间,并且噪声管理电路88将PWM_MSKD脉冲140b的下降沿154延迟脉冲120b的持续时间,以产生脉冲140b的下降沿156。
噪声管理电路88不一定延迟每个脉冲140的下降和/或上升沿,如果这个沿不与采样时间重合的话。因此,PWM_MSKD信号的两个脉冲140a和140c被示为不被延迟(分别与PWM信号(图3)的相应PWM脉冲100a和100c相比)。图6示出了另一示例性脉冲140d,其中由于PWM脉冲100d的相应边沿附近出现在排定的采样时间附近,上升和下降沿被延迟(与相应的PWM脉冲100d相比)。
图7示出了根据本发明一些实施例的噪声管理电路88的示例性实施例。噪声管理电路88包括:电路200,用于控制PWM_MSKD信号(见图6)的上升沿和PWM_MSKD#信号的下降沿;和电路240,用于控制PWM_MSKD信号的下降沿和PWM_MSKD#信号的上升沿。
在本发明的一些实施例中,电路200包括D型触发器202,其具有用于接收PWM信号的时钟输入端。触发器202的复位端接收MASK信号,触发器202的信号输入端连接到逻辑1电平。由于该布置,当MASK信号具有逻辑0状态时,触发器202的反相输出端具有逻辑1状态(即当没有MASK信号中的脉冲120(图5)时,反相端具有逻辑1状态)。当在复位输入端接收到脉冲120(图5)时,触发器202的反相输出端在PWM信号的上升沿取0逻辑电平。因此,在MASK信号的脉冲120处,如果PWM上升沿落在脉冲120的持续时间内,触发器202具有延迟PWM信号的任何同时出现的上升沿的效果。
如图7所示,电路200包括延迟元件204,其耦合在触发器202的时钟输入端和AND(与)门210的输入端之间。AND门210的另一端耦合到触发器202的反相输出端。延迟元件204的目的在于响应于PWM信号补偿触发器202的延迟。AND门210的输出端214提供电路200的输出端。
在本发明的一些实施例中,电路240包括D型触发器242。触发器242的时钟输入端接收PWM#信号,触发器242的信号输入接收逻辑1信号,触发器242的复位端接收MASK信号。因此,触发器242在PWM信号的下降沿被触发。触发器242的正相输出端提供指示脉冲140的下降沿的信号。因此,当没有MASK信号脉冲120时,触发器242的正相输出端被否定(deasserted),AND门210的输出端上的信号通过,成为PWM_MSKD信号。但是,在出现MASK信号脉冲120时,如果PWM的下降沿(PWM#的上升沿)与脉冲120的持续时间重合,则延迟对脉冲140的否定。
如图7所示,噪声管理电路88还可以包括OR(或)门250,其具有一个连接到AND门214的输出端214的输入端,OR门250的另一输入端耦合到触发器242的正相输出端。OR门250的输出端89提供PWM_MSKD信号。
图7还示出了根据本发明一些实施例的PWM_MSKD#生成器电路256。生成器256接收PWM_MSKD信号,并在其输出端90产生PWM_MSKD#信号。一般地,生成器256充当反相器,用于对PWM_MSKD#信号反相。在本发明的一些实施例中,生成器256还可以包含用于确保PWM_MSKD和PWM_MSKD#信号的边沿不重叠的电路。在所附权利要求范围内还可以有各种变形。
参考图8,根据本发明的一些实施例,开关调节器10可被用来与无线系统300(例如蜂窝电话或个人数字助理(PDA))一起使用。具体而言,根据本发明的一些实施例,调节器10可以为无线系统300的无线电组件322提供一个或多个供电电压。
在本发明的一些实施例中,无线电组件322是收发器320(其例如可以充当蜂窝电话收发器)的一部分。除了无线电组件322以外,调节器10还可以提供电力给收发器320的其他组件,例如模数转换器(ADC)340、数模转换器(DAC)352、基带电路356、微控制器单元(MCU)358、键盘扫描器376、显示驱动器362,天线开关346、低噪声放大器(LNA)344和功率放大器(350)。
ADC 340是可以向调节器10提供MASK信号(在端子324处)的被采样子系统的一个示例。收发器320可以包括提供MASK信号以便控制调节器10的开关操作来改善噪声性能的其他组件(例如开关电容器滤波器、混合器,等等)。
一般地,无线电组件322可以包括射频(RF)接收器电路326,其接收来自低噪声放大器(LNA)344的RF信号。RF接收器电路326可以将RF信号转换为中频(IF)信号,所述中频信号被提供给IF接收器电路328。根据本发明的一些实施例,IF接收器328可以提供基带信号,该基带信号被ADC 340转换为数字形式。如图8所示,ADC 340可以耦合到基带处理电路356。
无线电组件322还可以包括用于发送的IF发送器电路322,其接收来自数模转换器(DAC)352的模拟信号。IF发送器电路322将基带频率的模拟信号转换为RF信号以供RF发送器电路330处理。来自RF发送器电路330的输出信号可以被提供给例如功率放大器350。
除了无线系统300的其他特征之外,如图8所示,LNA 344和功率放大器350可以耦合到天线开关346,天线开关346又耦合到无线系统300的天线370。基带电路356可以从麦克风372接收模拟话音信号,并例如提供音频输出信号给扬声器374。另外,MCU 358可以耦合到基带电路356,以便控制收发器320的一般操作。收发器320还可以包括耦合到MCU358的键盘驱动器376和显示驱动器362。显示驱动器362驱动显示器380,键盘驱动器376驱动键盘378。
在本发明的一些实施例中,收发器320可以形成在单个半导体封装中的单个管芯中。但是,在本发明的其他实施例中,收发器320可以形成在单个半导体封装中的多个管芯中。在本发明的其他实施例中,收发器320可以形成在多个半导体封装中。因此,在所附权利要求的范围内有很多变形。
虽然参考有限数量的实施例描述了本发明,但是本领域技术人员在阅读本公开之后可以从其得到多种修改和变形。所附权利要求意在覆盖落在本发明真实精神和范围内的所有这种修改和变形。
Claims (18)
1.一种用于响应于对输入信号进行采样的采样器来调节开关调节器的开关操作的系统,包括:
采样器,被配置和布置为对输入信号进行采样,并且生成指示输入信号正在被采样的第一信号;以及
与所述采样器分开的开关调节器,所述开关调节器至少包括第一开关,并且被配置和布置为响应于第一信号来防止当所述输入信号被采样时第一开关在打开状态和闭合状态之间转换。
2.如权利要求1所述的系统,其中所述开关调节器被配置和布置为通过防止当所述输入信号被采样时第一开关的转换,来防止所述开关调节器生成的噪声传播到所述采样器生成的采样。
3.如权利要求1所述的系统,其中所述开关调节器通过供电导轨耦合到所述采样器。
4.如权利要求1所述的系统,其中所述开关调节器还包括:
控制器,所述控制器被配置和布置为生成第二信号来控制所述第一开关的操作,从而调节所述开关调节器的输出信号;以及
噪声管理电路,所述噪声管理电路被配置和布置为接收第一信号,并且响应于第一信号来延迟第二信号,从而防止当输入信号被采样器采样时第一开关的转换。
5.如权利要求4所述的系统,其中所述第二信号在闭合所述第一开关的第一电平和打开所述第一开关的第二电平之间转换,所述噪声管理电路被配置和布置为响应于所述第一信号来控制第二信号在所述第一和第二电平之间的转换。
6.如权利要求5所述的系统,其中所述开关调节器还包括第二开关,并且开关调节器还被配置和布置为防止当输入信号被采样器采样时第二开关在打开状态和闭合状态之间转换。
7.如权利要求4所述的系统,其中所述控制器还被配置和布置为生成用于控制第二开关的操作从而调节开关调节器的输出信号的第三信号,噪声管理电路还被配置和布置为响应于第一信号来延迟第三信号,从而防止当输入信号被采样器采样时第二开关的转换。
8.如权利要求7所述的系统,其中所述第三信号在闭合所述第二开关的第一电平和打开所述第二开关的第二电平之间转换,所述噪声管理电路被配置和布置为响应于第一信号来控制第三信号在第一和第二电平之间的转换。
9.如权利要求5所述的系统,其中所述噪声管理电路被配置和布置为使用所述第一信号来遮蔽所述第二信号在所述第一和第二电平之间的转换。
10.如权利要求5所述的系统,其中所述第一信号包括脉冲序列,所述脉冲序列包括指示采样器对输入信号采样的时间的脉冲,所述噪声管理电路被配置和布置为选择性地延迟所述第二信号,以防止所述第二信号在所述第一和第二电平之间的转换与所述脉冲同时发生。
11.如权利要求4所述的系统,其中所述噪声管理电路包括触发器,所述触发器具有被配置和布置为接收第二信号的时钟输入端、以及被配置和布置为接收第一信号的复位输入端。
12.一种用于响应于对输入信号进行采样的采样器来调节开关调节器的开关操作的方法,所述开关调节器至少包括第一开关,所述方法包括:
生成指示输入信号正在被采样器采样的第一信号;
响应于第一信号,防止当输入信号被采样器采样时第一开关在打开状态和关闭状态之间转换。
13.如权利要求12所述的方法,其中防止当输入信号被采样器采样时第一开关在打开状态和关闭状态之间转换包括响应于第一信号来调节所述开关调节器的开关信号在第一电平和第二电平之间的转换。
14.如权利要求13所述的方法,还包括:
响应于第一信号来选择性地延迟所述开关信号的转换。
15.如权利要求14所述的方法,还包括:
控制所述转换的定时以便调节所述开关调节器的输出信号。
16.如权利要求12所述的方法,其中开关调节器还包括第二开关,所述方法还包括响应于第一信号来防止当输入信号被采样器采样时第二开关在打开状态和关闭状态之间转换。
17.如权利要求13所述的方法,还包括:
响应于所述第一信号来遮蔽所述开关信号。
18.如权利要求17所述的方法,其中遮蔽操作包括接收脉冲序列,所述脉冲序列包括指示采样器进行采样的采样时间的脉冲,所述方法还包括:
选择性地延迟所述开关信号,以防止所述开关信号在所述第一和第二电平之间的转换与所述脉冲同时发生。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/240,745 US7535209B2 (en) | 2005-09-30 | 2005-09-30 | Management of regulator-induced switching noise for sampled systems |
US11/240,745 | 2005-09-30 | ||
PCT/US2006/035702 WO2007040939A2 (en) | 2005-09-30 | 2006-09-12 | Management of regulator-induced switching noise for sampled systems |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101310240A CN101310240A (zh) | 2008-11-19 |
CN101310240B true CN101310240B (zh) | 2011-03-23 |
Family
ID=37901275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200680035672XA Active CN101310240B (zh) | 2005-09-30 | 2006-09-12 | 用于被采样系统的对调节器引入的开关噪声的管理 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7535209B2 (zh) |
EP (1) | EP1934671B1 (zh) |
JP (1) | JP4898983B2 (zh) |
CN (1) | CN101310240B (zh) |
WO (1) | WO2007040939A2 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7888919B2 (en) | 2008-03-20 | 2011-02-15 | International Business Machines Corporation | Apparatus, system, and method for an adaptive high efficiency switching power supply |
US8593317B2 (en) * | 2011-01-06 | 2013-11-26 | Texas Instruments Incorporated | Apparatus and system to suppress analog front end noise introduced by charge-pump |
US8731491B2 (en) | 2011-08-25 | 2014-05-20 | Apple Inc. | Interference reduction systems and methods |
US9231481B2 (en) | 2013-04-26 | 2016-01-05 | Motorola Solutions, Inc. | Power converter apparatus |
TWI514740B (zh) * | 2014-07-16 | 2015-12-21 | Grenergy Opto Inc | 電源控制器以及相關之控制方法 |
US10128798B2 (en) * | 2016-07-29 | 2018-11-13 | Qualcomm Incorporated | Adjusting envelope tracking power supply |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5214367A (en) * | 1990-05-30 | 1993-05-25 | Kabushiki Kaisha Toshiba | Controller for compressor driven by induction motor |
CN1106590A (zh) * | 1994-02-03 | 1995-08-09 | 华中理工大学 | 数字式汽车发电机电子电压调节器电路 |
CN1114435A (zh) * | 1995-06-23 | 1996-01-03 | 李建国 | 微计算机全内置在线型不间断电源及开关电源供电系统 |
US5640315A (en) * | 1994-03-18 | 1997-06-17 | Nippon Steel Corporation | Switching regulator |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4606076A (en) * | 1985-01-07 | 1986-08-12 | Motorola, Inc. | Communication receiver system having a voltage converter with an operating frequency below the receiver IF |
JPS61254075A (ja) | 1985-04-30 | 1986-11-11 | Mitsubishi Electric Corp | 電源回路 |
JP2528844B2 (ja) * | 1986-12-12 | 1996-08-28 | 株式会社日立製作所 | 自動合焦装置 |
JPH0410473U (zh) | 1990-05-15 | 1992-01-29 | ||
US5537305A (en) * | 1994-10-11 | 1996-07-16 | Telephonics Corporation | Synchronously tuned power converter method and apparatus |
JP3731151B2 (ja) * | 1997-11-06 | 2006-01-05 | ハロー・ダイレクト・インク | アナログ電話装置と、デジタル、アナログ、又はハイブリッド電話交換システムとをインターフェースで接続するための方法及び装置 |
US6020729A (en) * | 1997-12-16 | 2000-02-01 | Volterra Semiconductor Corporation | Discrete-time sampling of data for use in switching regulators |
US6147526A (en) * | 1997-12-23 | 2000-11-14 | Texas Instruments Incorporated | Ripple regulator with improved initial accuracy and noise immunity |
US6313616B1 (en) * | 2000-09-21 | 2001-11-06 | Home Touch Lighting Systems Llc | Switching buck converter with floating regulator |
-
2005
- 2005-09-30 US US11/240,745 patent/US7535209B2/en active Active
-
2006
- 2006-09-12 JP JP2008533406A patent/JP4898983B2/ja not_active Expired - Fee Related
- 2006-09-12 CN CN200680035672XA patent/CN101310240B/zh active Active
- 2006-09-12 EP EP06803517.9A patent/EP1934671B1/en not_active Not-in-force
- 2006-09-12 WO PCT/US2006/035702 patent/WO2007040939A2/en active Application Filing
-
2009
- 2009-04-08 US US12/420,684 patent/US7812583B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5214367A (en) * | 1990-05-30 | 1993-05-25 | Kabushiki Kaisha Toshiba | Controller for compressor driven by induction motor |
CN1106590A (zh) * | 1994-02-03 | 1995-08-09 | 华中理工大学 | 数字式汽车发电机电子电压调节器电路 |
US5640315A (en) * | 1994-03-18 | 1997-06-17 | Nippon Steel Corporation | Switching regulator |
CN1114435A (zh) * | 1995-06-23 | 1996-01-03 | 李建国 | 微计算机全内置在线型不间断电源及开关电源供电系统 |
Also Published As
Publication number | Publication date |
---|---|
US7535209B2 (en) | 2009-05-19 |
US20070075698A1 (en) | 2007-04-05 |
EP1934671A2 (en) | 2008-06-25 |
CN101310240A (zh) | 2008-11-19 |
WO2007040939A3 (en) | 2007-08-09 |
WO2007040939A2 (en) | 2007-04-12 |
JP2009510992A (ja) | 2009-03-12 |
JP4898983B2 (ja) | 2012-03-21 |
US7812583B2 (en) | 2010-10-12 |
EP1934671B1 (en) | 2016-11-02 |
US20090195233A1 (en) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8482267B2 (en) | Variable voltage DC-DC converter | |
US9178422B2 (en) | Resonance-based single inductor output-driven DC-DC converter and method | |
CN203562949U (zh) | 变换器和dc-dc变换器 | |
CN101310240B (zh) | 用于被采样系统的对调节器引入的开关噪声的管理 | |
CN102801317B (zh) | 自适应分段驱动dc-dc变换器 | |
US8564985B2 (en) | Charge pump voltage converter with charging current limiting | |
CN101667019B (zh) | 双模调制且模式平滑转换的开关电源控制方法及电路 | |
CN102332824B (zh) | 单电感双输出开关电源的分时复用控制方法及其电路 | |
US20110101946A1 (en) | Voltage converters | |
CN104641561A (zh) | 包括预充电电路的模数转换器 | |
US11824443B2 (en) | Single-inductor multiple-output DC-DC buck converter | |
US8159838B2 (en) | Flyback converter system capable of preventing two side switches from being turned on simultaneously | |
US10333401B2 (en) | Circuits and devices related to voltage conversion | |
US11996836B2 (en) | Controlled current manipulation for regenerative charging of gate capacitance | |
US10727730B2 (en) | Increasing efficiency of a switched mode power converter | |
CN105553263A (zh) | 恒定导通时长控制的开关电源及其控制电路和控制方法 | |
US20150130430A1 (en) | Output Switching Circuit | |
CN101483386A (zh) | 直流转直流变换器及其减小过冲现象的控制方法 | |
US9559583B2 (en) | Power converter with a wave generator that filters a wave signal to generate an output voltage | |
CN1815865A (zh) | 直流对直流升压转换装置及方法 | |
KR20170143221A (ko) | 전압 변환기 및 전압 변환 방법 | |
US11916470B2 (en) | Gate driving technique to lower switch on-resistance in switching converter applications | |
CN116455219A (zh) | 一种dc-dc开关变换器、芯片及电子设备 | |
US20130301752A1 (en) | Modulated impulse generating apparatus and transmission apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20170208 Address after: Swiss Prang Eli Ute Patentee after: Ericsson Ltd (liquidation) Address before: Holland Ian Deho Finn Patentee before: NXP Co., Ltd. |