CN101300689B - 增加相变存储器列平台裕量 - Google Patents

增加相变存储器列平台裕量 Download PDF

Info

Publication number
CN101300689B
CN101300689B CN200680040452.6A CN200680040452A CN101300689B CN 101300689 B CN101300689 B CN 101300689B CN 200680040452 A CN200680040452 A CN 200680040452A CN 101300689 B CN101300689 B CN 101300689B
Authority
CN
China
Prior art keywords
mask
packing material
sidewall spacer
nitride
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200680040452.6A
Other languages
English (en)
Other versions
CN101300689A (zh
Inventor
C·丹尼森
I·卡波夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101300689A publication Critical patent/CN101300689A/zh
Application granted granted Critical
Publication of CN101300689B publication Critical patent/CN101300689B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明可形成具有更高列平台裕量的相变存储器。在一个方案中，通过增大电极的高度，可增大列平台裕量。例如，由两种异类材料制成的电极，其中一种材料(22)包括氮化物，并且另一材料(22A)不包括氮化物。在另一方案中，使用了硬掩膜(24)，它与上面覆盖及其周围的绝缘体(28)实质上是相同的材料。硬掩膜和下层相变材料(20)由与硬掩膜材料不同的侧壁间隔区(26)保护。如果硬掩膜和绝缘体具有大致相同的蚀刻特性，则在保持侧壁间隔区的保护性质的同时，可去除硬掩膜。

Description

增加相变存储器列平台裕量
背景技术
本发明大致涉及相变存储器。
相变存储器器件使用电子存储器应用场合用的相变材料，即可在一般无定形(amorphous)态和一般结晶(crystalline)态之间电切换的材料。一种类型的存储器元件利用了一种相变材料，该材料在一个应用中可在一般为无定形与一般为结晶局部有序的结构状态之间电切换，或者在完全无定形与完全结晶态之间跨整个频谱在局部有序的不同可检测状态之间电切换。相变材料的状态也是非易失性的，其中在设置为表示阻值的结晶、半结晶、无定形、半无定形态时，由于该值代表材料的相位或物理状态(例如，结晶或无定形)，因此该值会保持直至被另一程序事件更改。状态不受掉电影响。
附图说明
图1是在制造早期阶段的一个实施例的放大横截面视图；
图2是根据一个实施例在制造的随后阶段对应于图1的放大横截面视图；
图3是根据一个实施例在制造的随后阶段对应于图2的横截面视图；
图4是根据一个实施例在制造的随后阶段的横截面视图；
图5是根据一个实施例在制造的随后阶段的横截面视图；
图6是根据一个实施例在制造的随后阶段的横截面视图；
图7是在对应于图6所示阶段的阶段处的另一实施例的横截面视图；
图8是在对应于图2所示阶段的阶段处的本发明另一实施例的放大横截面视图；
图9是本发明另一实施例的对应于图2的横截面视图；以及
图10是本发明一个实施例的系统图示。
具体实施方式
根据本发明一些实施例，相变存储器的列平台裕量(columnlanding margin)可以被改进。列平台裕量是用于蚀刻镶嵌列槽沟(damascene column groove)以限定列导体，不会损害相变存储器结构的边界。一般情况下，形成上部或顶部电极。随后，通过上面叠加的绝缘材料形成列连接(column connection)。这些列连接可由通过上面叠加的绝缘材料形成的通孔而限定，以向下电接触顶部电极。
一些情况下，可能发生过蚀刻，其中通孔向下延伸太远，并最终重叠入且沿着相变存储器材料侧。由于相变存储器包括对某些化学物质敏感的硫属化物材料(chalcogenide material)，因此，可能由蚀刻或随后的清洁步骤而产生不利的后果。也说是说，过蚀刻入硫属化物或其它相变存储器层可能由于向下延伸太远的蚀刻而出现。
因此，可有利地增大列平台裕量，使得即使出现过蚀刻，过蚀刻也不会向下达到顶部电极下面的区域，损害下面更多敏感组件。根据本发明一个实施例，通过增大顶部电极高度，可改进列平台裕量。在另一实施例中，可通过在顶部电极上方使用材料作为硬掩膜而改进列平台边界，顶部电极蚀刻大致类似于用于封装相变存储器和形成的通路所通过的材料。
参照图1，根据本发明一个实施例，衬底10上可由行线路导体金属12叠加。衬底10的两个示例可以为半导体衬底或层间介电质(interlayer dielectric)。虽然金属12称为行线路导体金属，但术语“行线路”与“列线路”基本上是任意的。因此，金属12可以为任何导线。
在金属12的上方可形成一对绝缘层14和16。低的绝缘层可更薄，并且可由第一材料形成，而高绝缘层16可更厚，并且可由不同材料形成。例如，在一个实施例中，层14可由氮化物形成，并且层16可由氧化物形成。因此，层14可充当下述某些蚀刻操作中的蚀刻停止层(etch stop)。
通过绝缘层14和16，可形成最终填充有加热体材料(heatermaterial)18的孔隙(pore)。一个合适的加热体材料是氮化钛硅(titaniumsilicon nitride)。通过加热体材料18的电流产生热量，该热量能够改变上面覆盖的相变材料20的相位。通常，相变材料20可由硫属化物形成。
堆叠限定在层16上，包括相变材料20、顶部电极22和硬掩膜24。堆叠可由具有共同的侧壁的三个组件形成。共同的侧壁可通过随后使用相同掩膜蚀刻的一系列层而实现。
每个堆叠形成一个存储器单元50。单元50随后覆盖有封装层(encapsulation layer)26。在一个实施例中，封装层26可由氮化物形成。
随后，参照图2，封装层26可进行各向异性蚀刻(anisotropic etch)以形成侧壁间隔区(sidewall spacer)。也说是说，水平部分大致去除，并且所有保留的是层26的垂直部分。
参照图3，单元50可覆盖有绝缘体28。绝缘体28中形成有孔隙32。孔隙32和绝缘体28的上部表面随后覆盖有牺牲光吸收材料(sacrificial light absorbing material，即SLAM)30。最后，在牺牲光吸收材料30上方可限定具有图样光刻胶(patterned photoresist)部分34的光刻胶层和介入开口36。
在一些实施例中，开口36限定了向下延伸通过绝缘体28到单元50的凹槽位置。开口36可以为大体上相同的宽度，以便结果凹槽可具有大体相同的深度。
参照图4，凹槽35已在通过光刻胶部分34之间开口36向蚀刻工艺显露的区域中形成。注意，每个区域34的宽度大致相等，并且因此每个凹槽35的深度大致相等。由于蚀刻高长宽比(high aspect ratio)结构要受特质影响，其中孔径的宽度影响结果凹槽的深度，因此，使宽度W大致相同是有利的。
正如在图4中可看到的一样，凹槽35向下延伸到单元50，并且实际上去除了硬掩膜24。如果硬掩膜24与绝缘体28由相同的材料制成，或者由与绝缘体28具有相同蚀刻特性的材料制成，则掩膜24和层28可同样被轻松去除。但是，如果侧壁间隔区26由不同的材料形成，并且蚀刻不选择该材料，则即使蚀刻硬掩膜24和绝缘体28时，侧壁间隔区26也可保持大致完整。因此，在一个实施例中，绝缘体28和掩膜24是氧化物，而间隔区26是氮化物。
保持侧壁间隔区26提供了额外的列平台裕量。侧壁间隔区26的存在保护了顶部电极22和下层硫属化物层20的敏感侧壁。因此，过蚀刻不会对顶部电极22或受保护的硫属化物层20造成不利影响。
垂直箭头M表示有效的列平台裕量。换而言之，由于存在侧壁间隔区26，列平台裕量极大。由于侧壁间隔区26提供保护的原因，因此，即使出现一些过蚀刻也不要紧。侧壁间隔区26的存在是由于间隔区26是由与绝缘体28和硬掩膜24用的材料不同的材料制成。
在存储器区域中形成凹槽35的相同蚀刻中，在外围区域中形成通孔38。此通孔38最终填充有金属，以向下接触行线路导体金属12。由于蚀刻已停止，在图4中保留了一些牺牲光吸收材料30。但是，由于与光刻胶34中的开口36相比，沟槽38的宽度不同，因此，通孔38可比凹槽35更深。因此，沟槽38具有依靠保护层(resist)34中提供的沟槽38蚀刻的第一区域和涉及优选相对于周围层28去除牺牲光吸收材料30的第二区域39。换而言之，蚀刻剂选择相对于层28的牺牲光吸引材料30。
如图5所示，继续的蚀刻会去除剩余的牺牲光吸收材料30，并且蚀穿在一个实施例中可由氮化物形成的绝缘层14。随后，在此阶段可利用的蚀刻可对一些实施例中由与层14相同的材料形成的侧壁间隔区26的剩余部分进行蚀刻。层14可充当牺牲光吸引材料蚀刻的蚀刻停止层。
最后，参照图6，通孔35和38随后可填充有传导材料40、42，如铜。传导材料42可向下延伸到行线路导体金属12，并允许行信号由上面覆盖的导体(未示出)提供。类似地，列信号提供到绝缘体28中形成的列导体40上。在一些实施例中，这些信号可与顶部电极24通信。
根据图7，根据本发明另一实施例，可利用双层顶部电极22、22a。在一些实施例中，顶部电极22可由氮化金属形成。氮化金属在接触硫属化物层20中是有利的，例如，因为氮化物有助于结合(bind)金属离子，从而减少硫属化物的污染。氮化物金属往往是高应力材料，并因此在较薄层中应用最有利。但是，此类薄层提供更少的列平台裕量。由于列平台裕量在垂直方向上延伸，因此，电极22越短，则过蚀刻向下延伸到足够远并最终损害硫属化物层20的可能性就越大。
因此，在一些实施例中，利用了氮化金属较薄的顶部电极22，如氮化钛或氮化钛铝(titanium aluminum nitride)。因此，可实现到硫属化物层20的良好附着(adhesion)而无污染问题。随后，不同的金属22a可添加到电极22的顶部以提供另外的列平台裕量。额外的金属22a可以为较低应力薄膜，可制造成厚得多。金属22a的合适材料示例包括钛、钛铝、铝、铝硅和铝硅铜。其它的，工艺可如上所述。也说是说，图1-6所述的技术可适用于图7。但是，在一些实施例中，那些技术可能是不必要的，并且组合电极22、22a高度提供的列平台裕量足以克服由于过蚀刻带来的任何问题。
参照图8，根据还有的另一实施例，硬掩膜24可包括氮化物底层(underlayer)44。因而如图5所示，绝缘层14被蚀穿时，顶部电极22仍受上方覆盖的氮化物层44的保护。因此，绝缘层14的蚀刻也去除了氮化物层44，从而减少了顶部电极24严重蚀刻的可能性。
最后，参照图9，根据还有的另一实施例，氮化物层48可定位在硬掩膜层24的上方。牺牲光吸收材料32可通过另外的蚀刻去除，并且此蚀刻继续穿过绝缘体14。同时，由于绝缘体14和侧壁间隔区26可以为相同的材料，因此，一些侧壁间隔区26也可去除。
对硫属化物20编程(programming)以改变材料状态或相位可通过施加电压电势到导体40和材料42，由此生成跨选择器件和存储器元件的电压电势而实现。在电压电势大于存储器元件34的阈值电压时，电流则可流过硫属化物20以响应施加的电压电势，并且可导致硫属化物20发热。
此发热可改变硫属化物20的存储器状态或相位。改变硫属化物20的相位或状态可改变存储器材料的电特性，例如，通过改变存储器材料的相位，可改变材料的阻抗。存储器材料也可称为可编程电阻材料。
在“重置”状态中，存储器材料可以为无定形或半定形状态，并且在“设置”状态中，存储器材料可以为结晶或半结晶状态。无定形或半结晶状态的存储器材料电阻可大于结晶或半结晶状态中存储器材料的电阻。要理解，重置和设置分别与无定形和结晶状态的关联是一种惯例，并且至少有相反的惯例可以采用。
使用电流时，存储器材料会加热到相对更高的温度以使存储器材料无定形化并“重置”存储器材料(例如，将存储器材料编程为逻辑“0”值)。将存储器材料体积(volume)加热到相对较低的结晶化温度可使存储器材料结晶，并“设置”存储器材料(例如，将存储器材料编程为逻辑“1”值)。通过变化通过存储器材料体积的电流量和持续时间，可实现存储器材料的各种电阻以存储信息。
转到图10，描述根据本发明实施例的部分系统500。系统500可在无线装置中使用，如具有无线能力的个人数字助理(PDA)、膝上型或便携式计算机、web平板计算机、无线电话、寻呼机、即时通讯装置、数字音乐播放器、数码相机或可适用于以无线方式发送和/或接收信息的其它装置。系统500可在任何以下系统中使用：无线局域网(WLAN)系统、无线个人区域网(WPAN)系统、蜂窝网络，但本发明的范围在此方面并不受限。
系统500可包括经总线550相互耦合的控制器510、输入/输出(I/O)装置520(例如，键盘、显示器)、静态随机存取存储器(SRAM)560、存储器530及无线接口540。电池580可在一些实施例中使用。应注意的是，本发明的范围并不限于具有任何或所有这些组件的实施例。
控制器510例如可包括一个或多个微处理器、数字信号处理器、微控制器或诸如此类。存储器530可用于存储发送到系统500或由系统500发送的消息。存储器530也可选地用于存储在系统500操作期间由控制器510执行的指令，并且可用于存储用户数据。存储器530可由一个或多个不同类型的存储器提供。例如，存储器530可包括任何类型的随机存取存储器、易失性存储器、诸如闪存等非易失性存储器和/或诸如本文所述存储器的存储器。
I/O装置520可由用户使用以生成消息。系统500可使用无线接口540以通过射频(RF)信号发送和接收无线通信网络消息。无线接口540的示例可包括天线或无线收发信机，但本发明的范围在此方面并不受限。
此说明书通篇对“一个实施例”或“实施例”的引用指结合该实施例描述的特定特性、结构或特征包括在本发明内包含的至少一个实现中。因此，出现的词语“在一个实施例中”或“在实施例中”不一定全部指同一实施例。此外，特定的特性、结构或特征可以不同于所述特定实施例的其它适合的方式设立，并且所有此类形式可包含在本申请权利要求内。
虽然本发明已相对有限数量的实施例进行了描述，但本领域的技术人员将理解由此产生的多种修改和变化。随附权利要求书旨在涵盖本发明真正精神和范围内的此类修改和变化。

Claims (15)

1.一种用于增加相变存储器列平台裕量的方法，包括：
形成由掩膜覆盖的硫属化物材料；
用侧壁间隔区覆盖所述硫属化物材料和所述掩膜的垂直侧面；以及
用与所述掩膜具有相同蚀刻特性的填充材料覆盖所述侧壁间隔区，
其中，所述方法包括形成相同材料的所述填充材料和所述掩膜。
2.如权利要求1所述的方法，其特征在于，包括形成第一材料的所述填充材料和所述掩膜，并且形成与所述第一材料不同的第二材料的所述侧壁间隔区。
3.如权利要求2所述的方法，其特征在于，包括形成氧化物的所述填充材料和所述掩膜。
4.如权利要求3所述的方法，其特征在于，包括形成氮化物的所述侧壁间隔区。
5.如权利要求1所述的方法，其特征在于，包括在传导电极上方形成所述掩膜，并且在所述硫属化物材料上形成所述传导电极。
6.如权利要求5所述的方法，其特征在于，包括形成通孔，所述通孔穿过所述填充材料和所述掩膜并且到达所述传导电极。
7.如权利要求6所述的方法，其特征在于，包括蚀刻通过所述填充材料的通孔，去除所述掩膜，同时保留所述侧壁间隔区未被蚀刻。
8.如权利要求6所述的方法，其特征在于，包括在所述填充材料下形成氮化物层，且用氮化物形成所述掩膜。
9.一种半导体结构，包括：
相变材料；
所述相变材料上方的掩膜；
所述掩膜上方的填充材料；以及
所述半导体结构包括覆盖所述掩膜和所述相变材料的垂直侧面的侧壁间隔区，
其中，所述掩膜和所述填充材料具有相同蚀刻特性，
其中，所述掩膜和所述填充材料由相同的材料制成。
10.如权利要求9所述的结构，其特征在于，所述掩膜和所述填充材料由氧化物形成。
11.如权利要求9所述的结构，其特征在于，包括所述掩膜与所述相变材料之间的电极。
12.如权利要求11所述的结构，其特征在于，所述电极由不同材料的两个层形成。
13.如权利要求12所述的结构，其特征在于，所述两个层中与硫属化物接触的下层包括氮化物，并且所述层的另一个不包括氮化物。
14.如权利要求9所述的结构，其特征在于，所述掩膜包括氧化物层和氮化物层。
15.如权利要求14所述的结构，其特征在于，所述氧化物层在所述氮化物层上方。
CN200680040452.6A 2005-10-28 2006-10-26 增加相变存储器列平台裕量 Expired - Fee Related CN101300689B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/262,250 2005-10-28
US11/262,250 US7390691B2 (en) 2005-10-28 2005-10-28 Increasing phase change memory column landing margin
PCT/US2006/042102 WO2007053474A2 (en) 2005-10-28 2006-10-26 Increasing phase change memory column landing margin

Publications (2)

Publication Number Publication Date
CN101300689A CN101300689A (zh) 2008-11-05
CN101300689B true CN101300689B (zh) 2012-02-08

Family

ID=37774630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680040452.6A Expired - Fee Related CN101300689B (zh) 2005-10-28 2006-10-26 增加相变存储器列平台裕量

Country Status (4)

Country Link
US (1) US7390691B2 (zh)
CN (1) CN101300689B (zh)
TW (1) TWI323025B (zh)
WO (1) WO2007053474A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449710B2 (en) * 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US8896045B2 (en) 2006-04-19 2014-11-25 Infineon Technologies Ag Integrated circuit including sidewall spacer
US20070249086A1 (en) * 2006-04-19 2007-10-25 Philipp Jan B Phase change memory
US7831762B2 (en) * 2006-11-29 2010-11-09 Intel Corporation Reducing the format time for bit alterable memories
US8309407B2 (en) * 2008-07-15 2012-11-13 Sandisk 3D Llc Electronic devices including carbon-based films having sidewall liners, and methods of forming such devices
US8623697B2 (en) * 2008-12-31 2014-01-07 Micron Technology, Inc. Avoiding degradation of chalcogenide material during definition of multilayer stack structure
EP2880689A4 (en) * 2012-07-31 2016-04-06 Hewlett Packard Development Co RESISTIVE NON-VOLATILE STORAGE CELLS
JP5636081B2 (ja) * 2012-09-26 2014-12-03 パナソニック株式会社 不揮発性記憶装置およびその製造方法
EP2754697A1 (en) 2013-01-14 2014-07-16 DyStar Colours Distribution GmbH High wet-fast disperse dye mixtures
EP2754698A1 (en) 2013-01-14 2014-07-16 DyStar Colours Distribution GmbH High wet-fast disperse dye mixtures
US9190455B2 (en) * 2013-05-03 2015-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device and production method thereof
US9923139B2 (en) * 2016-03-11 2018-03-20 Micron Technology, Inc. Conductive hard mask for memory device formation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0269225A2 (en) * 1986-11-26 1988-06-01 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
EP1318552A1 (en) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Small area contact region, high efficiency phase change memory cell and fabrication method thereof
KR100481865B1 (ko) 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US7399655B2 (en) 2003-08-04 2008-07-15 Ovonyx, Inc. Damascene conductive line for contacting an underlying memory element
JP4124743B2 (ja) * 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
JP5281746B2 (ja) 2004-05-14 2013-09-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100663348B1 (ko) * 2004-09-02 2007-01-02 삼성전자주식회사 몰딩막 및 형성막 패턴 사이에 개재된 상전이막 패턴을갖는 피이. 램들 및 그 형성방법들.
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US20070082469A1 (en) * 2005-10-12 2007-04-12 Peters John M Forming heaters for phase change memories

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0269225A2 (en) * 1986-11-26 1988-06-01 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Dae-HwanKang,Dong-HoAhn,Min-HoKwon,Hyuk-SoonKwon,Ki-BumKim,Kyeong SeokLee andByung-ki Cheong.Low Voltage Operation of a PhaseChangeMemoryDevicewith a Highly Resistive TiON Layer.Japanese Journal of Applied Phisics43 8A.2004,5243-5244.
Dae-HwanKang,Dong-HoAhn,Min-HoKwon,Hyuk-SoonKwon,Ki-BumKim,Kyeong SeokLee andByung-ki Cheong.Low Voltage Operation of a PhaseChangeMemoryDevicewith a Highly Resistive TiON Layer.Japanese Journal of Applied Phisics43 8A.2004,5243-5244. *

Also Published As

Publication number Publication date
WO2007053474A2 (en) 2007-05-10
TW200725816A (en) 2007-07-01
TWI323025B (en) 2010-04-01
US7390691B2 (en) 2008-06-24
CN101300689A (zh) 2008-11-05
US20070096073A1 (en) 2007-05-03
WO2007053474A3 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
CN101300689B (zh) 增加相变存储器列平台裕量
US8188454B2 (en) Forming a phase change memory with an ovonic threshold switch
US10522757B2 (en) Dual resistive-material regions for phase change memory devices
US9159915B2 (en) Phase change memory with threshold switch select device
EP1801896B1 (en) Process for manufacturing a selection device with reduced current leakage, and selection device, in particular for phase change memory devices
US7419881B2 (en) Phase changeable memory device and method of formation thereof
US6507061B1 (en) Multiple layer phase-change memory
US20070279974A1 (en) Forming heaters for phase change memories with select devices
US7709822B2 (en) Phase change memory and manufacturing method thereof
US7531378B2 (en) Forming an intermediate electrode between an ovonic threshold switch and a chalcogenide memory element
US9412939B2 (en) Forming sublithographic heaters for phase change memories
EP2204860A1 (en) Forming a carbon passivated ovonic threshold switch
CN104659050A (zh) Rram器件的顶电极阻挡层
US8030734B2 (en) Forming phase change memories with a breakdown layer sandwiched by phase change memory material
JP2007501520A (ja) 下地メモリ素子と接触するダマシン導線
CN100550348C (zh) 制造集成电路器件的方法及由此形成的器件
US8067260B1 (en) Fabricating sub-lithographic contacts
US20080153302A1 (en) Forming heaters for phase change memories
US7105408B2 (en) Phase change memory with a select device having a breakdown layer
US20100133495A1 (en) Phase change memory devices and methods for fabricating the same
EP1710850B1 (en) Lateral phase change memory
US9196828B2 (en) Resistive memory and fabricating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208

Termination date: 20121026